KR100228343B1 - Method of forming metal interconnector in semiconductor device - Google Patents

Method of forming metal interconnector in semiconductor device Download PDF

Info

Publication number
KR100228343B1
KR100228343B1 KR1019960076265A KR19960076265A KR100228343B1 KR 100228343 B1 KR100228343 B1 KR 100228343B1 KR 1019960076265 A KR1019960076265 A KR 1019960076265A KR 19960076265 A KR19960076265 A KR 19960076265A KR 100228343 B1 KR100228343 B1 KR 100228343B1
Authority
KR
South Korea
Prior art keywords
etching
photoresist pattern
gas
forming
metal wiring
Prior art date
Application number
KR1019960076265A
Other languages
Korean (ko)
Other versions
KR19980056995A (en
Inventor
김기현
이해정
박현식
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960076265A priority Critical patent/KR100228343B1/en
Publication of KR19980056995A publication Critical patent/KR19980056995A/en
Application granted granted Critical
Publication of KR100228343B1 publication Critical patent/KR100228343B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조방법.Semiconductor device manufacturing method.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

금속배선 형성을 위한 식각마스크인 포토레지스트 패턴 측벽에 형성된 폴리머를 효과적으로 제거하여 원하는 크기의 금속배선을 형성하기 위한 금속배선 형성방법을 제공하고자 함.An object of the present invention is to provide a method for forming a metal wiring to form a metal wiring having a desired size by effectively removing a polymer formed on a sidewall of a photoresist pattern, which is an etching mask for forming a metal wiring.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

하드 마스크용 물질막인 산화막 식각 공정시 식각마스크인 포토레지스트패턴 측벽에 형성되어 마스크로 사용되는 폴리머 제거 공정 및 금속배선 형성을 위한 금속막식각 공정에 있어서, 금속막 식각을 위한 장비내에 CF 계열 가스를 첨가한 산소 가스를 플로우시켜 상기 폴리머를 제거한 다음, 장비 이동없이 인-시츄로 온도나 압력의 변동없이 CF 계열 가스 및 산소 가스를 플로우시켜 상기 하드 마스크용 물질막 및 상기포토레지스트 패턴을 식각마스크로 상기 금속막을 식각하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법을 제공하고자 함.CF-based gas in the equipment for metal film etching in the process of removing the polymer formed on the sidewall of the photoresist pattern, which is an etch mask and used as a mask, and the metal film etching process for forming metal wirings To remove the polymer by flowing oxygen gas, and then flow CF-based gas and oxygen gas in-situ without changing the equipment to etch the mask and the photoresist pattern. To provide a metal wiring forming method of a semiconductor device, characterized in that for etching the metal film.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치의 금속배선 형성 공정에 이용됨.Used in the metallization process of semiconductor devices.

Description

반도체 장치의 금속배선 형성방법Metal wiring formation method of semiconductor device

본 발명은 반도체 장치의 금속배선 형성방법에 관한 것이다.The present invention relates to a method for forming metal wiring in a semiconductor device.

일반적으로, 금속배선 형성 공정은 디램(DRAM) 소자의 기초가 되는 트랜지스터와 캐패시터가 형성된 이후의 공정으로 정보 전달의 원활화(High Speed)와 소자크기의 감소를 위한 공정이다.In general, the metallization process is a process after the formation of transistors and capacitors, which are the basis of DRAM devices, to facilitate high information transfer and reduce the device size.

반도체 소자가 점차 고집적화되어감에 따라 소자의 최소 설계 한계는 급격히 감소해 왔으며, 이에 따라 여러 가지 형태의 고밀도 플라즈마(High Density Plasma)방식의 식각 장비들이 사용되어 지고 있다.As semiconductor devices have been increasingly integrated, the minimum design limit of the devices has been drastically reduced. Accordingly, various types of high density plasma (etch) equipments have been used.

이러한 고밀도 플라즈마 방식의 장비들은 낮은 압력(Low Pressure), 낮은 온도(Low Temperature)에서 공정이 가능하여 서브 미크론(Quarter Micron)급 반도체 소자의 식각 공정에 적용이 가능하다.These high-density plasma equipments can be processed at low pressure and low temperature, and can be applied to the etching process of sub-micron semiconductor devices.

특히, 상기 고밀도 식각 장비 중 전자 가속 공명(Electron Cyclotron Resonance) 장비를 이용한 공정 조건을 적용하여 금속배선을 정의하기 위한 식각공정을 진행하게 될 경우 우수한 식각 선택비를 적용이 가능하다.In particular, when the etching process to define the metal wiring by applying the process conditions using the electron acceleration resonance (Electron Cyclotron Resonance) equipment of the high-density etching equipment can be applied excellent etching selectivity.

이하, 첨부된 도면을 참조하여 종래 기술 및 그 문제점을 살펴본다.Hereinafter, with reference to the accompanying drawings looks at the prior art and its problems.

제1(a)도 내지 제1(c)도는 종래 기술 따른 반도체 장치의 금속배선 형성 공정 단면도이다.1 (a) to 1 (c) are cross-sectional views of a metal wiring forming process of a semiconductor device according to the prior art.

먼저, 제1(a)도 는 소정의 하부층이 기형성된 반도체 기판(1)상에 층간 절연용 산화막(2)을 형성하고, 상기 층간 절연막인 산화막(2)을 관통하여 소정부위의 반도체 기판(1)에 콘택되는 알루미늄박(3)을 형성한 후, 상기 알루미늄박(3) 상부에 이후의 금속배선 형성을 위한 식각 공정시 상기 알루미늄박(3)의 나치(Notch) 현상을 방지하기 위한 하드 마스크용 물질막으로 산화막(4)을 형성한 다음, 전체구조 상부에 포토레지스트를 도포하고, 금속배선 형성용 마스크를 사용하여 노광·현상하여 포토레지스트 패턴(5)을 형성한 것이다.First, the oxide film 2 for interlayer insulation is formed on the semiconductor substrate 1 on which a predetermined lower layer is first formed, and the semiconductor substrate of a predetermined portion is formed through the oxide film 2 serving as the interlayer insulation film. After forming the aluminum foil (3) in contact with 1), the hard to prevent the notch phenomenon of the aluminum foil (3) during the etching process for the subsequent metal wiring formed on the aluminum foil (3) After the oxide film 4 is formed of the mask material film, a photoresist is applied over the entire structure, and the photoresist pattern 5 is formed by exposing and developing using a metal wiring forming mask.

이어서 제1(b)도는 상기 포토레지스트 패턴(5) 형성 공정까지 완료된 웨이퍼를 전자 가속 공명 장비에 삽입한 후, 챔버내에 C4F8가스와 O2가스를 플로우(Flow)시켜 상기 포토레지스트 패턴(5)을 식각마스크로 하부의 하드 마스크용 산화막(4)을 건식식각한 것을 도시한 것으로, 이때 상기 하드 마스크용 물질막인 산화막(4) 및 포토레지스트 패턴(5) 측벽에 상기 하드 마스크용 산화막(4), 포토레지스트 패턴(5) 및 식각 가스인 C4F8가스등에서 나온 혼합물로 이루어진 폴리머(Polymer)(6)가 생성된다.Subsequently, in FIG. 1 (b), the wafer, which is completed until the process of forming the photoresist pattern 5, is inserted into an electron acceleration resonance device, and then C 4 F 8 gas and O 2 gas are flowed into the chamber to form the photoresist pattern. (5) as an etch mask to dry-etch the lower oxide film 4 for the hard mask, wherein the hard mask is formed on the sidewalls of the oxide film 4 and the photoresist pattern 5, which are the material layers for the hard mask. A polymer 6 made of a mixture from the oxide film 4, the photoresist pattern 5, and the C 4 F 8 gas, which is an etching gas, is produced.

마지막으로, 제1(c)도는 상기와 같이 측벽에 폴리머(6)가 생성된 산화막(4) 및 포토레지스트 패턴(5)을 식각마스크로 하부의 알루미늄막(3)을 식각한 다음, 200℃내지 250℃ 정도의 온도범위에서 상기 포토레지스트 패턴(5)을 제거한 것을 도시한 것으로, 이때, 상기 하드 마스크용 산화막(4) 및 포토레지스트 패턴(5) 측벽에 형성된 폴리머(6)가 상기 하드 마스크용 산화막(4) 및 포토레지스트 패턴(5)과 함께 마스크(Mask) 역할을 하여 원하는 금속배선 임계 면적(Critical Demension)보다 더 큰 사이즈를 얻게 되어 소자의 고집적이 난해하게되는 등의 문제점이 있었다.Lastly, as shown in FIG. 1C, the lower portion of the aluminum layer 3 is etched using the oxide film 4 and the photoresist pattern 5 on which the polymer 6 is formed on the sidewalls as an etch mask, and then 200 ° C. The photoresist pattern 5 is removed in the temperature range of about 250 ° C., wherein the hard mask oxide film 4 and the polymer 6 formed on sidewalls of the photoresist pattern 5 are formed on the hard mask. Together with the molten oxide film 4 and the photoresist pattern 5, the mask serves as a mask to obtain a larger size than the desired critical thickness of the metallization line, resulting in high integration of the device.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 금속배선 형성을 위한 식각마스크인 포토레지스트 패턴 측벽에 형성된 폴리머를 효과적으로 제거하여 원하는 크기의 금속배선을 형성하기 위한 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems provides a method for forming a metal wiring of a semiconductor device for forming a metal wiring of a desired size by effectively removing the polymer formed on the sidewall of the photoresist pattern which is an etching mask for forming the metal wiring. Its purpose is to.

제1(a)도 내지 제1(c)도는 종래 기술에 따른 반도체 장치의 금속배선 형성 공정 단면도.1 (a) to 1 (c) are cross-sectional views of a metal wiring forming process of a semiconductor device according to the prior art.

제2(a)도 내지 제2(d)도는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정 단면도.2 (a) to 2 (d) are cross-sectional views of a metal wiring forming process of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 반도체 기판 20 : 층간 절연용 산화막10 semiconductor substrate 20 oxide film for interlayer insulation

30 : 알루미늄박 40 : 하드 마스크용 산화막30: aluminum foil 40: oxide film for hard mask

50 : 포토레지스트 패턴 60 : 폴리머50: photoresist pattern 60: polymer

상기 목적을 달성하기 위하여 본 발명은 금속배선 형성을 위한 금속막 식각공정시 포토레지스트 패턴 하부에 개재되어 상기 포토레지스트 패턴과 더불어 식각마스크로 사용될 하드 마스크용 물질막 식각 공정시 상기 하드 마스크용 물질막 및 포토레지스트 패턴 측벽에 형성된 폴리머를 제거하기 위한 반도체 장치의 금속배선 형성방법에 있어서, 금속막 식각을 위한 장비내에 CF 계열 가스를 첨가한 산소 가스를 플로우시켜 상기 폴리머를 제거한 다음, 장비 이동없이 인-시츄로 온도나 압력의 변동없이 CF 계열 가스 및 산소 가스를 플로우시켜 상기 하드 마스크용 물질막 및 상기 포토레지스트 패턴을 식각마스크로 상기 금속막을 식각하는 것을 특징으로 한다.In order to achieve the above object, the present invention includes a material layer for a hard mask to be used as an etch mask along with the photoresist pattern in the lower portion of the photoresist pattern during the metal film etching process for forming the metal wiring. And forming a metal wiring in the semiconductor device for removing the polymer formed on the sidewalls of the photoresist pattern, wherein the oxygen gas containing the CF-based gas is added into the equipment for etching the metal film to remove the polymer, CF-based gas and oxygen gas are flowed without a change in temperature or pressure to etch the metal film using the hard mask material film and the photoresist pattern as an etch mask.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2(a)도 내지 제2(d)도는 본 발명의 일실시예에 따른 반도체 장치의 금속 배선 형성공정 단면도이다.2 (a) to 2 (d) are cross-sectional views of a metal wiring forming process of a semiconductor device according to an embodiment of the present invention.

먼저, 제2(a)도는 소정의 하부층이 기형성된 반도체 기판(10)상의 층간 절연용산화막(20)을 형성하고, 상기 층간 절연용 산화막(20)을 관통하여 소정부위의 반도체 기판(10)에 콘택되는 알루미늄막(30)을 형성한 후, 전체구조 상붕 이후의 금속배선 형성을 위한 식각 공정시 상기 알루미늄막(30)의 나치(Notch) 현상을 방지하기 위한 하드 마스크용 산화막(40)을 형성한 다음, 전체구조 상부에 포토레지스트를 도포하고, 금속배선 형성용 마스크를 사용하여 노광·현상하여 포토레지스트 패턴(50)을 형성한 것을 도시한 것이다.First, in FIG. 2 (a), an interlayer insulating oxide film 20 is formed on a semiconductor substrate 10 on which a predetermined lower layer is already formed, and the semiconductor substrate 10 of a predetermined portion passes through the interlayer insulating oxide film 20. After forming the aluminum film 30 in contact with the hard film, a hard mask oxide film 40 for preventing the notch phenomenon of the aluminum film 30 during the etching process for forming the metal wiring after the overall structure of the roof After forming, a photoresist is applied over the entire structure, and the photoresist pattern 50 is formed by exposing and developing using a mask for forming a metal wiring.

이어서, 제2(b)도는 상기 포토레지스트 패턴(50) 형성 공정까지 완료된 웨이퍼를 전자 가속 공명 장비에 삽입한 후, 장비내에 C4F8가스와 O2가스를 플로우시켜 상기 포토레지스트 패턴(50)을 식각마스크로 하부의 하드 마스크용 산화막(40)을 건식식각한 것을 도시한 것으로, 이때 상기 하드 마스크용 산화막(40) 및 포토레지스트 패턴(50) 측벽에 상기 하드 마스크용 산화막(40), 포토레지스트 패턴(50) 및 식각 가스인 C4F8가스등에서 나온 혼합물로 이루어진 폴리머(Polymer)(60)가 생성된다.Subsequently, in FIG. 2 (b), the wafer, which has been completed up to the photoresist pattern 50 formation process, is inserted into an electron acceleration resonance device, and then the C 4 F 8 gas and the O 2 gas are flowed into the device to form the photoresist pattern 50. ) Shows the dry etching of the hard mask oxide film 40 at the lower portion with an etch mask, wherein the hard mask oxide film 40 and the photoresist pattern 50 are formed on sidewalls of the hard mask oxide film 40 and the photoresist pattern 50. A polymer 60 made of a mixture from the photoresist pattern 50 and the etching gas C 4 F 8 gas is produced.

계속해서, 제2(c)도는 상기 전자 가속 공명 장비내의 RF 바이어스 파워를 오프(Off)시키고, 장비내에 10Sccm 내지 50Sccm 정도의 O2가스와 CF4가스를 플로우시켜 장비를 안정화시킨 다음, 100Watt 정도로 낮은 RF 바이어스 파워를 온(On)시킨 상태에서 장비내에 주요 가스로 10Sccm 내지 50sccm 정도의 산소(O2) 가스를 플로우시켜 상기 하드 마스크용 산화막(40) 및 포토레지스트 패턴(50) 측벽의 폴리머(60)를 제거한 것을 도시한 것이다.Subsequently, in FIG. 2 (c), the RF bias power in the electron acceleration resonance equipment is turned off, and the equipment is stabilized by flowing O 2 gas and CF 4 gas of about 10 to 50 Sccm in the equipment, and then about 100 Watts. When the low RF bias power is turned on, oxygen (O 2 ) gas of about 10 sccm to about 50 sccm is flowed into the main gas in the equipment, so that the polymer on the sidewalls of the oxide film 40 and the photoresist pattern 50 for the hard mask ( Figure 60 shows the removal.

마지막으로, 제2(d)도는 상기 전자 가속 공명 장비내에 상기 하드 마스크용 산화막(40)과의 식각선택비를 증가시키기 위해 12Sccm 내지 14Sccm 정도의 C4F8가스와 산소(O2) 가스를 플로우(Flow)시켜 상기 포토레지스트 패턴(50)을 식각마스크로 상기 알루미늄막(30)을 식각하여 금속배선을 형성한 다음, 200℃ 이상의 고온에서 포토레지스트 패턴(50)을 제거한 것을 도시한 것이다.Finally, FIG. 2 (d) shows C 4 F 8 gas and oxygen (O 2 ) gas of about 12 Sccm to 14 Sccm in order to increase the etching selectivity with the oxide film 40 for the hard mask in the electron acceleration resonance equipment. The photoresist pattern 50 is etched to etch the aluminum layer 30 using an etch mask to form metal wiring, and then the photoresist pattern 50 is removed at a high temperature of 200 ° C. or higher.

상기 제2(b)도 내지 제2(d)도 의 하드 마스크용 물질막인 산화막 식각 공정, 포토레지스트 패턴 측벽의 폴리머 제거 공정 및 상기 포토레지스트 패턴을 식각마스크로한 금속배선 형성을 위한 알루미늄막 식각 공정은 50℃ 정도 이하의 저온, 1mTorr 내지 10mTorr 정도의 압력을 유지하는 전자 가속 공명 장비내에서 인-시츄(In-Situ)로 진행된다.An oxide film etching process, a polymer removal process of sidewalls of photoresist patterns, and an aluminum film for forming metal wirings using the photoresist pattern as an etch mask, which are the material layers for the hard mask of FIGS. 2 (b) to 2 (d). The etching process is carried out in-situ in an electron accelerated resonance apparatus that maintains a low temperature of about 50 ° C. or less and a pressure of about 1 mTorr to about 10 mTorr.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은 하드 마스크용 물질막인 산화막 식각 공정, 상기 하드 마스크용 물질막인 산화막 식각 공정시 식각마스크인 포토레지스트패턴 측벽에 형성되어 마스크로 사용되는 폴리머 제거 공정 및 금속배선 형성을 위한 금속막 식각 공정을 동일 챔버내에서 인-시츄 방식에 의해 건식식각하여 제거함으로써, 원하는 금속배선의 임계면적을 얻을 수 있어 반도체 소자의 특성을 향상시킬 수 있다.The present invention made as described above is formed on the sidewalls of the photoresist pattern which is an etch mask during the oxide film etching process, which is a material layer for hard mask, and the oxide film etching process, which is a material layer for hard mask. By removing the metal film etching process by dry etching in the same chamber by the in-situ method, it is possible to obtain the critical area of the desired metal wiring to improve the characteristics of the semiconductor device.

Claims (7)

금속배선 형성을 위한 금속막 식각 공정시 포토레지스트 패턴 하부에 개재되어 상기 포토레지스트 패턴과 더불어 식각마스크로 사용될 하드 마스크용 물질막식각 공정시 상기 하드 마스크용 물질막 및 포토레지스트 패턴 측벽에 형성된 폴리머를 제거하기 위한 반도체 장치의 금속배선 형성방법에 있어서, 금속막 식각을 위한 장비내에 CF 계열 가스를 첨가한 산소 가스를 플로우시켜 상기 폴리머를 제거한 다음, 장비 이동없이 인-시츄로 온도나 압력의 변동없이 CF 계열 가스 및 산소 가스를 플로우시켜 상기 하드 마스크용 물질막 및 상기 포토레지스트 패턴을 식각마스크로 상기 금속막을 식각하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.The polymer formed on the sidewalls of the hard mask material layer and the photoresist pattern during the etching process of the hard mask material layer which is interposed under the photoresist pattern during the metal film etching process for forming the metal wiring to be used as an etching mask together with the photoresist pattern. In the method of forming a metal wiring of a semiconductor device for removal, an oxygen gas in which a CF-based gas is added to the equipment for etching the metal film is removed to remove the polymer, and then the equipment is moved in-situ without changing the temperature or pressure. And etching the metal film using the hard mask material film and the photoresist pattern by etching CF gas and oxygen gas. 제1항에 있어서, 상기 폴리머 제거를 위한 산소 가스는 10Sccm 내지 50Sccm 정도의 유량을 플로우시키는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.The method of claim 1, wherein the oxygen gas for removing the polymer flows in a flow rate of about 10 Sccm to about 50 Sccm. 제1항에 있어서, 상기 폴리머 제거를 위한 CF 계열 가스는 9Sccm 내지 11Sccm 정도의 CF4가스인 것을 특징으로 하는 반도체장치의 금속배선 형성방법.The method of claim 1, wherein the CF-based gas for removing the polymer is a CF 4 gas having a size of about 9 Sccm to about 11 Sccm. 제1항에 있어서, 상기 금속막 식각을 위한 장비는 전자 가속 공명 장비인 것을 특징으로 하는 반도체장치의 금속배선 형성방법.The method of claim 1, wherein the equipment for etching the metal film is electron acceleration resonance equipment. 제4항에 있어서, 상기 전자 가속 공명 장비는 50℃ 정도의 저온, 1mTorr 내지 10mTorr 정도의 저압을 유지하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.The method of claim 4, wherein the electron acceleration resonance device maintains a low temperature of about 50 ° C. and a low pressure of about 1 mTorr to about 10 mTorr. 제1항에 있어서, 상기 금속막 식각을 위한 CF 계열가스는 C4F8가스인 것을 특징으로 하는 반도체 장비의 금속배선 형성방법.The method of claim 1, wherein the CF-based gas for etching the metal film is a C 4 F 8 gas. 제6항에 있어서, 상기 금속막 식각을 위한 C4F8가스 및 상기 산소 가스는 12Sccm 내지 14Sccm 정도의 유량을 플로우시키는 것을 특징으로 하는 반도체 장비의 금속배선 형성방법.The method of claim 6, wherein the C 4 F 8 gas and the oxygen gas for etching the metal film flow in a flow rate of about 12 Sccm to about 14 Sccm.
KR1019960076265A 1996-12-30 1996-12-30 Method of forming metal interconnector in semiconductor device KR100228343B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076265A KR100228343B1 (en) 1996-12-30 1996-12-30 Method of forming metal interconnector in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076265A KR100228343B1 (en) 1996-12-30 1996-12-30 Method of forming metal interconnector in semiconductor device

Publications (2)

Publication Number Publication Date
KR19980056995A KR19980056995A (en) 1998-09-25
KR100228343B1 true KR100228343B1 (en) 1999-11-01

Family

ID=19492136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076265A KR100228343B1 (en) 1996-12-30 1996-12-30 Method of forming metal interconnector in semiconductor device

Country Status (1)

Country Link
KR (1) KR100228343B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761362B1 (en) * 2006-09-29 2007-09-27 주식회사 하이닉스반도체 Method for forming pattern in semiconductor device
US7701786B2 (en) 2005-09-29 2010-04-20 Hynix Semiconductor, Inc. Semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701786B2 (en) 2005-09-29 2010-04-20 Hynix Semiconductor, Inc. Semiconductor memory device
KR100761362B1 (en) * 2006-09-29 2007-09-27 주식회사 하이닉스반도체 Method for forming pattern in semiconductor device

Also Published As

Publication number Publication date
KR19980056995A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
US5843846A (en) Etch process to produce rounded top corners for sub-micron silicon trench applications
KR960013147B1 (en) Pattern delineation of vertical load resistor
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US6627557B2 (en) Semiconductor device and method for manufacturing the same
JP2006013190A (en) Method of manufacturing semiconductor device
US11018052B2 (en) Interconnect structure and method of forming the same
JPH1027849A (en) Multilevel photoresist pattern transfer method
US6001699A (en) Highly selective etch process for submicron contacts
US5968278A (en) High aspect ratio contact
KR100228343B1 (en) Method of forming metal interconnector in semiconductor device
KR100434887B1 (en) Process for Manufacturing Semiconductor Device
KR100875653B1 (en) Method of forming fine pattern of semiconductor device
JPH05121371A (en) Method of manufacturing semiconductor device
US6753265B2 (en) Method for manufacturing bit line
JP2006032721A (en) Fabrication process of semiconductor device
US20030064599A1 (en) Pattern forming method
KR100365756B1 (en) A method for forming contact hole of semiconductor device
KR100333698B1 (en) Method for forming multilayer interconnection
KR100668726B1 (en) Method for forming the bit line contact in semiconductor device
KR100436131B1 (en) Method of forming fine pattern of semiconductor device using hemispherical polycrystalline silicon layer as anti-reflective coating and etching mask
KR100468694B1 (en) Method for forming contact for semiconductor device
KR100575078B1 (en) Method For Manufacturing Semiconductor Device
JPH07135198A (en) Etching
KR100613353B1 (en) Method for forming copper wiring of semiconductor device using single damascene process
KR20030091452A (en) Method of forming pattern inhibiting pitting effect

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee