JPH07135198A - Etching - Google Patents
EtchingInfo
- Publication number
- JPH07135198A JPH07135198A JP28081693A JP28081693A JPH07135198A JP H07135198 A JPH07135198 A JP H07135198A JP 28081693 A JP28081693 A JP 28081693A JP 28081693 A JP28081693 A JP 28081693A JP H07135198 A JPH07135198 A JP H07135198A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- polysilicon
- gas
- natural oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ポリシリコン膜のエ
ッチング方法に関し、半導体装置の製造分野で利用する
ことができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a polysilicon film and can be used in the field of manufacturing semiconductor devices.
【０００２】[0002]
【従来の技術】近年、半導体プロセスの目覚ましい微細
化技術の発展は、常にその時の次世代の加工技術を模索
することにより達成されてきている。０．５μｍレベル
のプラズマエッチング技術においても、０．３μｍ以下
のエッチング技術を目標に考えていかなければならな
い。プラズマエッチング反応は、プラズマ状態と表面反
応が極めて複雑に絡み合って起こるため、制御が極めて
難しい。しかし、０．３以下のプロセスを目標に考える
と、両方の制御を十分に行うことが必要となる。従来、
ゲート電極をポリシリコン膜を加工して形成する場合、
エッチングガスとして六弗化イオウ（ＳＦ6）／二弗化
メタン（ＣＨ2Ｆ2）／塩素（Ｃｌ2）系ガスを用いたマ
イクロ波プラズマエッチングが行なわれている。このよ
うなガス系を用いると、ポリシリコン／ＳｉＯ2の選択
比は、３．０〜４．０が得られていた。2. Description of the Related Art In recent years, remarkable development of miniaturization technology for semiconductor processes has been achieved by constantly searching for next-generation processing technology at that time. Even in the plasma etching technology of 0.5 μm level, it is necessary to consider the etching technology of 0.3 μm or less. The plasma etching reaction is extremely difficult to control because the plasma state and the surface reaction are intricately intertwined with each other. However, considering the process of 0.3 or less as a target, it is necessary to sufficiently control both. Conventionally,
When forming the gate electrode by processing the polysilicon film,
Microwave plasma etching using a sulfur hexafluoride (SF 6 ) / difluoromethane (CH 2 F 2 ) / chlorine (Cl 2 ) gas as an etching gas is performed. When such a gas system was used, the selection ratio of polysilicon / SiO 2 was 3.0 to 4.0.
【０００３】[0003]
【発明が解決しようとする課題】このようなポリシリコ
ンゲートのエッチングには、多くの課題がある。下地ゲ
ート絶縁膜（ＳｉＯ2）に対しては、高い選択比を必要
とする。また、同時に高精度な異方性形状が求められ、
且つ高速エッチングが必要である。上記したＳＦ6／Ｃ
Ｈ2Ｆ2／Ｃｌ2系ガスを用いることにより、上記課題を
解決することができるが、実際には、ポリシリコン膜の
表面に形成された薄い自然酸化膜やウォータマークと呼
ばれる水滴の残渣を除去する必要がある。しかし、上記
ガス系では、自然酸化膜（ＳｉＯ2）に対して選択比が
高すぎる（３．０〜４．０）ため、自然酸化膜等を除去
（ブレークスルー）するのに長い時間が必要であった。
さらに、このガス系は、堆積性のＣＨ2Ｆ2を含むため、
自然酸化膜等の除去効果を減少させていた。There are many problems in etching such a polysilicon gate. A high selection ratio is required for the underlying gate insulating film (SiO 2 ). At the same time, highly precise anisotropic shapes are required,
In addition, high speed etching is required. SF 6 / C mentioned above
The above problem can be solved by using H 2 F 2 / Cl 2 based gas, but in reality, a thin natural oxide film formed on the surface of the polysilicon film or a water drop residue called a watermark is removed. Need to be removed. However, in the above gas system, the selection ratio is too high (3.0 to 4.0) with respect to the natural oxide film (SiO 2 ), so a long time is required to remove (breakthrough) the natural oxide film and the like. Met.
In addition, this gas system contains CH 2 F 2 which is accumulating,
The effect of removing the natural oxide film was reduced.
【０００４】この発明が解決しようとする課題は、ポリ
シリコン膜表面の残渣（自然酸化膜及びウォータマーク
を含む）を速やかに除去して効率の良いエッチング方法
を得るにはどのような手段を講じればよいかという点に
ある。The problem to be solved by the present invention is to take any means to quickly remove the residue (including the natural oxide film and the watermark) on the surface of the polysilicon film to obtain an efficient etching method. There is a point.
【０００５】[0005]
【課題を解決するための手段】この発明は、下地ＳｉＯ
2膜上に堆積されたポリシリコン膜を異方性加工するエ
ッチング方法において、非堆積性のフッ素系ガスを用い
てポリシリコン膜表面をエッチングした後、堆積性ガス
を含むガス系を用いてポリシリコン膜を異方性エッチン
グすることを、解決手段としている。SUMMARY OF THE INVENTION The present invention is based on an underlying SiO film.
2 In the etching method for anisotropically processing a polysilicon film deposited on a film, after etching the surface of the polysilicon film with a non-depositing fluorine-based gas, a poly-silicon film containing a deposition gas is used. Anisotropic etching of the silicon film is the solution.
【０００６】[0006]
【作用】この発明においては、ＳｉＯ2膜上にポリシリ
コン膜を堆積させた構造に対し、初めに非堆積性のフッ
素系ガス（例えばＳＦ6等）を用いてエッチングするこ
とにより、ポリシリコン膜表面の自然酸化膜やウォータ
マーク等を速やか除去することができる。そして、この
ようにポリシリコン膜表面の残渣を除去した後、堆積性
ガスを含むガス系（例えばＳＦ6／ＣＨ2Ｆ2／Ｃｌ2系）
を用いてポリシリコン膜をエッチングすることにより、
下地ＳｉＯ2との選択比が高く、且つ異方性形状の得ら
れるエッチングが可能となる。このため、ポリシリコン
膜のエッチングに要する時間を短縮することが可能とな
る。According to the present invention, the structure in which the polysilicon film is deposited on the SiO 2 film is first etched by using a non-depositing fluorine-based gas (for example, SF 6 etc.) to obtain the polysilicon film. It is possible to quickly remove the natural oxide film, the watermark, etc. on the surface. Then, after removing the residue on the surface of the polysilicon film in this way, a gas system containing a deposition gas (for example, SF 6 / CH 2 F 2 / Cl 2 system)
By etching the polysilicon film using
It is possible to perform etching with a high selection ratio with respect to the underlying SiO 2 and to obtain an anisotropic shape. Therefore, the time required for etching the polysilicon film can be shortened.
【０００７】[0007]
【実施例】以下、この発明に係るエッチング方法の詳細
を図面に示す実施例に基づいて説明する。この実施例
は、ポリシリコンゲートを形成する場合に本発明を適用
したものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the etching method according to the present invention will be described below with reference to the embodiments shown in the drawings. This embodiment is an application of the present invention when forming a polysilicon gate.
【０００８】先ず、本実施例は図１（Ａ）に示すよう
に、シリコン基板１上にゲート絶縁膜（酸化膜）２を形
成し、ゲート絶縁膜２上にポリシリコン膜３を堆積させ
る。このポリシリコン膜３の表面には、数＋Åの厚さの
自然酸化膜３Ａが生じる。First, in this embodiment, as shown in FIG. 1A, a gate insulating film (oxide film) 2 is formed on a silicon substrate 1, and a polysilicon film 3 is deposited on the gate insulating film 2. A natural oxide film 3A having a thickness of several + Å is formed on the surface of the polysilicon film 3.
【０００９】次に、レジストをスピンコートし、続いて
露光・現像を行って、図１（Ｂ）に示すように、レジス
ト４をパターニングする。そして、ウェハをマイクロ波
プラズマエッチング装置に移し、エッチングガスとして
六弗化イオウ（ＳＦ6）のみを用いてエッチングを短時
間行ない、図１（Ｃ）に示すようにポリシリコン膜３表
面の自然酸化膜３Ａを除去する。このようにＳＦ6ガス
のみを用いると、ポリシリコン／ＳｉＯ2選択比を３．
０以下することが可能となる。図３は、ポリシリコン／
ＳｉＯ2選択比とＳＦ6流量との関係を示すグラフであ
る。このグラフから、ＳＦ6流量が４〜１２SCCMの範囲
で、ポリシリコン／ＳｉＯ2選択比が１．８〜２．３で
あることが判る。このように、ポリシリコン／ＳｉＯ2
選択比が小さくなると、ＳｉＯ2で成る自然酸化膜３Ａ
のエッチングに要する時間は従来の選択比３．０〜４．
０に比べて大きく短縮できる。Next, a resist is spin-coated, followed by exposure and development to pattern the resist 4 as shown in FIG. 1 (B). Then, the wafer is transferred to a microwave plasma etching apparatus, and etching is carried out for a short time using only sulfur hexafluoride (SF 6 ) as an etching gas, so that the surface of the polysilicon film 3 is naturally oxidized as shown in FIG. 1 (C). The film 3A is removed. Thus, when only SF 6 gas is used, the polysilicon / SiO 2 selectivity is 3.
It is possible to set it to 0 or less. Figure 3 shows polysilicon /
7 is a graph showing the relationship between the SiO 2 selectivity and the SF 6 flow rate. From this graph, it can be seen that the polysilicon / SiO 2 selectivity is 1.8 to 2.3 in the range of SF 6 flow rate of 4 to 12 SCCM . In this way, polysilicon / SiO 2
When the selection ratio decreases, the natural oxide film 3A made of SiO 2
The time required for etching of the conventional selection ratio is 3.0 to 4.
It can be greatly shortened compared to zero.
【００１０】次に、自然酸化膜３Ａが除去された後に、
エッチングガスをＳＦ6／ＣＨ2Ｆ2／Ｃｌ2系に換える。
この際ＳＦ6は自然酸化膜３Ａ除去工程で供給している
ため、自然酸化膜３Ａが除去された時点でＣＨ2Ｆ2とＣ
ｌ2を加えればよい。このガス系を用いてポリシリコン
膜３をエッチングし終った時点（ジャストエッチ時）で
は、図２（Ａ）に示す状態となる。そして、ストリンガ
が残るのを防止するため、図２（Ｂ）に示すように、オ
ーバーエッチを行ってゲート絶縁膜２を若干エッチング
する。このポリシリコン膜３Ａのエッチングガスには、
堆積性のＣＨ2F2が含まれているため、加工側壁に保護
膜が堆積して異方性加工が達成される。次に、レジスト
４をアッシングして除去すれば、ゲート３Ｂの形成が完
了する。Next, after the natural oxide film 3A is removed,
The etching gas is changed to SF 6 / CH 2 F 2 / Cl 2 system.
At this time, since SF 6 is supplied in the natural oxide film 3A removing step, when the natural oxide film 3A is removed, CH 2 F 2 and C are removed.
l 2 may be added. When the polysilicon film 3 is completely etched using this gas system (during just etching), the state shown in FIG. Then, in order to prevent the stringers from remaining, as shown in FIG. 2B, overetching is performed to slightly etch the gate insulating film 2. The etching gas for this polysilicon film 3A is
Since CH 2 F 2 having a depositing property is contained, a protective film is deposited on the processing sidewall to achieve anisotropic processing. Next, the resist 4 is ashed and removed, whereby the formation of the gate 3B is completed.
【００１１】なお、自然酸化膜３Ａの除去によりウォー
タマーク等の残渣も同時除去できた。この自然酸化膜３
Ａの除去工程で用いるＳＦ6の流量は３SCCM以下では、
ガスの安定性上使用することができない。また、１１
SCCM以上であると、ポリシリコン膜３のエッチングレー
トが速くなるため、形状制御が難しく図４に示すよう
に、ゲート３Ｂの上部にひさし３Ｃが形成される不都合
が生じた。このことから、ＳＦ6ガスの流量範囲は、４
〜１０SCCMが適当である。By removing the natural oxide film 3A, residues such as watermarks could be removed at the same time. This natural oxide film 3
When the flow rate of SF 6 used in the removal step of A is 3 SCCM or less,
It cannot be used due to gas stability. Also, 11
If it is equal to or higher than SCCM , the etching rate of the polysilicon film 3 becomes fast, so that it is difficult to control the shape, and as shown in FIG. 4, there is a disadvantage that the eaves 3C is formed above the gate 3B. From this, the flow rate range of SF 6 gas is 4
-10 SCCM is suitable.
【００１２】以上、実施例について説明したが、この発
明はこれに限定されるものではなく、構成の要旨に基づ
き各種の変更が可能である。Although the embodiment has been described above, the present invention is not limited to this, and various modifications can be made based on the gist of the configuration.
【００１３】例えば、上記実施例では、自然酸化膜の除
去にＳＦ6ガスを用いたが、この他の非堆積性のフッ素
系ガスを用いてもよい。また、ポリシリコン膜３のエッ
チングには、ＳＦ6／ＣＨ2Ｆ2／Ｃｌ2系ガスを用いた
が、異方性加工ができる他のガス系を用いても勿論よ
い。さらに、上記実施例は、ゲート形成工程にこの発明
を適用したが、ポリシリコンの他の加工工程に適用する
ことも可能である。For example, in the above embodiment, SF 6 gas was used to remove the natural oxide film, but other non-depositing fluorine-based gas may be used. Further, although SF 6 / CH 2 F 2 / Cl 2 based gas was used for etching the polysilicon film 3, other gas system capable of anisotropic processing may of course be used. Furthermore, although the present invention is applied to the gate forming process in the above-described embodiment, it is also possible to apply the present invention to another process of processing polysilicon.
【００１４】[0014]
【発明の効果】以上の説明から明らかなように、この発
明に係るエッチング方法によれば、ポリシリコン膜表面
の自然酸化膜やウォータマーク等を速やかに除去して、
エッチング効率を高め、しかも異方性加工を達成する効
果を奏する。As is apparent from the above description, according to the etching method of the present invention, the natural oxide film, the watermark and the like on the surface of the polysilicon film are quickly removed,
It has the effect of improving the etching efficiency and achieving anisotropic processing.
【図１】（Ａ）〜（Ｃ）はこの発明の実施例を示す工程
断面図。1A to 1C are process sectional views showing an embodiment of the present invention.
【図２】（Ａ）及び（Ｂ）はこの発明の実施例を示す工
程断面図。2A and 2B are process sectional views showing an embodiment of the present invention.
【図３】実施例におけるポリシリコン／ＳｉＯ2選択比
とＳＦ6流量との関係を示すグラフ。FIG. 3 is a graph showing the relationship between the polysilicon / SiO 2 selectivity and the SF 6 flow rate in the example.
【図４】他の条件での要部断面図。FIG. 4 is a sectional view of a main part under other conditions.
１…シリコン基板 ２…ゲート絶縁膜 ３…ポリシリコン膜 ３Ａ…自然酸化膜 ３Ｂ…ゲート ４…レジスト DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Gate insulating film 3 ... Polysilicon film 3A ... Natural oxide film 3B ... Gate 4 ... Resist
Claims (1)
コン膜を異方性加工するエッチング方法において、 非堆積性のフッ素系ガスを用いてポリシリコン膜表面を
エッチングした後、堆積性ガスを含むガス系を用いてポ
リシリコン膜をエッチングすることを特徴とするエッチ
ング方法。1. In an etching method for anisotropically processing a polysilicon film deposited on an underlying SiO 2 film, the surface of the polysilicon film is etched using a non-depositing fluorine-based gas, and then the deposition gas is removed. An etching method comprising etching a polysilicon film using a gas system containing the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28081693A JPH07135198A (en) | 1993-11-10 | 1993-11-10 | Etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28081693A JPH07135198A (en) | 1993-11-10 | 1993-11-10 | Etching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135198A true JPH07135198A (en) | 1995-05-23 |
Family
ID=17630382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28081693A Pending JPH07135198A (en) | 1993-11-10 | 1993-11-10 | Etching |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135198A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120104945A (en) * | 2011-03-14 | 2012-09-24 | 도쿄엘렉트론가부시키가이샤 | Etching method, etching apparatus and computer-readable recording medium |
| JP2015032597A (en) * | 2013-07-31 | 2015-02-16 | 日本ゼオン株式会社 | Plasma etching method |
| JP2015115443A (en) * | 2013-12-11 | 2015-06-22 | 東京エレクトロン株式会社 | Method for etching silicon layer and plasma processing device |
-
1993
- 1993-11-10 JP JP28081693A patent/JPH07135198A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120104945A (en) * | 2011-03-14 | 2012-09-24 | 도쿄엘렉트론가부시키가이샤 | Etching method, etching apparatus and computer-readable recording medium |
| JP2012191128A (en) * | 2011-03-14 | 2012-10-04 | Tokyo Electron Ltd | Etching method, etching apparatus and computer readable storage medium |
| JP2015032597A (en) * | 2013-07-31 | 2015-02-16 | 日本ゼオン株式会社 | Plasma etching method |
| JP2015115443A (en) * | 2013-12-11 | 2015-06-22 | 東京エレクトロン株式会社 | Method for etching silicon layer and plasma processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002217170A (en) | Method of forming fine pattern, method of fabricating semiconductor device and semiconductor device | |
| US7307009B2 (en) | Phosphoric acid free process for polysilicon gate definition | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JPH02219227A (en) | Residnal remdual method making use of plasma scattering phenomenon | |
| JPH07135198A (en) | Etching | |
| JP2001230233A (en) | Method for manufacturing semiconductor device | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| JPH05343363A (en) | Dry etching method | |
| KR100587039B1 (en) | Manufacturing method for contact hole in semiconductor device | |
| JPH11330045A (en) | Method for etching laminated film of oxide film and silicon layer | |
| JPH07263406A (en) | Method of manufacturing semiconductor device | |
| US20030064599A1 (en) | Pattern forming method | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JPH10125654A (en) | Manufacture of semiconductor device | |
| KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
| KR100249384B1 (en) | Method for forming contact hole | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| JPH05267246A (en) | Manufacture of semiconductor device | |
| KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
| JP2002026020A (en) | Method of manufacturing semiconductor device | |
| JPH08274078A (en) | Etching | |
| KR20030091452A (en) | Method of forming pattern inhibiting pitting effect | |
| KR19980056995A (en) | Metal wiring formation method of semiconductor device | |
| KR19990024728A (en) | Trench Formation Method |