KR100518395B1 - Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체 - Google Patents

Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체 Download PDF

Info

Publication number
KR100518395B1
KR100518395B1 KR10-2002-7006120A KR20027006120A KR100518395B1 KR 100518395 B1 KR100518395 B1 KR 100518395B1 KR 20027006120 A KR20027006120 A KR 20027006120A KR 100518395 B1 KR100518395 B1 KR 100518395B1
Authority
KR
South Korea
Prior art keywords
semiconductor
oxide
interface
stabilizing
layer
Prior art date
Application number
KR10-2002-7006120A
Other languages
English (en)
Other versions
KR20020085891A (ko
Inventor
치쿄토요히로
요시모토마모루
Original Assignee
카가쿠키쥬쯔 신코지교단
도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카가쿠키쥬쯔 신코지교단, 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 filed Critical 카가쿠키쥬쯔 신코지교단
Publication of KR20020085891A publication Critical patent/KR20020085891A/ko
Application granted granted Critical
Publication of KR100518395B1 publication Critical patent/KR100518395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체와 계면산화물사이에 계면층(반응층)을 가지지 않고, 기능성 산화물의 성능을 충분히 발휘할 수 있고, 온도에 의존하지 않고, 산화물/반도체계면의 안정화를 가능하게 하는 새로운 산화물/반도체계면의 안정화 방법과 그 안정화 반도체를 제공한다.

Description

Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체{METHOD FOR STABILIZING OXIDE-SEMICONDUCTOR INTERFACE BY USING GROUP Vb ELEMENT AND STABILIZED SEMICONDUCTOR}
본 출원의 발명은 Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체에 관한 것이다. 더욱 상세하게는, 본 출원의 발명은 고집적화회로나, 고유전율재료, 강유전체메모리 등에 유용한 새로운 산화물/반도체계면의 안정화 방법과 안정화 반도체에 관한 것이다.
종래부터, 집적회로에 있어서의 고집적화나 고유전율화 등의 연구개발이 왕성하게 행해지고 있지만, 이러한 고집적화나 고유전율화의 하나의 방법으로서, 실리콘 등의 반도체표면에 산화물피막을 형성하고, 반도체산화막을 얻는 방법이 확립되었다.
그러나, 종래의 방법에 의해 형성된 반도체와 산화막의 계면은 매우 불안정하며, 각종 반응이 일어나게 되며, 결과적으로, 누설전류의 증대나 커패시터의 동작불량이라는 문제를 피할 수 없었다.
이러한 산화물/반도체계면의 불안정은 기존의 전자부품 등에 한정된 문제뿐만 아니라, 근미래적인 궁극메모리구조로 되어 있는 강유전체메모리에 있어서도 매우 큰 문제이다. 강유전체/반도체계면의 불안정이 원인으로 되어 강유전체 메모리의 실현의 전망은 아직 확실치 않다. 단, 최근들어, 산화물/반도체계면의 불안정을 해소하기 위해, 산화물/반도체계면을 안정화하기 위한 방법이 제안되기 시작했다.
이러한 방법에는, 예를 들면, 도 3에 나타낸 바와 같이, BaTiO3나 SrTiO3 등의 기능성 산화물(1)과 Si기판 등의 반도체(2)와의 사이에 Y2O3, MgO, BiSiO3 등의 안정된 계면산화물(50)을 개재시킴으로써, 산화물/반도체계면의 안정화를 꾀하는 방법이 있다.
그러나, 종래의 산화물/반도체계면의 안정화 방법의 경우에는 도 3에 나타내듯이, 반도체(2)와 계면산화물(50) 사이에, 얇지만 계면층(반응층)(51)이 형성되어 버려, 그 결과로서, 반도체의 기능저하는 피할 수 없었다.
그리고, 기능성 산화물(1)과 계면산화물(50)이라는 2종의 산화물이 적층되므로, 기능성 산화물(1)이 본래 가지고 있는 성능을 충분히 발휘할 수 없다라는 큰 문제가 있었다.
산화물/반도체계면의 안정화의 모습을 원자레벨로 보면, 그 안정화는 계면산화물(50)을 구성하는 원소가 반도체(2)를 구성하는 원소의 미결합측과 결합함으로써 이루어져 있다. 예를 들면, 도 4의 (A)는 반도체Si(001)청정표면의 구조의 일부를 모식적으로 나타낸 것으로, 반도체Si의 최표면은 Si염체(다이머)로 구성되어 있으며, 다이머의 미결합측에는 2개의 전자가 충족된 것과, 전자가 하나도 존재하지 않는 것이 있으며, 반응성이 풍부한 표면을 구성하고 있다. 이 결과, 반도체와 계면산화물사이에 계면층이 형성되어 버리게 된다.
또한, 도 4의 (B)에 나타내듯이, 최상층의 Si다이머(53)와 하부층의 Si원자(52)의 결합을 원자레벨로 보면, 그 결합에는 응력이 작용하여 상당히 변형되었다. 따라서, 원자레벨에서는 최상층의 Si다이머(53)와 하부층의 Si원자(52)의 결합은 비교적 저온에서 끊어져 버린다. 이 때문에, 극저온이면, 산화물/반도체계면의 안정화가 논리상으로는 가능하다. 그러나, 실제적으로는 산화물/반도체계면 안정화는 매우 어렵다.
반도체와 계면산화물사이에 계면층(반응층)이 형성되지 않고, 기능성 산화물의 성능을 충분히 발휘할 수 있고, 또한, 온도에 의존하지 않고 산화물/반도체계면의 안정화를 가능하게 하는 방법과 안정화된 반도체는 실현하지 못하고 있는 실정이다.
그래서, 본 출원의 발명은 이상와 같은 종래기술의 문제점을 극복하여, 반도체와 계면산화물사이에 계면층(반응층)이 형성되지 않고, 기능성 산화물의 성능을 충분히 발휘할 수 있고, 온도에 의존하지 않고, 산화물/반도체계면의 안정화를 가능하게 하는 새로운 산화물/반도체계면의 안정화 방법과 안정화 반도체를 제공하는 것을 과제로 하고 있다.
도 1은 본 출원의 발명의 방법으로 형성된 반도체를 예시한 단면개략도이다.
도 2의 (A),(B)는 본 출원의 발명에 있어서의 원자레벨의 모습을 나타낸 개략도이다.
도 3은 종래의 방법으로 형성된 반도체를 나타낸 단면개략도이다.
도 4의 (A),(B)는 종래의 방법에 있어서의 원자레벨의 모습을 나타낸 개략도이다.
도 5는 As피복한 경우의 CeO2/Si계면의 고분해능 전자현미경사진이다. CeO2/Si계면에서 격자의 연속성이 관측되고, 계면이 급준(急峻)한 것을 알 수 있다.
도 6은 As피복하지 않은 경우의 CeO2/Si계면의 고분해능 전자현미경사진이다. CeO2/Si계면에는 10nm정도의 비정질의 계면층이 형성되어 있다.
본 출원의 발명은 상기의 과제를 해결하는 것으로서, 첫째로는 반도체표면에 단체 또는 2종류 이상의 Vb원소를 공급하여 1원자층 정도의 두께로 피복하고, 그 Vb원소상에 산화물을 성장시킴으로써, 산화물과 반도체의 계면을 안정화시키는 것을 특징으로 하는 Vb원소에 의한 산화물/반도체계면의 안정화 방법을 제공한다.
또한, 본 출원의 발명은 둘째로는 반도체가 실리콘으로서, Vb원소가 As이며, 그 Vb원소상의 산화물이 CeO2, BaTiO3, PbZrTiO3 및 SrTiO3로 이루어진 군에서 선택되는 어느 하나의 산화물인 것을 특징으로 하는 산화물/반도체계면의 안정화 방법을 제공한다.
또, 본 출원의 발명은 셋째로는 상기 산화물/반도체계면의 안정화 방법에 의해 제조되는 것을 특징으로 하는 안정화 반도체도 제공한다.
즉, 본 출원의 발명자들은 예의검토를 거듭한 결과, 반도체표면을 Vb원소로 종단시킴으로써, 산화물과 반도체의 계면의 반응성이 현저히 낮은 표면구조가 실현되는 것을 발견하고, 본 발명에 이른 것이다.
본 출원의 발명의 새로운 산화물/반도체계면의 안정화 방법과 그 안정화 반도체는 예를 들면 도 1에 나타낸 것을 하나의 양태로서 나타낼 수 있다. 즉, 반도체(2)표면에 Vb원소를 공급하고, Vb원소에 의한 피복층(3)으로 표면을 피복하고, 그 위에 기능성 산화물(1)을 성장시키고, 산화물과 반도체의 계면(4)을 안정화시킨다.
본 발명에 있어서는, 그 반도체(2)표면에 Vb원소를 공급하는 방법은 특별히 한정되는 것은 아니고, 예를 들면 반도체기판을 초고진공중에서 가열하여 청정표면을 형성한 후, 이 반도체표면에 Vb원소분사선을 공급하고, Vb원소의 다이머로 구성하는 방법을 이용할 수 있다.
그리고, 본 발명에 있어서는, 반도체(1)는 특별히 한정되는 것은 아니고, 실리콘, 게르마늄 등의 IV족 원소, GaAs, InP 등의 III-VI화합물, 헤테르반도체, 피에조반도체 등의 모든 반도체를 이용할 수 있다.
또, Vb원소도 특별히 한정되는 것은 아니고, N,P,As,Sb,Bi등의 Vb원소를 이용할 수 있다.
이들 Vb원소는 단체이어도 좋지만, 2종류이상을 공급해도 좋다.
또한, 본 발명에 있어서는 Vb원소에 의한 피복층(3)위의 기능성 산화물(1)로서, 예를 들면 BaTiO3, SrTiO3, PbZrTiO3 등의 유전체재료나, CeO2 등의 격자정합형 산화물을 성장시켜도 좋고, 이러한 기능성 산화물(1)을 이용함으로써 급준(急峻)한 산화물/반도체계면을 실현할 수 있다.
본 발명에 있어서는 반도체표면을 1원자층정도의 Vb원소로 피복함으로써 산화물/반도체계면을 안정화할 수 있고, 종래의 방법과 크게 달리 반도체와 계면산화물사이에 계면층(반응층)이 형성되지 않고, 기능성 산화물의 성능을 충분히 발휘하고, 그 기능을 상실하는 일 없이, 안정된 산화물/반도체계면을 형성할 수 있다. 또, 후술하는 바와 같이, 온도에 의존하지 않고, 안정된 산화물/반도체계면을 형성할 수 있다.
그 결과, 본 출원의 발명은 차세대 집적회로의 메모리용 커패시터의 안정형성에 적용할 수 있고, 전력절약, 고집적도, 고속도의 기능을 갖는 강유전체메모리디바이스, 고유전율을 갖는 초박 산화 반도체계면, 게이트산화막으로의 응용, 산화물/반도체초격자, 고효율의 발광디바이스의 실현을 가능하게 한다.
본 발명에 있어서의 산화물/반도체계면의 안정성을 원자레벨의 모습으로서 설명하면 이하와 같다.
즉, 도 2의 (A)는 Vb원소인 비소(As)로, 반도체실리콘 Si(001)표면을 피복했을 때의 표면구조를 원자레벨로 나타낸 도이다. 최표면은 As의 2염체(다이머)로 구성되며, 다이머의 미결합측은 2개의 전자로 충족되어 있고, 이 때문에 As표면에는 반응성이 상실된다. 그 결과, 종래의 안정화 방법과 크게 달리, 반도체와 계면산화물사이에 계면층(반응층)이 형성되지 않는다.
또, 도 2의 (B)에 나타내듯이, 최상층의 As다이머(5)와 하부층의 Si원자(6)의 결합에 대해서는 원자레벨로 보면, 그 결합은 매우 강하며, 이 강력한 결합이 표면에서 4개를 1조로 해서 형성되므로, 표면은 보다 반응성이 낮은 표면으로 된다. 그 결과, 산화물/반도체계면의 안정성이 실현된다.
또한, 결합길이가 긴 As다이머가 형성됨으로써, 표면응력도 완화되며, 하부층의 Si와의 결합에는 변형이 적고, 온도에 의존하는 일없이 고온까지 결합이 유지되며, 산화물/반도체계면의 안정성에 크게 기여하게 된다.
이하 실시예를 나타내며, 또한 본 발명에 대해서 상세하게 설명한다.
(실시예)
처음에, 반도체로서 Si(001)기판을 초고진공중에 가열하여 청정표면을 형성했다. 그 후, 이 반도체표면에 Vb원소인 As분자선을 공급하고, Vb원소 As의 2염체(As다이머)로 구성된 Si(001):As2×1구조를 제작했다. 이 시료위에 기판온도 300℃에서, 기능성 산화물로서 CeO2를 성장시켰다. 또, 비교를 위해 Si청정표면에 대해서 같은 온도에서 CeO2를 성장시켰다.
이 반도체와 기능성 산화물의 계면의 구조를 관찰하면, 도 5에 나타내듯이, Vb원소 As를 공급한 CeO2/Si계면에서는 격자가 이어져 있는 것이 관측되었지만, Vb원소 As를 공급하지 않은 CeO2/Si계면에서는 도 6에 나타낸 바와 같이 약 10nm의 반응층이 관측되었다.
이러한 점에서, Vb원소에 의한 실리콘 표면처리는 급준한 산화물/실리콘계면형성에 유효함을 확인할 수 있다.
물론, 본 발명은 이상의 예에 한정되는 것은 아니고, 세부에 대해서는 여러가지 양태가 가능함은 말할 필요도 없다.
이상 상세하게 설명한 바와 같이, 본 출원의 발명에 의해 반도체와 계면산화물사이에 계면층(반응층)이 형성되지 않고, 기능성 산화물의 성능을 충분히 발휘할 수 있고, 온도에 의존하지 않고, 산화물/반도체계면의 안정화를 가능하게 하는 방법과 이 방법에 의한 안정화 반도체를 제공하는 것이 가능하게 된다.
그 결과, 차세대 집적회로의 메모리용 커패시터의 안정형성에 적용할 수 있고, 전력절약, 고집적도, 고속도의 기능을 갖는 강유전체메모리디바이스, 고유전율을 갖는 초박 산화막 반도체계면, 게이트산화막으로의 응용, 산화물/반도체초격자, 고효율의 발광디바이스의 실현이 가능하게 된다.

Claims (3)

  1. 반도체표면에 단체 또는 2종류 이상의 Vb원소를 공급하여 1원자층 정도의 두께로 피복하고, 그 Vb원소상에 산화물을 성장시킴으로써, 산화물과 반도체의 계면을 안정화시키는 것을 특징으로 하는 Vb원소에 의한 산화물/반도체계면의 안정화 방법.
  2. 제1항에 있어서, 반도체가 실리콘으로서, Vb원소가 As이며, 그 Vb원소상의 산화물이 CeO2, BaTiO3, PbZrTiO3 및 SrTiO3로 이루어진 군에서 선택되는 어느 하나의 산화물인 것을 특징으로 하는 산화물/반도체계면의 안정화 방법.
  3. 제1항 또는 제2항의 산화물/반도체계면의 안정화 방법에 의해 제조되는 것을 특징으로 하는 안정화 반도체.
KR10-2002-7006120A 1999-11-12 2000-11-10 Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체 KR100518395B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32222799A JP2001144087A (ja) 1999-11-12 1999-11-12 ５族元素による酸化物／半導体界面の安定化方法と安定化半導体
JPJP-P-1999-00322227 1999-11-12

Publications (2)

Publication Number Publication Date
KR20020085891A KR20020085891A (ko) 2002-11-16
KR100518395B1 true KR100518395B1 (ko) 2005-09-29

Family

ID=18141363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7006120A KR100518395B1 (ko) 1999-11-12 2000-11-10 Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체

Country Status (7)

Country Link
US (1) US6723164B1 (ko)
EP (1) EP1237183B1 (ko)
JP (1) JP2001144087A (ko)
KR (1) KR100518395B1 (ko)
DE (1) DE60045559D1 (ko)
TW (1) TW490762B (ko)
WO (1) WO2001037330A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497209B (en) * 2000-07-21 2002-08-01 Motorola Inc Method for and structure of alkali earth metal oxide on gate insulators
WO2006051876A1 (ja) * 2004-11-10 2006-05-18 Dai Nippon Printing Co., Ltd. 金属酸化物膜の製造方法
DE112011103249B4 (de) * 2010-09-28 2014-01-23 International Business Machines Corporation Halbleitereinheit mit Gate-Stapel und ein Verfahren zu deren Herstellung sowie die Verwendung einer Gate-Stapel-Struktur in einer Halbleitereinheit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614050A (ja) 1992-03-18 1994-01-21 Fujitsu Ltd Ａｔｍ網における呼切断方法および該方法を行う交換機
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5920775A (en) * 1996-02-23 1999-07-06 Vanguard International Semiconductor Corporation Method for forming a storage capacitor within an integrated circuit
JPH10231196A (ja) 1996-12-17 1998-09-02 Sony Corp 酸化物積層構造の製造方法および有機金属化学気相成長装置
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
KR100297719B1 (ko) 1998-10-16 2001-08-07 윤종용 박막제조방법
JP2000183295A (ja) 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体記憶装置及びその製造方法
US20030015704A1 (en) * 2001-07-23 2003-01-23 Motorola, Inc. Structure and process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same including intermediate surface cleaning

Also Published As

Publication number Publication date
KR20020085891A (ko) 2002-11-16
EP1237183A1 (en) 2002-09-04
EP1237183A4 (en) 2006-02-15
DE60045559D1 (de) 2011-03-03
EP1237183B1 (en) 2011-01-19
WO2001037330A1 (fr) 2001-05-25
JP2001144087A (ja) 2001-05-25
TW490762B (en) 2002-06-11
US6723164B1 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
EP0705918B1 (en) Improvements in and relating to microelectronics devices
KR940006213A (ko) Pb / Bi를 함유하지 않는 퍼로브스카이트를 버퍼층으로서 사용한 Pb / Bi를 함유하는 고유전율 산화물 구조물 및 그 제조방법
US5731220A (en) Method of making barium strontium titanate (BST) thin film by erbium donor doping
US6194753B1 (en) Method of forming a perovskite structure semiconductor capacitor
KR940006212A (ko) 게르마늄 버퍼층을 사용하는 반도체상의 고 유전율 산화물 및 그 제조방법
US6404003B1 (en) Thin film capacitors on silicon germanium substrate
JP2001223211A (ja) シリコンとの安定した結晶性インタフェースを有する半導体構造の作成方法
CN1224073A (zh) 使用籽晶层形成pzt薄膜的方法
US6165622A (en) Ferroelectric thin film, substrate provided with ferroelectric thin film, device having capacitor structure and method for manufacturing ferroelectric thin film
JP2008524866A (ja) 超常誘電性ゲート絶縁体を有する半導体デバイス
KR100518395B1 (ko) Vb원소에 의한 산화물/반도체계면의 안정화 방법과 안정화 반도체
US4789421A (en) Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal
WO2002009159A2 (en) Thin-film metallic oxide structure and process for fabricating same
TW516128B (en) A semiconductor structure exhibiting reduced leakage current and method of fabricating same
KR20020064624A (ko) 반도체소자의 유전체막 및 그 제조방법
US5168330A (en) Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer
EP0562273B1 (en) Method for improving the interface characteristics of CaF2 on silicon
US5571777A (en) Superconducting thin film having at least one isolated superconducting region formed of oxide superconductor material and method for manufacturing the same
WO2002086201A1 (en) Semiconductor structures and devices utilizing perovskite stacks
EP1338029A1 (en) Semiconductor structure having high dielectric constant material
JPH07176803A (ja) 誘電体薄膜構造物
KR100278664B1 (ko) 박막 제조방법
Kim et al. Microstructural and electrical properties of MgO thin films grown on p-GaAs (100) substrates
JPH0242787A (ja) 電子デバイス用基板
KR100321709B1 (ko) 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee