KR100508783B1 - Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법 - Google Patents

Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법 Download PDF

Info

Publication number
KR100508783B1
KR100508783B1 KR10-2003-0090633A KR20030090633A KR100508783B1 KR 100508783 B1 KR100508783 B1 KR 100508783B1 KR 20030090633 A KR20030090633 A KR 20030090633A KR 100508783 B1 KR100508783 B1 KR 100508783B1
Authority
KR
South Korea
Prior art keywords
thin film
crystallization
silicon thin
electric field
field
Prior art date
Application number
KR10-2003-0090633A
Other languages
English (en)
Other versions
KR20050058677A (ko
Inventor
최덕균
김영배
김현철
최성화
Original Assignee
학교법인 한양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 한양학원 filed Critical 학교법인 한양학원
Priority to KR10-2003-0090633A priority Critical patent/KR100508783B1/ko
Publication of KR20050058677A publication Critical patent/KR20050058677A/ko
Application granted granted Critical
Publication of KR100508783B1 publication Critical patent/KR100508783B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 비정질 실리콘 박막의 저온 결정화 방법 중 하나인 FALC 공정을 이용한 다결정 실리콘 박막의 제조방법에 관한 것으로서, 특히 FALC 공정을 실시함에 있어서 열처리시 비정질 실리콘 박막의 양단을 통해 DC 전압에 의한 정전계(static field; DC field)와 교류 발생기에 의해 만들어지는 교번계(alternative field; AC field)를 동시에 인가하여 결정화 함으로써, 동일 온도에서 DC 전계만 인가하였던 종래의 방법에 비하여 결정화 시간을 보다 단축시킬 수 있는 동시에 양질의 다결정 실리콘 박막을 제조할 수 있게 되는 AC와 DC의 혼합 전계에 의한 다결정 실리콘 박막의 제조방법에 관한 것이다. AC와 DC의 혼합 전계를 이용하는 본 발명의 제조방법에 따르면, FALC 공정의 기존 DC 전계에 의한 방향성 결정화와 더불어 결정화 촉매 역할을 하는 금속 실리사이드가 AC 전계의 영향으로 금속과 실리콘으로 더욱 쉽게 분리되고, 분리된 금속은 결정화 선단의 금속 농도를 높여 더 많은 금속 실리사이드를 재생성하는 바, 결정화 속도를 높일 수 있고, 다결정 실리콘의 결정화도를 향상시킬 수 있게 된다.

Description

ＡＣ와 ＤＣ의 혼합 전계에 의한 다결정 실리콘 박막의 제조방법{Fabrication method of poly silicon thin film using a mixture of AC and DC field aided lateral crystallization process}
본 발명은 비정질 실리콘 박막의 저온 결정화 방법 중 하나인 FALC 공정을 이용한 다결정 실리콘 박막의 제조방법에 관한 것으로서, 특히 FALC 공정을 실시함에 있어서 열처리시 비정질 실리콘 박막의 양단을 통해 DC 전압에 의한 정전계(static field; DC field)와 교류 발생기에 의해 만들어지는 교번계(alternative field; AC field)를 동시에 인가하여 결정화 함으로써, 동일 온도에서 DC 전계만 인가하였던 종래의 방법에 비하여 결정화 시간을 보다 단축시킬 수 있는 동시에 양질의 다결정 실리콘 박막을 제조할 수 있게 되는 AC와 DC의 혼합 전계에 의한 다결정 실리콘 박막의 제조방법에 관한 것이다.
일반적으로, 다결정 실리콘 박막 트랜지스터(poly-Si TFT)는 비정질 실리콘 박막 트랜지스터(a-Si TFT)에 비해 매우 우수한 전계효과 이동도(field-effect mobility)와 응답속도를 가지고 있어, 구동회로와 화소 스위칭 소자를 동일한 유리기판 상에 구현할 수 있는 장점을 가지며, 최근 들어 이에 대한 연구가 활발히 진행되고 있다.
그러나, 다결정 실리콘 박막 트랜지스터가 상기한 장점을 가지고 있음에도 불구하고 쉽게 상용화 될 수 없었던 것은 실리콘 박막의 결정화시에 일반 상용 유리기판을 적용할 수 없는 높은 결정화 온도가 요구되고 있기 때문이다. 이에, 현재 LCD 분야에서 상용되고 있는 다결정 실리콘 박막 트랜지스터의 경우 800 ℃ 이상의 온도에서 결정화 공정이 이루어지고 있으며, 따라서 사용되고 있는 기판은 고온의 결정화 공정에 견딜 수 있는 고가의 석영(quartz)기판이다.
따라서, 유리기판의 특성이 저하되지 않는 저온에서 실리콘 박막의 결정화를 구현할 수 있는 기술은 저가의 고성능 박막 트랜지스터 소자를 제조하기 위한 핵심 기술로 인식되고 있다. 다결정 실리콘 박막 트랜지스터의 제조시 일반 상용 유리기판의 열화점(softening point) 이하의 온도에서 결정화를 구현할 수 있게 되면, 저가의 상용 유리기판을 사용하면서도 다결정 실리콘 박막 트랜지스터가 갖는 장점에 의하여 화면 끊김이 없는 대면적의 LCD TFT의 제조뿐만 아니라 유리기판 위에 음성, 디스플레이, 정보처리, 기억, 입출력의 모든 기능을 집적화 할 수 있어 노트북, PDA, 휴대폰, PC의 제조에도 유리하다.
이러한 저온 다결정 실리콘 박막 트랜지스터의 제조에 있어서 가장 핵심이 되는 기술은 저온에서 고품위의 다결정 실리콘을 제조하는 것이다. 따라서, 500 ℃ 이하의 온도에서 직접 다결정 실리콘을 증착하기 위하여 Hot-Wire CVD나 VHF-GD CVD(Very High Frequency Glow Discharge CVD) 등이 연구되고 있기는 하나, 이들 방법은 증착된 poly-Si가 높은 불순물 함유량을 갖거나 저품위라는 문제점을 가지고 있다. 이에, 기존의 양산 공정이 확립되어 있는 방법, 즉 300 ℃ 이하의 저온에서 비정질 실리콘 박막을 증착한 후 이를 상용 유리기판의 연화점보다 낮은 500 ℃ 이하의 온도에서 결정화 시킬 수 있는 방법에 대하여 많은 연구가 활발히 진행되고 있다.
이러한 후속 열처리에 의한 다결정 실리콘 제조방법으로 가장 널리 사용되고 있는 기술로는 고상 결정화(Solid Phase Crystallization, SPC)법과 엑시머 레이저 결정화(Eximer Laser Crystallization, ELC)법이 있다. 그러나, 고상 결정화(SPC)법은 상용 유리기판에 적용할 수 없을 만큼 고온의 결정화 온도가 요구되면서 장시간의 열처리가 필요하다는 단점이 있고, 엑시머 레이저 결정화(ELC)법은 사용 장비가 고가일 뿐만 아니라 대면적의 다결정 실리콘 박막을 얻는데 문제가 있다. 이 외에도 미량의 금속 불순물과 비정질 실리콘의 반응을 이용한 금속 유도 결정화(Metal Induced Crystallization, MIC) 방법 등이 알려져 있으나, 이들 역시 박막 트랜지스터의 채널 영역 내에 잔존하는 금속 불순물로 인해 디스플레이 소자로서 응용시에 많은 문제점이 있는 것이 사실이다.
상기한 비정질 실리콘 결정화 기술의 문제점들을 해결할 수 있는 새로운 결정화 방법으로서 저온 결정화 방법인 전계 유도 방향성 결정화(Field Aided Lateral Crystallization, FALC)법이 제안되었다. 이 전계 유도 방향성 결정화(FALC)법은 나노 두께의 금속을 증착한 후 전계를 인가한 상태에서 열처리를 하는 결정화 방법으로, 금속과 비정질 실리콘이 반응하여 실리사이드상이 형성된 후 전계의 효과에 의해 특정 방향으로의 방향성 결정화를 유도하는 공정이다. 이 공정은 전계를 인가하지 않은 MILC 공정에 비하여 결정화 속도가 매우 빠르며, MILC 공정으로는 결정화를 유도할 수 없는 저온의 영역에서도 결정화가 가능하고, 또한 박막 트랜지스터에 응용되는 채널 영역 내의 금속 오염을 줄일 수 있는 장점을 가진다.
지금까지의 전계 유도 방향성 결정화(FALC) 공정은 본 발명자에 의해 제안된 방법으로 전계로서 DC 전압에 의한 정전계(static electric field)를 인가하여 결정화를 유도한 것이다[한국특허 제232100호].
한편, 기존의 전계 유도 방향성 결정화(FALC)법이 절연성 기판 상에 박막 트랜지스터와 같은 소자를 제작하는 액정표시장치에는 적용하기 어려운 문제점을 가지는 바, 이러한 문제점을 해결하고자 본 발명자는 절연기판과 비정질 실리콘 박막 사이에 전류가 흐르는 커런트 패스(current path)로서의 전도층을 형성함으로써, 절연기판 상에서 전계 유도 방향성 결정화(FALC)법에 의한 실리콘 결정화를 진행할 수 있는 비정질 실리리콘 박막을 결정화 하는 방법과 이를 이용한 박막 트랜지스터 제조방법을 제안한 바 있다[한국공개특허 제2000-0018565호].
본 발명은 한국특허 제232100호의 개량 발명으로서, DC 전압을 인가하는 FALC 공정을 이용하여 비정질 실리콘 박막을 결정화 하는 경우 저온 결정화가 가능하면서도 결정화 속도가 증가하는 등 여러 장점이 있기는 하나, 실제 양산 적용을 위해서는 결정화 시간을 보다 최소화 하는 문제가 선결과제로 남아 있다.
따라서, 양산성을 고려할 때 결정화 시간을 보다 단축할 수 있는 방안이 절실히 요구되고 있는 실정이며, 이에 본 발명은 결정화시에 열처리와 동시에 AC와 DC 전계를 혼합하여 인가함으로써, 결정화 속도를 종래 방법에 비해 보다 향상시키고, 또한 얻어진 다결정 실리콘의 결정화도를 높이는 등 다결정 실리콘 박막 형성에 있어서 보다 개선된 결정화 방법을 제공하는데 그 목적이 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
본 발명은, 비정질 실리콘 박막을 결정화 하여 다결정 실리콘 박막을 제조하는 방법에 있어서
상기 비정질 실리콘 박막의 결정화시 열처리와 동시에 전계를 인가하되, 상기 전계 인가시에 상기 비정질 실리콘 박막의 양단을 통해 DC 전계와 AC 전계를 동시에 인가하여 결정화 하는 것을 특징으로 한다.
특히, 상기 전계 인가시에 5 ~ 1,000 V/cm의 DC 전계와, 10 Hz ~ 50 MHz의 주파수를 갖는 -500 ~ 500 V/cm의 AC 전계를 동시에 인가하는 것을 특징으로 한다.
또한, 상기 전계 인가시에 직류 전원 공급장치와 교류 발생기를 직렬 연결하여 상기 비정질 실리콘 박막의 양단을 통해 전압을 걸어주는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명하면 다음과 같다.
본 발명은 전계 유도 방향성 결정화(FALC)법을 이용한 다결정 실리콘 박막의 제조방법에 관한 것으로서, 특히 다결정 실리콘 박막을 제조하기 위하여 비정질 실리콘 박막의 결정화시에 나노 두께의 금속층이 선택적으로 증착된 비정질 실리콘 박막의 표면 양단을 통해 DC 전계와 AC 전계를 동시에 인가하여 결정화 함으로써, 결정화 속도를 높이고, 양질의 다결정 실리콘 박막을 제조할 수 있는 AC와 DC의 혼합 전계에 의한 다결정 실리콘 박막의 제조방법에 관한 것이다.
이러한 본 발명의 제조방법을 첨부한 도 1을 참조하여 좀 더 상세히 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 비정질 실리콘 박막의 결정화 방법을 설명하기 위한 단면도로서, 본 발명에 따른 결정화 공정시에 열처리와 동시에 DC와 AC의 혼합 전계를 인가하기 위한 시스템의 구성 예를 잘 보여주고 있다.
도 1에 도시한 바와 같이, 전계를 인가하기 위하여 양쪽 끝에 전극을 형성한 후 직류 전원 공급장치(DC power supply)와 교류 발생기(function generator)를 직렬로 연결하여 DC와 AC 전압이 상기 전극을 통해 동시에 인가될 수 있도록 시스템을 구성하였다.
물론, 이러한 결정화 공정에 앞서 비정질 실리콘 박막을 증착하여야 하는데, 이를 먼저 설명하면 다음과 같다.
우선 유리기판의 위에 산화막(SiO2)을 형성하고, 이 산화막의 위에 비정질 실리콘 박막을 증착한다. 이후, 비정질 실리콘 박막의 위에 특정 형태의 금속 패턴을 선택적으로 형성하는데, 먼저 상기와 같이 증착한 비정질 실리콘 박막 위에 포토레지스트(photoresist, PR)를 이용하여 사진 식각 공정을 통해 원하는 여러 가지 PR 패턴을 형성한 다음, 니켈(Ni), 철(Fe), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 스칸듐(Sc), 티탄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 구리(Cu), 아연(Zn), 금(Au), 은(Ag), 또는 게르마늄(Ge) 등의 금속물질 혹은 이들의 합금으로 이루어진 금속물질을 증착한다. 그 다음으로, lift-off 공정을 통해 패턴영역을 제외한 나머지 부분에만 금속물질이 존재하도록 한 후, 이 금속박막 상에 전계를 인가할 전극을 형성하고, 이후 소정 온도의 열처리 조건에서 전계를 인가하여 비정질 실리콘 박막의 결정화(FALC)를 진행한다.
이 결정화 공정에서는, 도 1에 예시한 바와 같이, 질소 분위기의 관상로(tube furnace)에서 열처리와 동시에 AC 및 DC 혼합 전계를 인가한다. 이때 직류 전원 공급장치(DC power supply)와 교류 발생기(function generator)를 직렬로 연결하여 DC와 AC 전압이 상기 전극을 통해 동시에 인가되도록 하는데, 바람직하게는 직류 전원 공급장치에 의해 유도되는 5 ~ 1,000 V/cm 범위의 DC 전계와, 교류 발생기에 의해 유도되는 -500 ~ 500 V/cm 범위의 AC 전계를 동시에 인가하고, 이 혼합 전계에 의해 형성된 전기장에 의해 결정화가 진행되도록 한다. 여기서, 상기 AC 전계는 교류 발생기에 의해 10 Hz ~ 50 MHz의 주파수를 갖는 -500 ~ 500 V/cm 영역의 전압으로 인가된다. 상기한 방법으로 금속물질이 증착이 되지 않은 패턴 내부에는 다결정 실리콘 박막이 형성된다.
이와 같이 하여, 본 발명의 제조방법에서는 비정질 실리콘 박막의 결정화시에 나노 두께의 금속층이 선택적으로 증착된 비정질 실리콘 박막의 표면 양단을 통해 DC 전계와 AC 전계를 동시에 인가함으로써, 비정질 실리콘 박막의 결정화 속도를 높이고, 양질의 다결정 실리콘 박막을 제조할 수 있게 된다.
한편, 이러한 본 발명의 제조방법에서 AC 전계의 영향을 알아보고, 전술한 혼합 전계의 인가가 결정화 속도 및 결정화도에 기여하는지 여부를 알아보기 위하여, 복수개의 비정질 실리콘이 증착된 기판에 구리(Cu)를 증착한 후 AC와 DC 전압을 동시에 인가하여 결정화 실험을 실시하였다.
또한, 열처리 후 금속 증착이 되지 않은 패턴 내부의 다결정 실리콘 박막의 특성을 알아보기 위하여 라만 스펙트럼으로 결정화 분석을 하였다.
이하, 본 발명을 실시예에 의거하여 더욱 상세하게 설명하겠는바, 본 발명이 실시예에 의하여 한정되는 것은 아니다.
실시예
유리기판(Corning 1737) 위에 SiO2 막을 형성하고, 이 SiO2 막 위에 플라즈마 유도된 화학 증기 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 통해 소오스 가스로 Si2H6를 이용하여 280 ℃에서 비정질 실리콘 박막을 증착하였다.  이후, 특정 형태의 금속 패턴을 선택적으로 형성하기 위해 포토레지스트(photoresist, PR)를 이용하여 비정질 실리콘 상에 사진 식각 공정을 통해 원하는 여러 가지 PR 패턴을 형성한 후 금속을 증착하였다.  상기 금속은 스퍼터링(sputtering) 공정을 통해 상온에서 공정압력 5 × 10-3 Torr하에서 증착하였다. 상기 금속 증착 후 lift-off 공정을 통해 패턴영역을 제외한 나머지 부분에만 금속이 존재하도록 하였다. 열처리 공정은 석영관 내부가 N2 분위기로 유지된 관상로 안에서 진행되었으며, AC 5 V/cm와 DC 30 V/cm의 혼합 전계 하에서 500 oC에서 5시간 동안 열처리를 하였다.
비교예
한편, 상기와 같이 본 발명의 제조방법에 의거 제조된 다결정 실리콘의 결정화 양상을 비교하기 위한 방법으로, 본 출원인에 의해 발명된 한국특허 제232100호에 명시된 바와 같이 상기 실시예와 동일한 열처리 조건에서 35V/cm의 DC 전계만 인가하여 다결정 실리콘 박막을 제조하였다. 아울러, 다른 비교예로서, 전계의 효과에 대한 비교를 하기 위하여 전계를 인가하지 않고 금속 촉매만 사용하여 결정화 시킨 MILC 시편을 제조하였다.
시험예
먼저, 복수개의 비정질 실리콘이 증착된 기판에 구리(Cu)를 증착한 후 결정화를 진행하되, AC 전계의 영향을 좀 더 자세히 고찰하기 위하여, 인가해 주는 AC 전계의 주파수를 변화시켜 가면서 결정화를 하였고, 결정화 속도를 계산한 후 그 결과를 첨부한 도 2에 나타내었다. 실시예의 경우, AC 5 V/cm와 DC 30 V/cm의 혼합 전계를 인가하되, AC 전계의 주파수를 10Hz ~ 50 MHz 범위 내에서 달리하였다.
그 결과를 살펴보면, 도 2에서 알 수 있는 바와 같이, 결정화 속도는 10 Hz ~ 50 MHz 범위의 주파수에서 DC 전계와 AC 전계를 동시에 인가했을 경우가 DC 전계만 인가했을 경우보다 1.5배 이상 빠른 것으로 나타났다. 35 V/cm의 DC 전계에 비하여 낮은 30V/cm의 DC 전계와 5 V/cm의 AC 전계에 의해서도 높은 결정화 속도를 나타낸다는 결과는, 전계 자체의 세기에 의한 효과보다는 AC 전계에 의한 전체 전계의 교번(alternating or agitating) 효과가 지배적인 영향을 미친다는 것을 예상하게 한다.
다음으로, 상기한 점을 확인하기 위하여, 실시예의 경우, 10 KHz의 주파수를 갖는 AC 전계의 진폭을 5 V/cm 보다 낮은 3 V/cm 및 1 V/cm로 줄여 결정화 실험을 행하였고, 그 결과를 첨부한 도 3에 나타내었다.
그 결과를 살펴보면, 도 3에서 알 수 있는 바와 같이, AC 전계의 진폭이 5 V/cm에서 1 V/cm으로 낮아짐에 따라 결정화 속도는 6.4 ㎛/h에서 6.0 ㎛/h로 약간 낮아지지만, 35 V/cm의 DC 전계만을 인가한 경우인 4.4 ㎛/h에 비해서는 여전히 높은 값을 나타내었다. 이로써, DC 전계와 AC 전계를 혼합 인가한 경우의 결정화 속도 증가는 AC 전계의 교번 효과에 의한 것임을 확인할 수 있었다.
다음으로, DC 전계와 AC 전계를 동시에 인가함으로써 빠른 결정화 속도를 얻을 수 있었지만, 비정질 실리콘의 빠른 결정화로 인한 박막 내의 스트레스(stress) 발생을 예상할 수 있다. 따라서, 그 정도를 알아보기 위하여 라만 분광(Raman spectroscopy)분석을 실시하였다. 첨부한 도 4는 도 2의 각 시편에 대하여 측정한 라만 스펙트라(Raman spectra)를 나타낸 것이다.
그 결과를 살펴보면, 결정질 실리콘의 경우 521 cm-1 부근에서 강한 피크가 관찰되고, 그 위치는 입계(grain boundary)나 스트레스(stress)의 존재 유무에 따라 시프트(shift)하게 되는데, 도 4에서 알 수 있는 바와 같이, 모든 시편이 동일하게 519cm-1에서 강한 피크(peak)가 관찰되었다. 광학 현미경에서 확인하였을 때 DC 전계와 AC 전계를 혼합 인가한 본 발명의 공정에서도 모두 결정화가 일어 났으며, 결국 동일한 위치의 결정질 모드 피크로부터, DC 전계와 AC 전계를 혼합 인가하여 제조된 다결정 실리콘 박막 내에 존재하는 스트레스도 기존의 DC 전계만 인가하는 FALC 공정에 의해 형성된 다결정 실리콘 박막과 동등한 정도만의 스트레스가 존재함을 알 수 있었다. 따라서, AC와 DC의 혼합 전계에 의한 본 발명의 비정질 실리콘 측면 결정화 방법은 기존의 FALC 공정에 비해 스트레스의 증가 없이 결정화 속도를 빠르게 할 수 있는 공정임을 의미한다. 또한, 얻어진 다결정 실리콘의 결정화도 측면에 있어서도 DC 전계만을 인가한 것과 비교하였을 때 동등 이상의 값을 나타냈다.
다음으로, 본 발명에서 제시하고 있는 바와 같이 DC 전계와 AC 전계를 혼합 인가할 때에 AC 전계의 교번 효과에 의해 결정화 속도가 증가함은 기본적으로 Arrhenius equation의 frequency factor의 변화를 의미하지만, activation energy term의 변화의 유무를 확인하기 위하여 10 KHz의 주파수를 갖는 AC 전계 5V/cm와 30V/cm의 DC 전계를 동시에 인가하여 결정화 실험을 실시하였다. 이때, 각 시편에 대하여 425 ℃ ~ 500 ℃의 범위에서 25 ℃의 간격으로 결정화 온도를 정하였고, Arrhenius plot한 결과를 첨부한 도 5에 나타내었다. MILC의 경우 활성화 에너지(activation energy)가 1.79 eV인 반면 종래 FALC의 경우(DC 전계 35 V/cm만 인가) 1.66 eV로 0.13 eV 낮은 값이 얻어졌고, DC와 AC의 혼합 전계를 인가한 본 발명의 실시예 경우에는 1.42 eV로 종래 FALC의 경우에 비하여도 0.24 eV 낮은 값이 얻어졌다.
금속 촉매를 이용한 비정질 실리콘의 결정화 방법에 있어서 그 결정화 속도는 주 확산종의 유속(flux)에 의해 결정된다. MILC의 경우 주 확산종의 유속은 농도구배(chemical potential gradient)에 의해서만 결정되지만, 전계를 인가하는 경우의 유속은 농도구배 뿐만 아니라 전위구배(electric potential gradient)에 의해서도 영향을 받는다. 따라서, DC 전계만을 인가하는 경우보다 DC와 AC의 혼합 전계를 인가하여 결정화 공정을 수행하는 경우가 더 낮은 활성화 에너지를 갖는 다는 것은, 인가하는 전계 가운데 AC 전계 성분이 주 확산종의 유속, 즉 확산도(diffusivity)에 영향을 준다는 것을 의미한다. 즉, 구리(Cu)에 의한 비정질 실리콘의 결정화시에 DC와 AC의 혼합 전계를 인가하는 경우에는, AC 전계의 교번(agitation) 효과에 의해 주 확산종인 구리가 다결정 실리콘 박막에서 탈착이 쉽게 일어나고, DC 전계 성분에 의해 구리가 빠르게 이동하여 전체적인 결정화 속도가 MILC 및 DC 전계만 인가한 종래 FALC 공정보다 빠른 결정화 속도를 나타내는 것으로 판단된다.
이상에서 설명한 바와 같이, 본 발명에 따른 다결정 실리콘 박막의 제조방법에 의하면, 비정질 실리콘 박막의 결정화 공정에서 열처리와 동시에 DC와 AC의 혼합 전계를 인가하여 결정화 함으로써, 종래의 DC 전계만을 인가했을 때에 비하여 결정화 속도를 보다 향상시킬 수 있고, 결국 양산시의 공정시간을 크게 단축할 수 있는 효과가 있게 된다.
또한, 보다 양질의 다결정 실리콘 박막을 얻을 수 있어 높은 전계 이동도를 갖는 고성능 TFT 트렌지스터의 제작이 가능하게 되며, 이는 LCD 기판에서 구동회로 및 화소 스위칭 소자를 동일한 유리기판 상에 구현할 수 있게 한다. 이는 전체 TFT-LCD 원가 중 C/F와 더불어 가장 비싼 부분을 차지하고 있는 driver IC에 대한 원가를 크게 감소시킬 수 있어 그 산업적 파장이 매우 크다고 할 수 있다.
도 1은 본 발명에 따른 비정질 실리콘 박막의 결정화 방법을 설명하기 위한 시스템 단면도,
도 2는 AC 전계의 주파수 변화에 따른 결정화 속도의 변화를 비교하여 나타낸 도면,
도 3은 AC 전계의 진폭 변화에 따른 결정화 속도의 변화를 비교하여 나타낸 도면,
도 4는 다결정 실리콘의 라만 스펙트라(Raman spectra)를 비교하여 나타낸 도면,
도 5는 결정화 온도에 따른 결정화 속도의 변화로서 활성화 에너지의 변화를 비교하여 나타낸 도면.

Claims (3)

  1. 비정질 실리콘 박막을 결정화 하여 다결정 실리콘 박막을 제조하는 방법에 있어서
    상기 비정질 실리콘 박막의 결정화시 열처리와 동시에 전계를 인가하되, 상기 전계 인가시에 상기 비정질 실리콘 박막의 양단을 통해 DC 전계와 AC 전계를 동시에 인가하여 결정화 하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  2. 청구항 1에 있어서,
    상기 전계 인가시에 5 ~ 1,000 V/cm의 DC 전계와, 10 Hz ~ 50 MHz의 주파수를 갖는 -500 ~ 500 V/cm의 AC 전계를 동시에 인가하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전계 인가시에 직류 전원 공급장치와 교류 발생기를 직렬 연결하여 상기 비정질 실리콘 박막의 양단을 통해 전압을 걸어주는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
KR10-2003-0090633A 2003-12-12 2003-12-12 Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법 KR100508783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0090633A KR100508783B1 (ko) 2003-12-12 2003-12-12 Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0090633A KR100508783B1 (ko) 2003-12-12 2003-12-12 Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법

Publications (2)

Publication Number Publication Date
KR20050058677A KR20050058677A (ko) 2005-06-17
KR100508783B1 true KR100508783B1 (ko) 2005-08-22

Family

ID=37252004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0090633A KR100508783B1 (ko) 2003-12-12 2003-12-12 Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법

Country Status (1)

Country Link
KR (1) KR100508783B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620888B1 (ko) * 2004-01-29 2006-09-13 네오폴리((주)) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
KR101302620B1 (ko) * 2007-01-30 2013-09-03 엘지디스플레이 주식회사 박막트랜지스터 기판
KR101002667B1 (ko) 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
CN102881569A (zh) * 2011-07-11 2013-01-16 广东中显科技有限公司 一种多晶硅薄膜的制备方法

Also Published As

Publication number Publication date
KR20050058677A (ko) 2005-06-17

Similar Documents

Publication Publication Date Title
JP3562588B2 (ja) 半導体装置の製造方法
KR100653263B1 (ko) 실리콘막의 결정화 방법
JPH086053A (ja) 液晶表示装置
JPH1070077A (ja) パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
US6326226B1 (en) Method of crystallizing an amorphous film
CN100365778C (zh) 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管
KR100508783B1 (ko) Ａｃ와 ｄｃ의 혼합 전계에 의한 다결정 실리콘 박막의제조방법
KR20040081344A (ko) 박막 트랜지스터 및 그 제조 방법
US20020142525A1 (en) Method of manufacturing semiconductor device
KR20040039730A (ko) 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100524815B1 (ko) 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법
KR100510438B1 (ko) 비정질 실리콘의 결정화방법
JP2852853B2 (ja) 半導体装置の製造方法
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
KR100527629B1 (ko) Ｆａｌｃ 공정을 이용한 다결정 실리콘 ｔｆｔ-ｌｃｄ어레이 기판 제조 방법
KR20070070383A (ko) 다결정 실리콘층 및 그 제조 방법
JP4513540B2 (ja) バイオセンサアレイ及びその製造方法
US20110223748A1 (en) Method for phase transition of amorphous material
KR100493804B1 (ko) 결정성 규소막 형성 방법
JPH06124889A (ja) 薄膜状半導体装置の作製方法
KR20040051075A (ko) 다결정 실리콘의 형성 방법
KR20040064810A (ko) 폴리실리콘 박막의 제조방법
KR101087992B1 (ko) 피모스 다결정 실리콘 박막트랜지스터 제조방법
KR100867533B1 (ko) 박막트랜지스터 디스플레이 장치의 제조방법
KR100530041B1 (ko) 니켈 합금층을 이용한 다결정 실리콘 박막 형성방법 및이를 이용한 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee