KR100507662B1 - 표시 패널의 구동 장치 - Google Patents

표시 패널의 구동 장치 Download PDF

Info

Publication number
KR100507662B1
KR100507662B1 KR10-2003-0074739A KR20030074739A KR100507662B1 KR 100507662 B1 KR100507662 B1 KR 100507662B1 KR 20030074739 A KR20030074739 A KR 20030074739A KR 100507662 B1 KR100507662 B1 KR 100507662B1
Authority
KR
South Korea
Prior art keywords
voltage
pulse
reset
power supply
row electrode
Prior art date
Application number
KR10-2003-0074739A
Other languages
English (en)
Other versions
KR20040036666A (ko
Inventor
이데시게오
나카무라히데토
사카타카즈아키
사토요시치카
토쿠나가츠토무
타나카히데키
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003077872A external-priority patent/JP2004287003A/ja
Priority claimed from JP2003197005A external-priority patent/JP4434642B2/ja
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20040036666A publication Critical patent/KR20040036666A/ko
Application granted granted Critical
Publication of KR100507662B1 publication Critical patent/KR100507662B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

콘트라스트의 저하를 억제하면서 회로 규모를 소규모로 하는 것이 가능한 표시 패널의 구동 장치는, 제1 전압을 발생시키는 제1 전원을 구비하고, 상기 제1 전압에 기초하여 상기 용량성 발광 소자 각각을 ON 상태 및 OFF 상태의 어느 하나로 하는 주사 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 스캔 드라이버, 제2 전압을 발생시키는 제2 전원을 구비하고, 상기 제2 전압에 기초하여 상기 ON 상태로 설정된 상기 용량성 발광 소자를 발광시키게 하는 유지 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 서스테인 드라이버, 및 상기 제1 전원에 의해 발생된 상기 제1 전압과 상기 제2 전원에 의해 발생된 상기 제2 전압의 합에 기초하여 상기 용량성 발광 소자의 상태를 초기화시키는 리세트 펄스를 발생시키고, 상기 리세트 펄스를 상기 행전극으로 인가하는 리세트 드라이버를 포함한다. 이 회로 구성에 의하면, 리세트 펄스를 발생시키는 전용 전원의 필요성을 없앨 수 있다. 본 발명의 다른 양태에서는, 그 전연부에서의 레벨 시프트가 가파르고 또한 상기 전연부에 이어진 부분에서의 레벨 시프트가 완만한 파형을 갖는 리세트 펄스가, 서스테인 방전 펄스를 발생시키는 전원과 주사 펄스를 발생시키는 전원을 직렬로 접속함으로써 발생된 전압에 기초하여 생성된다. 이 회로 구성에 의하면, 리세트 펄스를 발생시키는 전용 전원의 필요성을 없앨 수 있어, 상기 리세트 펄스에 의해 야기된 리세트 방전에 의한 발광 휘도를 저하시킬 수 있다.

Description

표시 패널의 구동 장치{DRIVING APPARATUS OF DISPLAY PANEL}
본 발명은, 용량성 발광 소자가 매트릭스 형태로 배열되어 있는 표시 패널의 구동 장치에 관한 것이다.
현재, 상기와 같은 표시 패널로서 플라즈마 디스플레이 패널을 탑재한 표시 장치가 제품화되어 있다(예컨대, 일본국 특허 공개 공보 No.2000-155557호(특허 문헌 1)).
도1은, 이와 같은 표시 장치의 개략적인 구성을 도시하는 도면이다.
도1에 있어서, 플라즈마 디스플레이 패널로서의 PDP(1)에는, X 및 Y의 각 쌍이 1화면의 각 행(제1행∼제n행)에 대응한 행전극쌍을 이루는 행전극 Y1∼Yn 및 행전극 X1∼Xn이 형성되어 있다. 이들 행전극쌍에 직교하고, 또한 도시하지 않은 유전체층 및 방전 공간을 협지하도록, 1화면의 각 열(제1열∼제m열)에 대응한 열전극을 각각 이루는 열전극 D1∼Dm이 형성되어 있다. 이 경우, 각 행전극쌍과 각 열전극 사이의 교차부의 각 지점에, 용량성 발광 소자로서의 방전셀이 각각 형성되어 있다. 어드레스 드라이버(2)는, 영상 신호에 기초하는 각 화소마다의 화소 데이터를, 그 데이터의 논리 레벨에 대응하는 전압치를 갖는 화소 데이터 펄스로 변환하고, 이 화소 데이터 펄스를 각행마다, 상기 열전극 D1∼Dm으로 인가한다. X 행전극 드라이버(3)는, 각 방전셀의 잔류 벽전하량을 초기화하는 리세트 펄스, 및 후술하는 바와 같이 ON 모드로 설정된 방전셀의 방전 발광 상태를 유지시키는 유지 방전 펄스를 발생시키고, 이들 펄스를 상기 행전극 X1∼Xn으로 인가한다. Y 행전극 드라이버(4)는, 상기 X 행전극 드라이버(3)와 같이, 각 방전셀의 잔류 벽전하량을 초기화하는 리세트 펄스, 및 방전셀의 방전 발광 상태를 유지시키는 유지 방전 펄스를 발생시키고, 이들 펄스를 상기 행전극 Y1∼Yn으로 인가한다. Y 행전극 드라이버(4)는, 방전셀내의 하전 입자를 재형성시키는 프라이밍 펄스, 및 각 방전셀에 대해 화소 데이터 펄스에 대응한 전하량을 형성시켜 상기 ON 모드 또는 OFF 모드의 어느 하나로 각 방전셀을 설정하는 주사 펄스 SP를 발생시키고, 이들 펄스를 행전극 Y1∼Yn으로 인가한다.
도2는, X 행전극 드라이버(3) 및 Y 행전극 드라이버(4)의 내부 구성을 도시하는 도면이다. 단, 도2에 있어서, 전극 Xj는 전극 X1∼Xn 중 제j행의 전극을 나타내고, 전극 Yj는 전극 Y1∼Yn 중 제j행의 전극을 나타내고 있다.
X 행전극 드라이버(3)는 2개의 전원 B101 및 B102를 구비하고 있다. 전원 B101은 전압 Vs1(예컨대, 170V)을 출력하고, 전원 B102는 전압 Vr1(예컨대, 190V)을 출력한다. 전원 B101의 정단자는 스위칭 소자 S103을 통해 전극 Xj의 접속 라인(111)에 접속되고, 그의 부단자는 그라운드되어 있다. 접속 라인(111)과 그라운드 사이에는 스위칭 소자 S104가 개재되어 있다. 스위칭 소자 S101, 다이오드 D101 및 코일 L101로 이루어지는 직렬 회로와, 코일 L102, 다이오드 D102 및 스위칭 소자 S102로 이루어지는 직렬 회로가 커패시터 C101을 공통으로 그라운드측에 접속되어 있다. 다이오드 D101은 커패시터 C101측을 애노드로 하고 있고, 다이오드 D102는 커패시터 C101측을 캐소드로 하고 있다. 전원 B102의 정단자는 스위칭 소자 S108 및 저항 R101을 통해 접속 라인(111)에 접속되고, 그 부단자는 그라운드에 접속되어 있다. Y 행전극 드라이버(4)는 4개의 전원 B103∼B106을 구비하고 있다. 전원 B103은 전압 Vs1(예컨대, 170V)을 출력한다. 전원 B104는 전압 Vr1(예컨대, 190V)을 출력한다. 전원 B105는 전압 Voff(예컨대, 140V)를 출력하고, 전원 B106은 전압 Vh(예컨대, 160V, Vh>Voff)를 출력한다. 전원 B103의 정단자는 스위칭 소자 S113을 통해 스위칭 소자 S115로의 접속 라인(112)에 접속되고, 그 부단자는 그라운드되어 있다. 접속 라인(112)과 그라운드 사이에는 스위칭 소자 S114가 개재되어 있다. 스위칭 소자 S111, 다이오드 D103 및 코일 L104로 이루어지는 직렬 회로와, 코일 L104, 다이오드 D104 및 스위칭 소자 S112로 이루어지는 직렬 회로가 커패시터 C102를 공통으로 그라운드측에 접속되어 있다. 다이오드 D103은 커패시터 C102 측을 애노드로 하고 있고, 다이오드 D104는 커패시터 C102 측을 캐소드로 하고 있다. 접속 라인(112)은 스위칭 소자 S115를 통해 전원 B106의 정단자의 접속 라인(113)에 접속되어 있다. 전원 B104의 정단자는 그라운드에 접속되고, 그 부단자는 스위칭 소자 S116 및 저항 R102를 통해 접속 라인(113)에 접속되어 있다. 전원 B105의 정단자는 스위칭 소자 S117을 통해 접속 라인(113)에 접속되고, 그 부단자는 그라운드되어 있다. 접속 라인(113)은 스위칭 소자 S121을 통해 전극 Yj로의 접속 라인(114)에 접속되어 있다. 전원 B106의 부단자는 스위칭 소자 S122를 통해 접속 라인(114)에 접속되어 있다. 접속 라인(113 및 114) 사이에는 다이오드 D105가 접속되고, 또한 스위칭 소자 S123과 다이오드 D106의 직렬 회로가 다이오드 D105에 접속되어 있다. 다이오드 D105는 접속 라인(114) 측을 애노드로 하고, 다이오드 D106은 접속 라인(114) 측을 캐소드로 하고 있다.
여기서, 상기 스위칭 소자 S101∼S104, S111∼S117 및 S121∼S123의 ON/OFF 절환은, 도시되지 않은 제어 회로에 의해 제어된다.
단, Y 행전극 드라이버(4) 내에서는, 전원 B103, 스위칭 소자 S111∼S115, 코일 L103 및 L104, 다이오드 D103 및 D104 및 커패시터 C102가 서스테인(sustain) 드라이버부를 구성하고 있다. 전원 B104, 저항 R102 및 스위칭 소자 S116이 리세트 드라이버부를 구성하고 있다. 나머지의 전원 B105 및 B106, 스위칭 소자 S113, S117, S121, S122 및 다이오드 D105 및 D106이 스캔 드라이버부를 구성하고 있다.
다음, 이와 같은 구성에 의한 동작에 대해 도3의 타이밍 차트를 참조하면서 설명한다.
도3에 도시된 바와 같이, PDP(1)의 구동은, 리세트 기간, 어드레스 기간 및 서스테인 기간으로 구분되어 행해진다.
우선, 리세트 기간에서는, Y 행전극 드라이버(4)의 스위칭 소자 S123이 ON 된다. 스위칭 소자 S123은 리세트 기간 및 서스테인 기간에 있어서 ON 그대로이다. 동시에, X 행전극 드라이버(3)의 스위칭 소자 S108이 ON으로 되고, Y 행전극 드라이버(4)의 스위칭 소자 S116이 ON으로 된다. 다른 스위칭 소자는 OFF 그대로이다. 스위칭 소자 S108의 ON에 의해, 전원 B102의 정단자로부터 스위칭 소자 S108 및 저항 R101을 통해 전극 Xj로 전류가 유입된다. 스위칭 소자 S116의 ON에 의해, 전극 Yj로부터 다이오드 D106, 저항 R102, 및 스위칭 소자 S116을 통해 전원 B104의 부단자로 전류가 유입된다. 이 경우, PDP(1)의 부하 용량 Co와 저항 R101의 시정수에 의해 전극 Xj상의 전위가 서서히 상승하여, 도3에 도시된 바와 같은 리세트 펄스 RPx가 생성된다. 한편, 전극 Yj의 전위는 부하 용량 CO와 저항 R102의 시정수에 의해 서서히 저하되어, 도3에 도시된 바와 같은 리세트 펄스 RPy를 발생시킨다. 리세트 펄스 RPx는 전체 전극 X1∼Xn으로 동시에 인가되고, 리세트 펄스 RP y는 전체 전극 Y1∼Yn으로 동시에 인가된다. 이들 리세트 펄스 RPx 및 RPy의 동시 인가에 의해, PDP(1)의 전체 방전셀내에 있어서 리세트 방전이 야기된다. 이 방전의 종료 후, 전체 방전셀의 유전체층에는 소정량의 벽전하가 균일하게 형성된다. 이러한 리세트 방전은 전체 방전셀을 ON 모드로 초기화한다. 스위칭 소자 S108 및 S116은, 리세트 펄스 RPx 및 RPy의 레벨이 포화된 후, 리세트 기간 종료 이전에 OFF로 된다. 이 시점에서, 스위칭 소자 S104, S114 및 S115가 ON으로 되고, 전극 Xj 및 Yj는 모두 그라운드된다. 이에 의해, 리세트 펄스 RPx 및 RPy는 소멸한다.
다음, 어드레스 기간에서는, 스위칭 소자 S114 및 S115가 OFF로 되고, 스위칭 소자 S123이 OFF로 되고, 스위칭 소자 S117이 ON으로 되고, 동시에 스위칭 소자 S122가 ON으로 된다. 스위칭 소자 S117의 ON에 의해, 전원 B105와 전원 B106이 직렬로 접속되고, 전원 B106의 부단자에는 전압 Vh와 Voff 사이의 차를 나타내는 부전위가 생기고, 그것이 전극 Yj에 인가된다. 이 어드레스 기간에 있어서, 어드레스 드라이버(2)는 영상 신호에 기초하는 각 화소마다의 화소 데이터를, 상기 화상 데이터의 논리 레벨에 대응한 전압치를 갖는 화소 데이터 펄스 DP1∼DPn으로 변환하고, 이들 데이터 펄스를 상기 열전극 D1∼Dm으로 순차적으로 인가한다. 도3에 도시된 바와 같이, 전극 Yj 및 Yj+1에는 화소 데이터 펄스 DPj 및 DPj+1이 인가된다. 이 때, Y 행전극 드라이버(4)는, 정전압의 프라이밍 펄스 PP를 행전극 Y1∼Yn으로 순차적으로 인가하면서, 또한 각 프라이밍 펄스 PP의 인가 직후에 상기 화소 데이터 펄스군 DP1∼DPn 각각의 타이밍과 동기하여 부전압의 주사 펄스 SP를 행전극 Y1∼Yn 으로 순차적으로 인가한다. 전극 Yj에 대해 설명한다. 프라이밍 펄스 PP를 생성할 때에는, 스위칭 소자 S121이 ON으로 되고, 스위칭 소자 S122가 OFF로 된다. 스위칭 소자 S117은 ON 그대로이다. 이에 의해, 전원 B105의 정단자의 전위 Voff가 스위칭 소자 S117 및 스위칭 소자 S121을 통해 전극 Yj에 프라이밍 펄스 PP로서 인가된다. 프라이밍 펄스 PP의 인가 후, 어드레스 드라이버(2)로부터의 화소 데이터 펄스 DPj의 인가와 동기하여 스위칭 소자 S121이 OFF로 되고, 스위칭 소자 S122가 ON으로 된다. 이에 의해, 전원 B106의 부단자의 전압 Vh와 Voff 사이의 차를 나타내는 부전위가 전극 Yj 에 주사 펄스 SP로서 인가된다. 어드레스 드라이버(2)로부터의 화소 데이터 펄스 DPj의 인가의 정지와 동기하여, 스위칭 소자 S121이 ON으로 되고, 스위칭 소자 S122가 OFF로 된다. 전원 B105의 정단자의 전위 Voff가 스위칭 소자 S117 및 스위칭 소자 S121을 통해 전극 Yj에 인가된다. 그후, 전극 Yj+1에 대해서도, 도3에 도시된 바와 같이, 전극 Yj와 동일하게 프라이밍 펄스 PP가 인가되고, 어드레스 드라이버(2)로부터의 화소 데이터 펄스 DPj+1의 인가와 동기하여 주사 펄스 SP가 인가된다. 주사 펄스 SP가 인가된 행전극에 속하는 방전셀 중에서는, 정전압의 화소 데이터 펄스가 또 동시에 인가된 방전셀에서 방전이 생겨, 그 벽전하의 대부분을 잃게 된다. 한편, 주사 펄스 SP가 인가되었지만 정전압의 화소 데이터 펄스가 인가되지 않은 방전셀에서는 방전이 생기지 않기 때문에, 상기 벽전하가 잔류한 채로 있다. 이 경우, 벽전하가 잔류한 방전셀은 ON 모드로 설정되고, 벽전하가 소멸된 방전셀은 OFF 모드로 설정된다. 어드레스 기간이 서스테인 기간으로 시프트될 때는, 스위칭 소자 S117 및 S121은 OFF로 되고, 대신에 스위칭 소자 S114 및 S115가 ON으로 된다. 스위칭 소자 S104의 ON 상태는 계속된다.
서스테인 기간에서는, X 행전극 드라이버(3)의 스위칭 소자 S104가 ON 상태로 됨으로써, 전극 Xj의 전위는 거의 OV의 그라운드 전위에 도달한다. 다음, 스위칭 소자 S104가 OFF로 되고, 스위칭 소자 S101이 ON으로 되면, 커패시터 C1에 축적되어 있는 전하에 의해 코일 L101, 다이오드 D101 및 스위칭 소자 S101을 통해 전류가 전극 Xj에 유입되어 PDP(1)의 부하 용량 CO을 충전시킨다. 이 프로세스에 있어서, 코일 L101 및 부하 용량 CO의 시정수에 의해 전극 Xj의 전위는 도3에 도시된 바와 같이 서서히 상승한다. 다음, 스위칭 소자 S101이 OFF로 되고, 스위칭 소자 S103이 ON으로 된다. 이에 의해, 전극 Xj에는 전원 B101의 정단자의 전위 VS1이 인가된다. 그 후, 스위칭 소자 S103이 OFF로 되고, 스위칭 소자 S102가 ON으로 되고, 부하 용량 CO에 축적된 전하에 의해 전극 Xj로부터 코일 L102, 다이오드 D102, 및 스위칭 소자 S102를 통해 커패시터 C101에 전류가 유입된다. 이 경우, 코일 L102 및 커패시터 C101의 시정수에 의해 전극 Xj의 전위는 도3에 도시된 바와 같이 서서히 저하된다. 전극 Xj의 전위가 거의 0V에 도달하면, 스위칭 소자 S102가 OFF로 되고, 스위칭 소자 S104가 ON으로 된다. 이와 같은 동작에 의해, X 행전극 드라이버(3)는 도3에 도시된 바와 같은 정전압의 유지 방전 펄스 IPx를 전극 Xj로 인가한다. 유지 방전 펄스 IPx가 소멸하는 스위칭 소자 S104의 ON과 동시에, Y 행전극 드라이버(4)의 스위칭 소자 S111이 ON으로 되고, 스위칭 소자 S114가 OFF로 된다. 스위칭 소자 S114가 ON일 때는, 전극 Yj의 전위는 거의 OV의 그라운드 전위로 되어 있다. 그러나, 스위칭 소자 S114가 OFF로 되고, 스위칭 소자 S111이 ON으로 되면, 커패시터 C102에 축적되어 있는 전하에 의해 코일 L103, 다이오드 D103, 스위칭 소자 S111, S115 및 S113, 및 다이오드 D106을 통해 전류가 전극 Yj에 유입되어, PDP(1)의 부하 용량 CO을 충전시킨다. 이 경우, 코일 L103 및 부하 용량 CO의 시정수에 의해 전극 Yj의 전위는 도3에 도시된 바와 같이 서서히 상승한다. 다음, 스위칭 소자 S111이 OFF로 되고, 스위칭 소자 S113이 ON으로 된다. 이에 의해, 전극 Yj에는 전원 B103의 정단자의 전위 VS1이 인가된다. 그 후, 스위칭 소자 S113이 OFF로 되고, 스위칭 소자 S112가 ON으로 되고, 부하 용량 CO에 축적된 전하에 의해 전극 Yj로부터 다이오드 D105, 스위칭 소자 S115, 코일 L104, 다이오드 D104 및 스위칭 소자 S112를 통해 커패시터 C102에 전류가 유입된다. 이 경우, 코일 L104 및 커패시터 C102의 시정수에 의해 전극 Yj의 전위는 도3에 도시된 바와 같이 서서히 저하된다. 전극 Yj의 전위가 거의 OV에 도달하면, 스위칭 소자 S112가 OFF로 되고, 스위칭 소자 S114가 ON으로 된다. 이와 같은 동작에 의해. Y 행전극 드라이버(4)는 도3에 도시된 바와 같은 정전압의 유지 방전 펄스 IPy를 전극 Yj로 인가한다.
이와 같이, 서스테인 기간에 있어서는, 유지 방전 펄스 IPx와 유지 방전 펄스 IPy가 전극 X1∼Xn과 전극 Y1∼Yn으로 교대로 인가된다. 따라서, 상기 벽전하가 잔류한 채로 되어 있는 방전셀, 즉 ON 모드로 설정되어 있는 방전셀만이 방전 발광을 반복하여, 그 발광 상태를 유지하는 것이다.
단, 리세트 기간에 있어서 전체 방전셀내의 벽전하량을 일제히 초기화하도록 야기시키는 리세트 방전은 비교적 강한 방전으로 할 필요가 있다. 따라서, 리세트 펄스 RPy의 펄스 전압(-Vr1)은 유지 방전 펄스 IPy의 펄스 전압보다 높은 전압 레벨로 설정되어 있다. 그 때문에, 유지 방전 펄스 IPy를 발생시키는 상기 전원 B103의 전압 Vs1보다 고전압을 발생시키는 전원 B104(전압 Vr1)가 제공되어 있어, 회로 규모가 커지게 된다. 또한, 상기 전원 B103 및 B104의 전압치가 서로 상이하고, 또한 이들 전원 B103 및 B104 사이에 개재되어 있는 스위칭 소자 S113, S115 및 S116이 반도체 스위치이기 때문에, 전원 B103 및 B104 사이에 역전류가 흐를 가능성이 있다. 또한, 리세트 방전에 의한 발광이 표시 화상에서 전혀 관여하지 않기 때문에, 콘트라스트의 저하가 발생된다.
본 발명은, 이와 같은 문제를 해결하기 위한 것으로, 회로 규모를 작게 하는 것이 가능한 표시 패널의 구동 장치를 제공하는 것에 목적이 있다.
본 발명의 다른 목적은 콘트라스트의 저하를 억제하면서 회로 규모를 작게 하는 것이 가능한 표시 패널의 구동 장치를 제공하는 것이다.
본 발명의 제1 양태에 의하면, 복수의 행전극과, 상기 행전극과 교차하여 배열된 복수의 열전극과, 상기 행전극 및 상기 열전극의 각 교차부에 배치된 용량성 발광 소자를 갖는 표시 패널의 구동 장치로서, 제1 전압을 발생시키는 제1 전원을 구비하고, 상기 제1 전압에 기초하여 상기 용량성 발광 소자 각각을 ON 상태 및 OFF 상태의 어느 하나로 하는 주사 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 스캔 드라이버, 제2 전압을 발생시키는 제2 전원을 구비하고, 상기 제2 전압에 기초하여 상기 ON 상태로 설정된 상기 용량성 발광 소자를 발광시키게 하는 유지 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 서스테인 드라이버, 및 상기 제1 전원에 의해 발생된 상기 제1 전압과 상기 제2 전원에 의해 발생된 상기 제2 전압의 합에 기초하여 상기 용량성 발광 소자의 상태를 초기화시키는 리세트 펄스를 발생시키고, 상기 리세트 펄스를 상기 행전극으로 인가하는 리세트 드라이버를 포함하는 표시 패널의 구동 장치가 제공된다.
본 발명의 다른 양태에 의하면, 복수의 행전극과, 상기 행전극과 교차하여 배열된 복수의 열전극과, 상기 행전극 및 상기 열전극의 각 교차부에 배치된 용량성 발광 소자를 갖는 표시 패널의 구동 장치로서, 제1 전압을 발생시키는 제1 전원을 구비하고, 상기 제1 전압에 기초하여 상기 용량성 발광 소자 각각을 ON 상태 및 OFF 상태의 어느 하나로 하는 주사 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 스캔 드라이버, 제2 전압을 발생시키는 제2 전원을 구비하고, 상기 제2 전압에 기초하여 상기 ON 상태로 설정된 상기 용량성 발광 소자를 발광시키게 하는 유지 방전 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 서스테인 드라이버, 및 상기 제1 전원에 의해 발생된 상기 제1 전압과 상기 제2 전원에 의해 발생된 상기 제2 전압의 합에 기초하여 상기 용량성 발광 소자의 상태를 초기화시키는 리세트 펄스를 발생시키고, 상기 리세트 펄스를 상기 행전극으로 인가하는 리세트 드라이버를 포함하고, 상기 리세트 드라이버는, 그 전연부에서의 레벨 시프트가 가파르고 또한 상기 전연부에 이어진 부분에서의 레벨 시프트가 완만한 파형을 갖는 펄스 신호를 발생시키는 표시 패널의 구동 장치가 제공된다.
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
도4는, 표시 패널로서 PDP를 탑재한 플라즈마 디스플레이 장치의 개략 구성을 도시하는 도면이다.
도4에 있어서, 플라즈마 디스플레이 패널로서의 PDP(1O)는, 1화면의 각 표시 라인(제1 표시 라인∼제n 표시 라인)에 각각 대응하는 행전극쌍을 이루는 행전극 Y1∼Yn 및 X1∼Xn을 구비하고 있다. 또한, PDP(1O)에는, 상기 행전극쌍에 직교하고, 또한 도시하지 않은 유전체층 및 방전 공간을 사이에 두고 1화면의 각 열(제1열∼제m열)에 대응한 열전극 D1∼Dm이 형성되어 있다. 단, 하나의 행전극쌍 (X,Y)와 하나의 열전극 D 사이의 교차부에, 용량성 발광 소자로서의 방전셀이 형성된다.
구동 제어 회로(50)는, 입력된 영상 신호를 각 화소마다의 화소 데이터로 변환하고, 이 화소 데이터를 각 비트 자리수마다 분할하여 화소 데이터 비트를 얻는다. 구동 제어 회로(50)는, 동일 비트 자리수끼리에서 각 표시 라인분(m개)씩 화소 데이터 비트를 어드레스 드라이버(20)에 공급한다. 또한, 구동 제어 회로(50)는, 도5에 도시된 바와 같은 서브필드법에 기초하는 발광 구동 포맷에 따라 PDP(1O)를 구동하도록, 각종 스위칭 신호 SW(후술함)를 X 행전극 드라이버(30) 및 Y 행전극 드라이버(40)의 각각에 공급한다. 단, 서브필드법에서는, 영상 신호에서의 각 필드를 도5에 도시된 바와 같은 N개의 서브필드 SF1∼SF(N)로 분할하고, 각 서브필드마다 각 화소에 대한 발광 구동을 행하여, 중간 휘도를 표현한다.
도6은, X 행전극 드라이버(30) 및 Y 행전극 드라이버(40) 각각의 내부 구성을 도시하는 도면이다.
도6에 도시된 바와 같이, X 행전극 드라이버(30)의 커패시터 C1은, 일단이 PDP(1O)의 접지 전위로서의 PDP 접지 전위에 접지되어 있다. 스위칭 소자 S1은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW1이 공급되는 중에는 OFF 상태로 있다. 한편, 상기 스위칭 신호 SW1의 논리 레벨이 1인 경우에는, 스위칭 소자 S1은 ON으로 되고, 상기 커패시터 C1의 타단에 생긴 전위를 코일 L1 및 다이오드 D1을 통해 PDP(1O)의 행전극 X에 인가한다. 스위칭 소자 S2는, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW2가 공급되는 중에는 OFF 상태로 있다. 한편, 상기 스위칭 신호 SW2의 논리 레벨이 1인 경우에는, 스위칭 소자 S2는 ON 상태로 되고, 행전극 X의 전위를 코일 L2 및 다이오드 D2를 통해 상기 커패시터 C1의 타단으로 인가한다. 이 경우, 커패시터 C1은, 이 행전극 X의 전위에 의해 충전된다. 스위칭 소자 S3은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW3이 공급되는 중에는 OFF 상태이다. 한편, 상기 스위칭 신호 SW3의 논리 레벨이 1인 경우에는, 스위칭 소자 S3은 ON 상태로 되고, 전원 B1에 의해 발생된 전압 Vs를 행전극 X로 인가한다. 단, 전압 Vs는, 후술하는 유지 방전 펄스 IP x의 펄스 전압이다. 즉, 전원 B1은, 유지 방전 펄스 IPx의 펄스 전압치로서 전압 Vs를 발생시키는 전원인 것이다. 스위칭 소자 S4는, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW4가 공급되어 있는 중에는 OFF 상태이다. 한편, 상기 스위칭 신호 SW4의 논리 레벨이 1인 경우에는, 스위칭 소자 S4가 ON 상태로 되고, 행전극 X의 전위를 PDP 접지 전위로 한다.
Y 행전극 드라이버(40)는, 도6에 도시된 바와 같은 서스테인 드라이버부 SUD, 리세트 드라이버부 RSD 및 스캔 드라이버부 SCD로 이루어진다.
서스테인 드라이버부 SUD에서의 커패시터 C2는, 일단이 PDP(10)의 접지 전위로서의 PDP 접지 전위에 접지되어 있다. 스위칭 소자 S11은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW11이 공급되어 있는 동안은 OFF 상태로 있다. 한편, 스위칭 신호 SW11의 논리 레벨이 1인 경우에는, 스위칭 소자 S11이 ON 상태로 되고, 상기 커패시터 C2의 타단에 생긴 전위를 코일 L3 및 다이오드 D3을 통해 접속 라인(12)으로 인가한다. 스위칭 소자 S12는, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW12가 공급되는 중에는 OFF 상태이다. 한편, 스위칭 신호 SW12의 논리 레벨이 1인 경우에는, 스위칭 소자 S12가 ON 상태로 되고, 접속 라인(12)의 전위를 코일 L4 및 다이오드 D4를 통해 상기 커패시터 C2의 타단으로 인가한다. 이 경우, 커패시터 C2는, 이 접속 라인(12)의 전위에 의해 충전된다. 스위칭 소자 S13은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW13이 공급되는 중에는 OFF 상태이다. 한편, 스위칭 신호 SW13의 논리 레벨이 1인 경우에는, 스위칭 소자 S13이 ON 상태로 되고, 전원 B3에 의해 발생된 전압 Vs를 접속 라인(12)으로 인가한다. 단, 전압 Vs는, 후술하는 유지 방전 펄스 IPy의 펄스 전압이다. 즉, 전원 B1은, 유지 방전 펄스 IPy의 펄스 전압치로서 전압 Vs를 발생시키는 전원인 것이다. 스위칭 소자 S14는, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW14가 공급되는 중에는 OFF 상태이다. 한편, 스위칭 신호 SW14의 논리 레벨이 1인 경우에는, 스위칭 소자 S14가 ON 상태로 되고, 접속 라인(12)의 전위를 PDP 접지 전위로 한다. 스위칭 소자 S15는, 구동 제어 회로(50)로부터 공급된 스위칭 신호 SW15가 논리 레벨 1인 기간중에는 ON 상태로 되고, 상기 접속 라인(12)과 후술하는 접속 라인(113)을 접속한다.
리세트 드라이버부 RSD에서의 스위칭 소자 S17은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW17이 공급되어 있는 중에는 OFF 상태로 있다. 한편, 스위칭 신호 SW17의 논리 레벨이 1인 경우에는, 스위칭 소자 S17은 ON 상태로 되고, 상기 전원 B3의 정단자와 접속 라인(13)을 저항 R1을 통해 접속한다. 즉, 스위칭 소자 S17은, 스위칭 신호 SW17에 따라, 상기 전원 B3에 의해 발생된 전압 Vs를 저항 R1을 통해 접속 라인(13)으로 인가하는 것이다. 스위칭 소자 S18은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW18이 공급되어 있는 중에는 OFF 상태로 있다. 한편, 스위칭 신호 SW18의 논리 레벨이 1인 경우에는, 스위칭 소자 S18은 ON 상태로 되고, 접속 라인(13)을 저항 R2 및 다이오드 D7을 통해 접지한다.
스캔 드라이버부 SCD에서의 스위칭 소자 S19 및 S20은, 상기 구동 제어 회로(50)로부터 논리 레벨 0의 스위칭 신호 SW19 및 SW20가 공급되는 중에는 OFF 상태로 있다. 한편, 스위칭 신호 SW19 및 SW20의 논리 레벨이 모두 1인 경우에는, 스위칭 소자 S19 및 S20 모두 ON 상태로 되고, 전원 B3이 발생된 부의 전압(-Voff)을 저항 R3을 통해 접속 라인(13)으로 인가한다. 단, 전압(-Voff)은, 후술하는 주사 펄스 SP의 펄스 전압치를 담당하는 전압이다. 즉, 전원 B5는, 주사 펄스 SP의 펄스 전압치로서의 전압(-Voff)를 발생시키는 전원인 것이다. 스위칭 소자 S21은, 구동 제어 회로(50)로부터 공급된 스위칭 신호 SW21이 논리 레벨 1인 기간중에만 ON 상태로 되고, 전원 B6의 정단자와 행전극 Y를 접속한다. 즉, 스위칭 소자 S21은, 스위칭 신호 SW21에 따라, 전원 B6의 정단자의 전위를 행전극 Y로 인가하는 것이다. 스위칭 소자 S22는, 구동 제어 회로(50)로부터 공급된 스위칭 신호 SW22가 논리 레벨 1인 기간중에는 ON 상태로 있고, 전원 B6의 부단자와 행전극 Y를 접속한다. 즉, 스위칭 소자 S22는, 스위칭 신호 SW22에 따라, 전원 B6의 부단자에 접속되어 있는 접속 라인(13)의 전위를 행전극 Y로 인가하는 것이다. 전원 B6은, 후술하는 어드레스 기간내에 있어서 전체 행전극 Y1∼Yn상의 전압을 정극성의 전압으로 고정하는 전압 Vh를 발생시키는 전원이다. 이 경우, 전압 Vh는, 주사 펄스 SP에서의 펄스 전압의 일부를 형성한다. 즉, 전원 B6은, 주사 펄스 SP의 펄스 전압의 일부를 형성하는 전압 Vh를 발생시키는 전원인 것이다.
다음, 이와 같은 구성에 의한 동작에 대해 도7의 타이밍챠트를 참조하면서 설명한다. 단, 도7은, 도5에 도시된 선두의 서브필드 SF1내에서의 동작을 발췌하여 도시하는 도면이다. 도7에 도시된 바와 같이, 서브필드 SF1은, 리세트 기간, 어드레스 기간 및 서스테인 기간으로 이루어진다.
우선, 리세트 기간에서는, 구동 제어 회로(50)가, 리세트 드라이버부 RSD의 스위칭 소자 S17 및 S21을 OFF 상태로부터 ON 상태로 절환한다. 이에 의해, 전원 B3, 스위칭 소자 S17, 저항 R1, 전원 B6, 스위칭 소자 S21 및 행전극 Y를 포함하는 전류로(電流路)(도6에 CR1으로 나타냄)를 통해 방전셀내에 전류가 유입된다. 이 경우, 행전극 Y상의 전압은 PDP(1O)의 부하 용량 CO와 저항 R1의 시정수에 의해 도7에 도시된 바와 같이 서서히 상승한다. 행전극 Y상의 전압이, 전원 B3과 전원 B6의 직렬 접속에 의해 생기는 전압 (Vs+Vh)에 도달하면, 구동 제어 회로(50)는, 스위칭 소자 S17 및 S21을 OFF 상태로 절환하는 동시에, 스위칭 소자 S18 및 S22를 ON 상태로 절환한다. 이에 의해, 스위칭 소자 S22 및 S18, 저항 R2 및 다이오드 D7을 포함하는 전류로(도6에 CR2로 나타냄)가 형성되고, 행전극 Y상의 전위는 도7에 도시된 바와 같이 서서히 하강한다. 이상과 같은 동작에 의해, 도7에 도시된 바와 같은 펄스 전압 (Vs+Vh)를 갖고, 상승 및 하강 시프트가 완만한 리세트 펄스 RPy가 생성되고, PDP(1O)의 전체 행전극 Y1∼Yn에 동시에 인가된다. 이 경우, 리세트 펄스 RPy 의 상승시에 있어서, PDP(1O)의 전체 방전셀내에서 제1 리세트 방전(기입 방전)이 야기된다. 이 방전 종료 후, 전체 방전셀의 유전체층에는 소정량의 벽전하가 균일하게 형성된다. 리세트 펄스 RPy의 하강시에 있어서, 전체 방전셀내에서 제2 리세트 방전(소거 방전)이 야기되어, 전체 방전셀내로부터 상기 벽전하가 소멸된다. 즉, 리세트 펄스 RPy의 인가에 응답하여 야기되는 제1 리세트 방전 및 제2 리세트 방전에 의해 전체 방전셀내의 벽전하 형성 상태가 초기화되는 것이다.
다음, 어드레스 기간에서는, 구동 제어 회로(50)가, 스캔 드라이버부 SCD의 스위칭 소자 S19∼S21을 ON 상태로부터 OFF 상태로 절환한다. 이에 의해, 행전극 Y상의 전압은, 도7에 도시된 바와 같이 전원 B3에 의해 발생된 정극성의 전압 Vh로 유지된다. 구동 제어 회로(50)는, 제1∼제n 표시 라인 각각에 대응한 스위칭 소자 S21을 순차적으로, 소정기간만큼 OFF 상태로 절환하는 동시에, 제1∼제n 표시 라인 각각에 대응한 스위칭 소자 S22를 순차적으로, 소정기간만큼 ON 상태로 절환한다. 그러면, 스위칭 소자 S21이 OFF 상태, 스위칭 소자 S22가 ON 상태인 기간 동안, 행전극 Y1∼Yn 각각의 전위가 순차적으로, 정극성의 전압 Vh로부터 부의 전압 -Voff로 시프트되어, 주사 펄스 SP가 생성된다. 이때, 어드레스 드라이버(2)는 영상 신호에 기초하는 각 화소마다의 화소 데이터에 대응한 화소 데이터 펄스 DP를 1표시 라인분(m개)씩 열전극 D1∼Dm으로 인가한다. 이에 의해, 상기 주사 펄스 SP와 동시에, 고전압의 화소 데이터 펄스 DP가 인가된 방전셀내에 있어서 선택적으로 기입 방전이 생기고, 이 방전 종료 후에 벽전하가 형성된다. 한편, 주사 펄스 SP가 인가되었지만 고전압의 화소 데이터 펄스가 인가되지 않은 방전셀내에서는 기입 방전은 야기되지 않기 때문에, 벽전하의 형성은 이루어지지 않는다. 이와 같은 어드레스 기간에 있어서, 벽전하가 형성된 방전셀은 ON 상태 셀로 설정되고, 벽전하가 소멸된 방전셀은 OFF 상태 셀로 설정된다.
서스테인 기간에서는, 구동 제어 회로(50)는, 우선, 서스테인 드라이버부 SUD의 스위칭 소자 S14를 OFF 상태로부터 ON 상태로 절환하고, 소정 기간 경과 후에, 서스테인 드라이버부 SUD의 스위칭 소자 S15를 OFF 상태로부터 ON 상태로 절환한다. 구동 제어 회로(50)는, 서스테인 드라이버부 SUD의 스위칭 소자 S11∼S14 각각에 대해서는 도7에 도시된 바와 같은 스위칭 설정 SSY를 반복적으로 실행한다. 또한, 구동 제어 회로(50)는, X 행전극 드라이버(30)의 스위칭 소자 S1∼S4 각각에 대해서는 도7에 도시된 바와 같은 스위칭 설정 SSX를 반복적으로 실행한다.
즉, 스위칭 설정 SSX에서는, 우선, 스위칭 소자 S1∼S4 중 S1만을 ON 상태로 하여, 커패시터 C1에 축적되어 있던 전하에 의한 전류가 코일 L1, 다이오드 D1 및 행전극 X를 통해 방전셀로 유입되는 것이다. 이에 의해, 행전극 Y상의 전압은 도7에 도시된 바와 같이 서서히 상승한다. 다음, 상기 스위칭 소자 S1과 함께 스위칭 소자 S3이 ON 상태로 되고, 전원 B1에 의한 전압 Vs가 그대로 행전극 X에 인가된다. 행전극 X상의 전압은 전압 Vs로 고정된다. 다음, 스위칭 소자 S1∼S4 중 S2만이 ON 상태로 되고, 행전극 X 및 Y 사이의 부하 용량 Co에 축적되어 있던 전하에 의한 전류가 행전극 X, 코일 L2 및 다이오드 D2를 통해 커패시터 C1에 유입된다. 이에 의해, 행전극 X상의 전압은 도7에 도시된 바와 같이 서서히 하강한다. 이상과 같은 스위칭 설정 SSX가 단속적으로 실행되는 것에 의해, 도7에 도시된 바와 같은 전압 Vs를 펄스 전압으로 하는 유지 방전 펄스 IPx가 생성되고, 반복적으로 행전극 X에 인가된다.
한편, 스위칭 설정 SSY에서는, 우선, 스위칭 소자 S11∼S14 및 S17∼S22 중 S11만이 ON 상태로 되고, 커패시터 C2에 축적되어 있던 전하에 의한 전류가 코일 L3, 다이오드 D3, 스위칭 소자 S15, 스위칭 소자 S22 및 행전극 Y를 통해 방전셀로 유입된다. 이에 의해, 행전극 Y의 전압은 도7에 도시된 바와 같이 서서히 상승한다. 다음, 상기 스위칭 소자 S11과 함께 스위칭 소자 S13이 ON 상태로 되고, 전원 B3에 의한 전압 Vs가 스위칭 소자 S15 및 S22를 통해 행전극 Y에 인가된다. 행전극 Y상의 전압은 도7에 도시된 바와 같이 전압 Vs로 고정된다. 다음, 스위칭 소자 S11∼S14 중 S12, 및 스위칭 소자 S17∼S22 중 S22만이 ON 상태로 되고, 행전극 X 및 Y 사이의 부하 용량 Co에 축적되어 있던 전하에 의한 전류가 행전극 Y, 스위칭소자 S22 및 S15, 코일 L4 및 다이오드 D4를 통해 커패시터 C1에 유입된다. 이에 의해, 행전극 Y상의 전압은 도7에 도시된 바와 같이 서서히 하강한다. 이와 같은 스위칭 설정 SSY가 단속적으로 실행되는 것에 의해, 도7에 도시된 바와 같은 전압 Vs를 펄스 전압으로 하는 유지 방전 펄스 IPy가 생성되고, 행전극 Y에 반복적으로 인가된다.
서스테인 기간에서는, 벽전하가 존재하는 방전셀, 즉 ON 셀 상태로 설정되어 있는 방전셀만이, 상기 유지 방전 펄스 IPx 및 IPy가 인가될 때마다 방전(유지 방전)되고, 그 방전에 의한 발광을 반복하는 것이다.
이상과 같이, 도6에 도시된 Y 행전극 드라이버(40)에 있어서는, 리세트 펄스 RPy를 생성할 때에는, 스위칭 소자(17 및 21)를 ON 상태로 한다. 이에 의해, 유지 방전 펄스 IPy를 생성하는 상기 전원 B3과 주사 펄스 SP를 생성하는 상기 전원 B6이 직렬 접속되고, 양 전압의 합인 전압 (Vs+Vh)가 리세트 펄스 RP의 펄스 전압으로서 생성된다. 즉, 리세트 펄스를 생성하는 전용 전원을 만들지 않고도, 비교적 고전압의 펄스 전압을 갖는 리세트 펄스를 생성할 수 있는 것이다. 이 경우, 리세트 펄스를 생성하는 상기 전용 전원이 불필요하게 되기 때문에, 유지 방전 펄스 IPy를 생성하는 전원 B3에 대한 전류의 역류도 일어나지 않는다. 즉, 리세트 펄스를 생성하는 상기 전용 전원과 함께, 역류 방지 회로도 불필요하게 되기 때문에, 회로 규모를 소규모화하는 것이 가능하게 되는 것이다.
리세트 펄스 RPy의 파형은 도7에 도시된 바와 같은 파형에 한정되지 않는다. 또한, 행전극 Y 및 행전극 X에 리세트 펄스를 동시에 인가하여, 상기와 같은 제1 리세트 방전을 야기시키도록 하는 것도 가능하다.
도8은, 상기와 같은 점을 감안하여 이루어진 본 발명의 다른 실시예의 X 행전극 드라이버(30') 및 Y 행전극 드라이버(40') 각각의 내부 구성을 도시하는 도면이다.
도8에 도시된 드라이버는, 리세트 드라이버부 RSD를 대신하여 리세트 드라이버부 RSDY를 채용하고, X 행전극 드라이버(30') 내부에 리세트 드라이버부 RSDx를 제공한 것이다. 기타의 회로 구성은 도6에 도시된 것과 동일하다.
리세트 드라이버부 RSDY에 제공된 저항 R11 및 R12 각각의 전극 단자 중 일방은 접속 라인(13)에 접속되어 있다. 저항 R12의 다른 전극 단자는 커패시터 C11의 전극 단자의 일방에 접속되어 있고, 상기 커패시터 C11의 다른 전극 단자는 상기 저항 R11의 다른 전극 단자에 접속되어 있다. 즉, 저항 R11의 양 전극 단자에, 저항 R12 및 커패시터 C11로 이루어지는 직렬 회로가 병렬로 접속되어 있는 것이다. 저항 R11의 저항은 저항 R12보다 높다. 스위칭 소자 S17은, 스위칭 신호 SW17이 논리 레벨 0인 때에는 OFF 상태로 있는 한편, 상기 신호 SW17이 논리 레벨 1인 경우에는, ON 상태로 되어, 상기 전원 B3의 정단자의 전압 Vs를 상기 저항 R11 및 R12로 이루어진 회로를 통해 접속 라인(13)으로 인가한다. 스위칭 소자 S18은, 스위칭 신호 SW18이 논리 레벨 0인 때에는 OFF 상태로 있는 한편, 상기 스위칭 신호 SW18이 논리 레벨 1인 경우에는, ON 상태로 되어, 저항 R2 및 다이오드 D7을 통해 접속 라인(13)을 접지한다.
리세트 드라이버부 RSDx에서의 저항 R41 및 R42 각각의 전극 단자의 일방은 각각 행전극 X에 접속되어 있다. 저항 R41의 다른 전극 단자는 커패시터 C4의 전극 단자의 일방에 접속되어 있고, 상기 커패시터 C4의 다른 전극 단자는 상기 저항 R42의 다른 전극 단자에 접속되어 있다. 즉, 저항 R42의 양 전극 단자에, 저항 R41 및 커패시터 C4로 이루어지는 직렬 회로가 병렬로 접속되어 있는 것이다. 저항 R42는 저항 R41보다 고저항이다. 스위칭 소자 S5는, 스위칭 신호 SW5가 논리 레벨 0인 때에는 OFF 상태로 있는 한편, 스위칭 신호 SW5가 논리 레벨 1인 경우에는, ON 상태로 되어, 전원 B7의 부단자의 전압(-Vr)을 상기 커패시터 C4, 저항 R41 및 R42로 이루어진 회로를 통해 행전극 X로 인가한다.
이와 같은 구성에 의한 동작에 대해 도9의 타이밍챠트를 참조하면서 설명한다.
도9는, 도5에 도시된 선두의 서브필드내에서의 동작을 발췌하여 도시하는 도면으로, 리세트 기간을 제외한 기간(어드레스 기간 및 서스테인 기간)에서의 동작은, 도7에 도시된 것과 동일하다.
도9에 도시된 리세트 기간에서는, 구동 제어 회로(50)는, Y 행전극 드라이버(40)의 리세트 드라이버부 RSDY에서의 스위칭 소자 S17을 ON 상태로 설정하고, 스캔 드라이버부 SCD의 스위칭 소자 S22를 ON 상태로 설정한다. 이 설정에 의해, 서스테인 드라이버부 SUD에서의 전원 B3의 전압 Vs가, 커패시터 C11, 저항 R12, 접속 라인(13) 및 스위칭 소자 S22를 통해 행전극 Y에 인가된다. 이에 의해, 행전극 Y의 전압은 도9에 도시된 바와 같이, 0볼트로부터 서서히 상승한다. 이 프로세스에 있어서, 스위칭 소자 S17을 ON 상태로 설정한 후, 소정 기간 경과하고 나서, 행전극 Y의 전압이 전압 Vs에 도달하면, 구동 제어 회로(50)는, 스위칭 소자 S22를 OFF 상태, 스위칭 소자 S21을 ON 상태로 각각 절환한다. 이에 의해, 전원 B3, 스위칭 소자 S17, 커패시터 C11, 저항 R12, 전원 B6, 스위칭 소자 S21 및 행전극 Y를 통하는 전류로 CR1이 형성되어, 전원 B6의 전압 Vh가 상기 전압 Vs에 중첩됨으로써 형성된 전압이 행전극 Y에 인가된다. 이 상태에 있어서, 도9에 도시된 바와 같이, 행전극의 전압은, 행전극의 전압이 전압 Vs에 도달하기 이전보다 완만하게 상승한다. 행전극 Y의 전압이 전압 (Vs+Vh)에 도달하면, 구동 제어 회로(50)는, 스위칭 소자 S17 및 S21을 각각 OFF 상태, 스위칭 소자 S18 및 S22를 각각 ON 상태로 절환한다. 이에 의해, 스위칭 소자 S22, S18, 저항 R2 및 다이오드 D7로 이루어진 전류로 CR2가 형성되어, 행전극 Y의 전압은 도9에 도시된 바와 같이 서서히 하강한다.
이상과 같은 순차적인 동작에 의해, 도9에 도시된 바와 같은 파형을 갖는 리세트 펄스 RPY가 생성된다. 구체적으로는, 상기 리세트 펄스 RPY의 전압은 0볼트부터 서서히 상승하고, 소정 기간 경과 후에는 그 전압의 상승 레이트가 완만하게 되고, 최종적으로는 상기 전압은 최대 전압(Vs+Vh)에 도달한다. 이 파형을 갖는 리세트 펄스는 전체 행전극 Y1∼Yn에 인가된다.
또한, 도9에 도시된 리세트 기간에 있어서, 스위칭 소자 S17을 ON 상태로 설정하고 있는 사이, 구동 제어 회로(50)는, X 행전극 드라이버(30)의 리세트 드라이버부 RSDx에서의 스위칭 소자 S5를 ON 상태로 설정한다. 이 설정에 의해, 전원 B7의 부단자의 전압(-Vr)이 스위칭 소자 S5, 커패시터 C4, 저항 R41 및 R42로 이루어진 회로를 통해 행전극 X에 인가된다. 이 프로세스에 있어서, 행전극 X의 전압은 도9에 도시된 바와 같이 0볼트로부터 서서히 하강한다. 상기 행전극 X의 전압이 상기 전압(-Vr)에 도달하면, 구동 제어 회로(50)는, 스위칭 소자 S5를 OFF 상태로 한다.
이상과 같은 순차적인 동작에 의해, 도9에 도시된 파형을 갖는 리세트 펄스 RPx가 생성된다. 구체적으로는, 상기 리세트 펄스 RPx의 전압은 0볼트부터 서서히 하강하여, 최저 전압(-Vr)에 도달한다. 상기 리세트 펄스 RPx는 전체 행전극 X1∼Xn에 인가된다.
정극성의 리세트 펄스 RPY 및 부극성의 리세트 펄스 RPx의 동시 인가에 의해, 전체 방전셀내에 있어서 리세트 방전이 야기된다.
이 프로세스에 있어서, 도9에 도시된 바와 같은 파형을 갖는 리세트 펄스 RPY의 인가에 의해, 그 펄스 전압 레벨이 비교적 저전압 레벨이더라도 발광 휘도가 낮은 미약한 리세트 방전이 반복적으로 야기되게 된다. 리세트 방전이 반복적으로 야기됨으로써, 벽전하의 분량을 충분한 만큼 각 방전셀내에 축적시키는 것이 가능하게 된다. 이에 의해, 리세트 펄스를 발생시키는 드라이버로서, 비교적 저렴한 저내압 드라이버를 사용하는 것이 가능하게 된다.
도9에 도시된 실시예에 있어서는, 리세트 펄스 RPY의 하강 에지의 파형이 완만하다. 그러나, 하강 에지의 파형이 가파른 리세트 펄스를 채용해도 좋다. 예컨대, 스위칭 소자 S18을 ON 상태로 설정하는 대신에, 스위칭 소자 S14 및 S15를 모두 ON 상태로 설정하는 것도 가능하다. 이 경우, 리세트 펄스 RPY의 하강 에지의 파형은, 최대 전압 (Vs+Vh)의 상태로부터 0볼트로 가파르게 변하는 파형으로 된다.
다음, 본 발명의 실시예 3을 도면을 참조하여 설명한다.
도10은, 실시예 2의 X 행전극 드라이버(30) 및 Y 행전극 드라이버(40'') 각각의 내부 구성을 도시하는 도면이다. 이 구성은 Y 행전극 드라이버(40'')의 리세트 드라이버부 RSD를 제외하고는 도6에 도시된 구성과 동일하므로, 설명을 반복하지 않는다.
리세트 드라이버부 RSD에는 스위칭 소자 S17뿐 아니라 스위칭 소자 S23이 배치되어 있다. 스위칭 소자 S23은, 구동 제어 회로(50)가 논리 레벨0의 스위칭 신호 SW23을 공급하는 중에는 OFF 상태로 있다. 한편, 상기 스위칭 신호 SW23이 논리 레벨이 1인 경우에는, 스위칭 소자 S23은 ON 상태로 되고, 저항 R4를 통해 상기 전원 B3의 정단자와 접속 라인(13)을 접속한다. 즉, 스위칭 소자 S23은, 스위칭 신호 SW23에 따라, 상기 전원 B3에 의해 생성된 전압 Vs를 저항 R4를 통해 접속 라인(13)으로 인가하는 것이다. 단, 저항 R4는 저항 R1보다 고저항이다.
다음, 상기 구성의 동작을 도11의 타이밍챠트를 참조하여 설명한다. 도7에 도시된 바와 마찬가지로, 서브필드 SF1은, 리세트 기간, 어드레스 기간 및 서스테인 기간으로 이루어진다. 리세트 기간만이 도7과 상이하다. 리세트 기간에서는, 구동 제어 회로(50)가, 서스테인 드라이버부 SUD의 스위칭 소자 S14를 OFF 상태로 하고, 스위칭 소자 S15를 ON 상태로 한다. 이 리세트 기간에 있어서, 구동 제어 회로(50)는, 리세트 펄스의 전연부(leading edge portion)를 생성하기 위한 제1 파형 생성 행정(行程) RS1, 및 리세트 펄스의 주체부(main body portion)를 생성하기 위한 제2 파형 생성 행정 RS2를 실행한다. 제1 파형 생성 행정 RS1에서는, 리세트 드라이버부 RSD의 스위칭 소자 S23이 OFF 상태, 스위칭 소자 S17이 ON 상태로 각각 설정된다. 제2 파형 생성 행정 RS2에서는, 리세트 드라이버부 RSD의 스위칭 소자 S23이 ON 상태, 스위칭 소자 S17이 OFF 상태로 각각 설정된다. 또한, 상기 제1 파형 생성 행정 RS1 및 제2 파형 생성 행정 RS2에서는, 스캔 드라이버부 SCD의 스위칭 소자 S21이 ON 상태, 스위칭 소자 S22가 OFF 상태로 각각 설정된다. 이에 의해, 상기 제1 파형 생성 행정 RS1 및 제2 파형 생성 행정 RS2가 실행되는 중에는, 스캔 드라이버부 SCD의 전원 B6의 전압 Vh가 행전극Y에 인가되는 동시에, 도10에 CR1로 나타낸 전류로를 통해 서스테인 드라이버부 SUD의 전원 B3으로부터의 전류가 방전셀내로 유입된다.
이 경우, 상기 제1 파형 생성 행정 RS1에서는, 전원 B3으로부터의 전류가 스위칭 소자 S17 및 저항 R1을 통해 방전셀내로 유입된다. 따라서, 상기 전압 Vh로 설정된 행전극 Y상의 전압은, PDP(1O)의 부하 용량 CO 및 저항 R1에 의해 정해지는 시정수(CO,R1)에 따른 도11에 도시된 바와 같은 경사로 서서히 상승한다. 행전극 Y의 전압이 소정 전압 Vc보다 커지면, 구동 제어 회로(50)는 제2 파형 생성 행정 RS2의 실행으로 시프트된다. 단, 소정 전압 Vc는, PDP(1O)의 방전셀의 방전 개시 전압보다 약간 낮은 전압이다. 제2 파형 생성 행정 RS2에서는, 상기 스위칭 소자 S17 및 저항 R1을 대신하여 스위칭 소자 S23 및 저항 R4의 전류로를 통해 전원 B3으로부터의 전류가 방전 셀내로 유입된다. 이에 의해, 행전극 Y상의 전압은, PDP(10)의 부하 용량 CO 및 저항 R2에 의해 정해지는 시정수(CO,R2)에 따른 도11에 도시된 바와 같은 경사로 서서히 상승한다. 이 경우에 저항 R4는 저항R1보다 고저항이기 때문에, 도11에 도시된 바와 같이, 제2 파형 생성 행정 RS2에서의 전압 상승에 비해, 제1 파형 생성 행정 RS1에서의 전압 상승은 가파르다. 행전극 Y상의 전압이 전원 B3과 전원 B6의 직렬 접속에 의해 생기는 전압 (Vs+Vh)에 도달하면, 구동 제어 회로(50)는, 스위칭 소자 S23 및 S21을 모두 OFF 상태로 절환하는 동시에, 스위칭 소자 S22를 ON 상태로 절환한다. 이에 의해, 스위칭 소자 S22, S15 및 S14로 이루어진 전류로(도10에 CR2로 나타냄)가 형성되고, 행전극 Y상의 전압은 즉시 0볼트로 추이된다. 상기 제1 파형 생성 행정 RS1 및 제2 파형 생성 행정 RS2의 실행에 의해, 전연부에서는 비교적 가파르게, 그 후에는 비교적 완만하게 전압 레벨이 상승하여 최고의 펄스 전압치 (Vs+Vh)에 도달하는 리세트 펄스 RPY가 생성되고, 이 전압이 전체 행전극 Y에 인가된다. 이 프로세스에 있어서, 리세트 펄스 RPy의 전압이 도11에 도시된 바와 같은 소정 전압 Vc를 넘으면, 각 방전셀내에 있어서 제1 리세트 방전(기입 방전)이 야기된다. 이 제1 리세트 방전에 의해, 각 방전 셀의 방전 공간내에는 하전 입자가 형성되고, 또한 유전체층에는 소정량의 벽전하가 형성된다. 리세트 펄스 RPy의 하강시에 있어서, 전체 방전셀에서 제2 리세트 방전(소거 방전)이 야기되고, 전체 방전셀내로부터 상기 벽전하가 소멸한다. 즉, 리세트 펄스 RPy의 인가에 따라 야기되는 제1 리세트 방전 및 제2 리세트 방전에 의해 전체 방전셀은 OFF 모드로 초기화되는 것이다.
본 실시예는, PDP(1O)에 형성되어 있는 방전셀 각각의 방전 개시 전압에는 변형이 있음을 착안하여, 도11에 도시된 바와 같은 전압 레벨이 완만하게 추이되는 리세트 펄스 RPy를 사용하여 리세트 방전을 야기시키고, 리세트 방전에 의한 발광 휘도를 억제하도록 하고 있다. 즉, 도11에 도시된 리세트 펄스 RPy의 인가에 의하면, 행전극 Y상의 전압 레벨이 완만하게 상승하는 것이다. 제2 파형 생성 행정 RS2의 실행 기간중에 있어서, 방전 개시 전압이 낮은 방전셀로부터 방전 개시 전압이 높은 방전셀로 서서히 리세트 방전이 야기된다. 이에 의해, 전체 방전셀이 일제히 리세트 방전을 행하는 경우에 비해, 리세트 방전에 의한 발광 휘도가 저하하는 것이다. 본원 발명에서는, 리세트 펄스 RPy의 전연부, 즉 전압 레벨이 도7에 도시된 바와 같은 소정 전압 Vc를 넘는 부분(제1 파형 생성 행정 RS1)에서는, 그 이후의 부분(제2 파형 생성 행정 RS2)에 비해 전압 레벨을 가파르게 시프트시키고 있다. 즉, 리세트 펄스 RPy의 전연부에서의 레벨 시프트를 가파르게 하여, 그 전압 레벨이, 각 방전 셀의 방전 개시 전압으로서 사용될 수 있는 최저의 방전 개시 전압보다 약간 낮은 전압(소정 전압 Vc)에 도달할 때까지의 시간을 단축할 수 있는 것이다.
이에 의해, 리세트 펄스의 펄스폭을 확장시키지 않고, 상기 제2 파형 생성 행정 RS2의 실행 기간을 길게 하는 것이 가능하게 되기 때문에, 각 방전셀에 야기되는 리세트 방전 타이밍이 분산될 수 있다. 동일 시점에서 야기되는 리세트 방전의 수가 적어져 상기 리세트 방전에 의한 발광 휘도가 저하될 수 있기 때문에, 화면의 콘트라스트가 향상될 수 있다.
본 발명에 의하면, 회로 규모를 작게 하는 것이 가능한 표시 패널의 구동 장치를 제공하고, 또한 콘트라스트의 저하를 억제하면서 회로 규모를 작게 하는 것이 가능한 표시 패널의 구동 장치를 제공할 수 있다.
도1은, 플라즈마 디스플레이 장치의 개략 구성을 도시하는 도면이다.
도2는, 도1에 도시된 플라즈마 디스플레이 장치의 X 행전극 드라이버(3) 및 Y 행전극 드라이버(4)의 내부 구성을 도시하는 도면이다.
도3은, X 행전극 드라이버(3) 및 Y 행전극 드라이버(4)의 동작을 도시하는 타임 챠트이다.
도4는, 본 발명에 의한 플라즈마 디스플레이 장치의 개략 구성을 도시하는 도면이다.
도5는 서브필드법에 기초한 개략 구동 포맷을 도시하는 도면이다.
도6은, 도4에 도시된 플라즈마 디스플레이 장치의 X 행전극 드라이버(30) 및 Y 행전극 드라이버(40)의 내부 구성을 도시하는 도면이다.
도7은, X 행전극 드라이버(30) 및 Y 행전극 드라이버(40)의 동작을 도시하는 타임 챠트이다.
도8은, 실시예 2에 의한 X 행전극 드라이버(30') 및 Y 행전극 드라이버(40')의 내부 구성을 도시하는 도면이다.
도9는, 도8에 도시된 X 행전극 드라이버(30') 및 Y 행전극 드라이버(40')의 동작을 도시하는 타임 챠트이다.
도10은, 실시예 3에 의한 X 행전극 드라이버(30) 및 Y 행전극 드라이버(40'')의 내부 구성을 도시하는 도면이다.
도11은, 도10에 도시된 X 행전극 드라이버(30) 및 Y 행전극 드라이버(40'')의 동작을 도시하는 타임 챠트이다.

Claims (10)

  1. 복수의 행전극과, 상기 행전극과 교차하여 배열된 복수의 열전극과, 상기 행전극 및 상기 열전극의 각 교차부에 배치된 용량성 발광 소자를 갖는 표시 패널의 구동 장치로서,
    제1 전압을 발생시키는 제1 전원을 구비하고, 상기 제1 전압에 기초하여 상기 용량성 발광 소자 각각을 ON 상태 및 OFF 상태의 어느 하나로 하는 주사 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 스캔 드라이버, 제2 전압을 발생시키는 제2 전원을 구비하고, 상기 제2 전압에 기초하여 상기 ON 상태로 설정된 상기 용량성 발광 소자를 발광시키게 하는 유지 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 서스테인 드라이버, 및
    상기 제1 전원에 의해 발생된 상기 제1 전압과 상기 제2 전원에 의해 발생된 상기 제2 전압의 합에 기초하여 상기 용량성 발광 소자의 상태를 초기화시키는 리세트 펄스를 발생시키고, 상기 리세트 펄스를 상기 행전극으로 인가하는 리세트 드라이버를 포함하는, 표시 패널의 구동 장치.
  2. 제1항에 있어서, 상기 리세트 드라이버는, 상기 제2 전원의 정단자와 상기 제1 전원의 부단자를 제1 저항을 통해 접속하는 제1 스위칭 수단; 및
    상기 제1 전원의 부단자를 제2 저항을 통해 접지시키는 제2 스위칭 수단을 포함하는, 표시 패널의 구동 장치.
  3. 제1항에 있어서, 상기 스캔 드라이버는, 상기 제1 전원의 정단자와 상기 행전극을 접속하는 제3 스위칭 수단; 및
    상기 제1 전원의 부단자와 상기 행전극을 접속하는 제4 스위칭 수단을 포함하는, 표시 패널의 구동 장치.
  4. 제1항에 있어서, 상기 리세트 드라이버는, 상기 제2 전원의 정단자와 상기 제1 전원의 부단자를 제1 저항을 통해 접속하는 제1 스위칭 수단; 및
    상기 제1 전원의 부단자를 제2 저항을 통해 접지하는 제2 스위칭 수단을 포함하고,
    상기 스캔 드라이버는, 상기 제1 전원의 정단자와 상기 행전극을 접속하는 제3 스위칭 수단; 및
    상기 제1 전원의 부단자와 상기 행전극을 접속하는 제4 스위칭 수단을 포함하는, 표시 패널의 구동 장치.
  5. 제4항에 있어서, 커패시터 및 제3 저항으로 이루어지는 직렬 회로가 상기 제1 저항과 병렬로 접속되어 있고, 상기 제1 저항의 저항치는 상기 제3 저항의 저항치보다 고저항인, 표시 패널의 구동 장치.
  6. 제4항 또는 제5항에 있어서, 상기 제1 스위칭 수단 및 상기 제4 스위칭 수단을 모두 ON 상태로 설정하고 나서 소정 기간이 경과된 후에, 상기 제3 스위칭 수단을 ON 상태로 설정하는 동시에 상기 제4 스위칭 수단을 OFF 상태로 설정함으로써, 전압이 완만하게 상승하는 파형을 갖는 리세트 펄스를 생성하고, 상기 리세트 펄스를 상기 행전극으로 인가하는, 표시 패널의 구동 장치.
  7. 복수의 행전극과, 상기 행전극과 교차하여 배열된 복수의 열전극과, 상기 행전극 및 상기 열전극의 각 교차부에 배치된 용량성 발광 소자를 갖는 표시 패널의 구동 장치로서,
    제1 전압을 발생시키는 제1 전원을 구비하고, 상기 제1 전압에 기초하여 상기 용량성 발광 소자 각각을 ON 상태 및 OFF 상태의 어느 하나로 하는 주사 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 스캔 드라이버;
    제2 전압을 발생시키는 제2 전원을 구비하고, 상기 제2 전압에 기초하여 상기 ON 상태로 설정된 상기 용량성 발광 소자를 발광시키게 하는 유지 방전 펄스를 발생시키고, 상기 주사 펄스를 상기 행전극으로 인가하는 서스테인 드라이버; 및
    상기 제1 전원에 의해 발생된 상기 제1 전압과 상기 제2 전원에 의해 발생된 상기 제2 전압의 합에 기초하여 상기 용량성 발광 소자의 상태를 초기화시키는 리세트 펄스를 발생시키고, 상기 리세트 펄스를 상기 행전극으로 인가하는 리세트 드라이버를 포함하고,
    상기 리세트 드라이버는, 그 전연부에서의 레벨 시프트가 가파르고 또한 상기 전연부에 이어진 부분에서의 레벨 시프트가 완만한 파형을 갖는 펄스 신호를 발생시키는, 표시 패널의 구동 장치.
  8. 제7항에 있어서, 상기 리세트 드라이버는, 가파르게 레벨 시프트하는 급준 변화 전압과 완만하게 레벨 시프트하는 완만 변화 전압을 개별적으로 생성하고, 그들을 서로 더해 상기 리세트 펄스를 발생시키는, 표시 패널의 구동 장치.
  9. 제7항 또는 제8항에 있어서, 상기 리세트 드라이버는, 상기 제2 전원의 정단자와 상기 제1 전원의 부단자를 제1 저항을 통해 접속함으로써 상기 급준 변화 전압을 발생시키는 제1 스위칭 회로; 및
    상기 제2 전원의 정단자와 상기 제1 전원의 부단자를 상기 제1 저항보다 고저항인 제2 저항을 통해 접속함으로써 상기 완만 변화 전압을 발생시키는 제2 스위칭 회로를 포함하는, 표시 패널의 구동 장치.
  10. 제8항에 있어서, 상기 리세트 드라이버는, 상기 제1 스위칭 회로를 ON 상태로 또한 상기 제2 스위칭 회로를 OFF 상태로 설정한 후, 상기 제1 스위칭 회로를 OFF 상태로 또한 상기 제2 스위칭 회로를 ON 상태로 절환하는 제어 수단을 더 포함하는, 표시 패널의 구동 장치.
KR10-2003-0074739A 2002-10-24 2003-10-24 표시 패널의 구동 장치 KR100507662B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002310140 2002-10-24
JPJP-P-2002-00310140 2002-10-24
JP2003077872A JP2004287003A (ja) 2003-03-20 2003-03-20 表示パネルの駆動装置
JPJP-P-2003-00077872 2003-03-20
JP2003197005A JP4434642B2 (ja) 2002-10-24 2003-07-15 表示パネルの駆動装置
JPJP-P-2003-00197005 2003-07-15

Publications (2)

Publication Number Publication Date
KR20040036666A KR20040036666A (ko) 2004-04-30
KR100507662B1 true KR100507662B1 (ko) 2005-08-09

Family

ID=32074163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0074739A KR100507662B1 (ko) 2002-10-24 2003-10-24 표시 패널의 구동 장치

Country Status (4)

Country Link
US (1) US6876341B2 (ko)
EP (1) EP1414006A3 (ko)
KR (1) KR100507662B1 (ko)
TW (1) TWI250492B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4612985B2 (ja) * 2002-03-20 2011-01-12 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR100560472B1 (ko) * 2003-11-10 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 구동 방법
KR100521479B1 (ko) * 2004-03-19 2005-10-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR20060019860A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100612342B1 (ko) * 2004-10-20 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동방법
KR100625543B1 (ko) 2004-11-10 2006-09-20 엘지전자 주식회사 낮은 리셋전압으로 구동되는 플라즈마 디스플레이 패널의구동 장치
JP4297103B2 (ja) * 2005-02-17 2009-07-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR100623452B1 (ko) * 2005-02-23 2006-09-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
JP4987258B2 (ja) * 2005-07-07 2012-07-25 パナソニック株式会社 プラズマディスプレイ装置
KR100774915B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100823490B1 (ko) * 2007-01-19 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5134616B2 (ja) * 2007-02-28 2013-01-30 パナソニック株式会社 プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
KR101042088B1 (ko) * 2007-07-19 2011-06-16 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
JP2009169071A (ja) * 2008-01-16 2009-07-30 Sony Corp 表示装置
KR101925993B1 (ko) * 2011-12-13 2018-12-07 엘지디스플레이 주식회사 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2925471B2 (ja) * 1991-12-20 1999-07-28 富士通株式会社 表示パネルの駆動方法およびその装置ならびにその回路
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3672697B2 (ja) * 1996-11-27 2005-07-20 富士通株式会社 プラズマディスプレイ装置
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3591766B2 (ja) * 1998-11-20 2004-11-24 パイオニア株式会社 Ｐｄｐ駆動装置
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP3728471B2 (ja) * 2000-02-07 2005-12-21 パイオニア株式会社 Ａｃ型プラズマディスプレイ、その駆動装置及びその駆動方法
JP4160236B2 (ja) * 2000-06-26 2008-10-01 パイオニア株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Also Published As

Publication number Publication date
KR20040036666A (ko) 2004-04-30
EP1414006A3 (en) 2007-08-01
US6876341B2 (en) 2005-04-05
US20040164929A1 (en) 2004-08-26
EP1414006A2 (en) 2004-04-28
TWI250492B (en) 2006-03-01
TW200425007A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100507662B1 (ko) 표시 패널의 구동 장치
JP4660026B2 (ja) 表示パネルの駆動装置
US6459212B2 (en) Method of driving plasma display panel and plasma display apparatus
JP4434642B2 (ja) 表示パネルの駆動装置
JP3678337B2 (ja) 表示パネルの駆動装置
JP4268390B2 (ja) 表示パネルの駆動装置
JP4748878B2 (ja) プラズマディスプレイ装置
KR100815236B1 (ko) 표시 패널의 구동 장치
JP3591766B2 (ja) Ｐｄｐ駆動装置
JP2005043413A (ja) 表示パネルの駆動方法
JP2004287003A (ja) 表示パネルの駆動装置
JP4188618B2 (ja) 表示パネルの駆動装置
US7652641B2 (en) Driving apparatus of plasma display panel
JP4716860B2 (ja) 表示パネルの駆動装置
JP2001306028A (ja) 表示パネルの駆動装置
US20050219155A1 (en) Driving method of display panel
KR100759749B1 (ko) 용량성 발광 소자 구동용 디바이스
JP3753249B2 (ja) 表示パネルの駆動装置
US20050219154A1 (en) Method of driving display panel
JP2003255885A (ja) 表示パネルの駆動装置
JP2005257880A (ja) 表示パネルの駆動方法
JP5260002B2 (ja) プラズマディスプレイ装置
JP3695592B2 (ja) プラズマディスプレイ装置
JP2005181480A (ja) 表示装置及び容量性表示パネルの駆動方法
JP2009229565A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20060124

Effective date: 20070430

FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee