KR100507261B1 - 액티브매트릭스표시장치및그구동방법 - Google Patents

액티브매트릭스표시장치및그구동방법 Download PDF

Info

Publication number
KR100507261B1
KR100507261B1 KR1019970068216A KR19970068216A KR100507261B1 KR 100507261 B1 KR100507261 B1 KR 100507261B1 KR 1019970068216 A KR1019970068216 A KR 1019970068216A KR 19970068216 A KR19970068216 A KR 19970068216A KR 100507261 B1 KR100507261 B1 KR 100507261B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
pixels
row
voltage
Prior art date
Application number
KR1019970068216A
Other languages
English (en)
Other versions
KR19980064095A (ko
Inventor
도시까즈 마에까와
가쯔히데 우찌노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18427801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100507261(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980064095A publication Critical patent/KR19980064095A/ko
Application granted granted Critical
Publication of KR100507261B1 publication Critical patent/KR100507261B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

액티브 매트릭스 표시 장치를 구성하는 박막 트랜지스터의 광전류 누설의 비대칭성에 기인하는 종(縱) 크로스토크(crosstalk)를 제거한다.
액티브 매트릭스 표시 장치는, 행상(行狀)의 게이트선(X)과, 열상(列狀)의 신호선(Y), 양자의 교차부에 배치된 행렬상(行列狀)의 액정 화소(LC)를 구비하고 있다. V 스캐너(1L, 1R)는 1 수직 기간 넘어 각 게이트선(X)을 순차 주사하고, 1 수평 기간마다 1 행분의 액정 화소(LC)를 선택한다. H 스캐너(4)는 각 신호선(Y)에 대해 영상 신호(Vsig)를 샘플링하고, 1 수평 기간 내에 선택된 1 행분의 액정 화소(LC)에 영상 신호(Vsig)를 기입한다. 전압 인가 수단(5)은 1 수평 기간(1H) 내 1 행분의 화소(LC)에 영상 신호(Vsig)를 기입하기 위해 할당된 시간 이외의 시간에, 영상 신호(Vsig)의 최저 레벨 이하의 전압(Vcr)을 각 신호선(Y)에 인가한다. 이 전압(Vcr)의 인가를 1 수직 기간 넘어 반복하여 모든 화소(LC)의 신호 누설량을 같은 정도로 억제한다. 이로써, 종 크로스토크를 제어하는 것이 가능하게 된다.

Description

액티브 매트릭스 표시 장치 및 그 구동 방법{ACTIVE MATRIX DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 박막 트랜지스터 등을 화소 구동용 스위칭 소자로서 이용하는 액티브 매트릭스 표시 장치 및 그 구동 방법에 관한 것이다. 보다 상세하게는, 화면의 상하(上下) 방향을 따라 나타나는 크로스토크(이하, 종(縱) 크로스토크라고 부르는 것이 있음)를 없애고 화질을 개선하는 기술에 관한 것이다.
도 11을 참조하여 종래의 액티브 매트릭스 표시 장치의 일반적인 구성을 간략하게 설명한다. 도 11은 액티브 매트릭스 표시 장치에서 화소 2개분을 추출해 모식적으로 나타낸 것이다. 액티브 매트릭스 표시 장치는 행상(行狀)의 게이트선(X)과 열상(列狀)의 신호선(Y) 양자의 교차부에 배치된 행렬상(行列狀)의 액정 화소(LC)를 구비하고 있다. 또한, 액정 화소(LC)를 구동하기 위한 스위칭 소자로서 박막 트랜지스터(Tr)도 형성되어 있다. 박막 트랜지스터(Tr)의 게이트 전극(G)은 대응하는 게이트선(X)에 접속되고, 소스 전극(S) 및 드레인 전극(D) 내의 한쪽은 대응하는 신호선(Y)에 접속되며, 다른 쪽은 대응하는 액정 화소(LC)에 접속된다. 또, 액정 화소(LC)는 일반적으로 교류 구동되기 때문에, 여기에 기입되는 영상 신호는 극성 반전한다. 이에 따라, 드레인 전극(D)과 소스 전극(S)도 엇갈려 대신 들어간다. 여기서는, 전압이 높게 되는 쪽(H)을 드레인 전극(D)으로 하고, 전압이 낮게 되는 쪽(L)을 소스 전극(S)으로 한다. 도시하지 않지만, 각 게이트선(X)에는 수직 주사 회로가 접속하고 있고, 1 수직 기간(1F) 넘어 각 게이트선(X)을 순차 주사하며, 1 수평 기간(1H)마다 1 행분의 화소(LC)를 선택한다. 한편, 각 신호선(Y)에는 수평 주사 회로가 접속하고 있고, 각 신호선(Y)에 대해 영상 신호(Vsig)를 샘플링하여 1 수평 기간 내에 선택된 1 행분의 화소에 영상 신호를 기입한다.
종래의 액티브 매트릭스 표시 장치는 종 크로스토크라고 불리는 부적합이 생기기 때문에, 예를 들어 프로젝터 등에 이용할 경우 화질이 나쁘게 되기 때문에 해결해야 할 과제로 되어 있었다. 도 11에 도시하는 바와 같이, 종 크로스토크는 박막 트랜지스터의 전류 누설의 비대칭성에 기인하고 있다. 도 11의 좌측에 도시하는 상태에서는, LC에 H레벨이 기입된 상태에서 신호선(Y)에는 L레벨로 되어 있다. 이 상태에서, Tr의 게이트가 차단되어 있을 때 흐르는 누설 전류를 Ioff1로 표시한다. 또한, 도 11의 우측은 LC가 L레벨로 유지되고, 신호선(Y)에 H레벨이 인가되어 있는 상태를 나타낸다. 이 상태에서 Tr의 게이트가 차단되어 있을 때 흐르는 누설 전류를 Ioff2로 표시하고 있다. 박막 트랜지스터(Tr)의 비대칭성에 의해 일반적으로 Ioff1은 Ioff2보다 크다.
예를 들어 도 12에 도시하는 바와 같이, 화면(20)의 중앙에 검은 창(30)을 표시한 경우 A부에 종 크로스토크가 생기고, 정상인 B부와 비교해 휘도가 달라져 버린다. 각 화소에 기입되는 영상 신호(Vsig)는 VsigC±△V로 표시된다. VsigC는 중심 전위를 표시하고, 예를 들어 6V이다. ±의 기호는 영상 신호가 1H마다 반전하는 것을 표시하고 있다. △V는 VsigC를 중심으로 한 Vsig의 변화량이다. 최대 변화량을 △V(MAX)로 하면, 이는 예를 들어 4V이다. 노멀리 화이트(normally white) 모드일 경우, 검은 창(30)에는 VsigC±△V(MAX)=6±4V가 기입된다. 즉, 검은 창(30)에 포함되는 화소에는 10V 또는 2V가 기입된다. 한편, 검은 창(30)을 없앤 화면(20)의 배경에 속하는 화소에는 중간 레벨의 영상 신호 6±2V가 기입된다. 즉, 배경은 회색을 나타내고 있고, 8V 또는 4V가 각 화소에 기입된다.
도 13은 도 12에 도시한 A부 및 B부에 포함되는 화소의 전위 변화를 2F 넘어 표시하고 있다. 그 사이, 대응하는 박막 트랜지스터의 동작 상태가 시간적으로 변화한다. 이 시간대를 T1∼T4로 표시하고 있다. A부에 포함되는 화소일 경우 박막 트랜지스터는 처음의 1F에서 T1, T2, T1의 시간대에서 동작 상태가 변화하고, 다음의 1F에서 T3, T4, T3의 모양으로 변화한다. 한편, B부에 포함되는 화소에 대응한 박막 트랜지스터는 처음의 1F에서 T1의 시간대에 있는 동작 상태를 나타내고, 다음의 1F에서는 T3의 시간대에서 다른 동작 상태를 유지한다.
도 14는 각 시간대(T1∼T4)에서의 박막 트랜지스터의 동작 상태를 모식적으로 표시하고 있다. T1에서는, 화소측에 8V가 기입되고, 신호선측은 8V와 4V 사이에서 1H마다 진동한다. 이 때의 누설 전류는 Ioff1로 표시한 쪽으로 흐른다. 한편, T3에서는 화소측이 4V로 되고, 신호선측은 4V와 8V 사이에서 진동한다. 이 때, 흐르는 누설 전류는 Ioff2와 같은 극성이다. B부의 경우 T1과 T3를 1F마다 엇갈려 반복하고, 누설 전류에 의한 화소 전위의 변화는 도 13의 점선으로 나타낸 바와 같다. A부도 기본적으로는 마찬가지이지만, T2, T4의 기간 중 창(30)의 화소에 2V 또는 10V의 영상 신호를 기입하기 때문에, 이 사이만 신호선이 10V와 2V 사이에서 진동한다. 예를 들어, T2의 시간대, 화소측에는 8V가 기입되어 있지만, 신호선측은 10V와 2V 사이에서 변화하고 있다. 누설 전류의 비대칭성에 의해, T1과 T2에서는 누설 전류량이 다르다. 이 때문에, 도 13에 도시하는 바와 같이 T2의 기간에서 A부와 B부에서는 화소 전위에 약간의 차가 생기고, 이것이 종 크로스토크의 원인으로 되어 있다. 마찬가지로, T4의 시간대에서는 화소측이 4V로 유지되어 있는 것에 대해, 신호선측은 10V와 2V 사이에서 1H마다 진동한다. T3와 T4에서는 박막 트랜지스터의 누설 전류의 비대칭성에 의해 누설 전류에 차가 생기고, 도 13에 도시하는 바와 같이 T4의 기간에서 화소 전위가 A부와 B부에서 차가 생겨 버린다. 특히, T4의 기간에서는 T3와 다른 신호선측이 L의 2V로 되는 상태가 포함되기 때문에 큰 누설 전류가 흐르고, A부와 B부 사이에서 차가 매우 현저하게 되어 버린다.
상술한 종래 기술의 과제를 해결하기 위해 이하의 수단을 구비했다. 즉, 본 발명에 따른 액티브 매트릭스 표시 장치는 기본적인 구성으로서, 행상의 게이트선과, 열상의 신호선, 양자의 교차부에 배치된 행렬상의 화소를 구비하고 있다. 또한, 1 수직 기간 넘어 각 게이트선을 순차 주사해 1 수평 기간마다 1 행분의 화소를 선택하는 수직 주사 회로와, 각 신호선에 대해 영상 신호를 샘플링하고, 1 수평 기간 내에 선택된 1 행분의 화소에 영상 신호를 기입하는 수평 주사 회로를 갖는다. 본 발명의 특징 사항으로서 전압 인가 수단을 구비하고 있고, 1 수평 기간 내 1 행분의 화소에 영상 신호를 기입하기 위해 할당된 시간 이외의 시간에, 영상 신호의 최저 레벨 이하의 전압을 각 신호선에 인가한다. 이 전압 인가를 1 수직 기간 넘어 반복하여 모든 화소의 신호 누설량을 같은 정도로 맞출 수 있다. 바람직하게는, 상기 전압 인가 수단은, 영상 신호의 최저 레벨 이하의 전압을 인가한 후 영상 신호를 기입하기 전에, 전압을 영상 신호의 중간 레벨로 변화시켜 인가하고, 각 신호선을 프리차지한다. 또한 바람직하게는, 상기 수평 주사 회로는 수평 기간마다 극성이 반전하는 영상 신호를 기입하고, 상기 전압 인가 수단은 한쪽 극성의 영상 신호가 기입되는 수평 기간에서 그 최저 레벨 이하의 전압을 각 신호선에 인가한다.
종래의 액티브 매트릭스 표시 장치에서는, 예를 들어 프로젝터에 적용했을 경우, 강한 광원광이 패널에 입사하면 종 크로스토크가 발생한다. 이는, 박막 트랜지스터의 전류 누설의 비대칭성에 기인하고 있다. 그래서, 본 발명에서는, 영상 신호의 기입에 영향을 미치지 않는 시간에 영상 신호 이하 레벨의 전압을 모든 신호선에 입력하고, 모든 화소의 신호 누설량을 같은 정도로 맞추는 것으로 종 크로스토크를 방지한다.
이하, 도면을 참조하여 본 발명의 최적인 실시 형태를 상세하게 설명한다.
도 1의 (A)는 본 발명에 따른 액티브 매트릭스 표시 장치의 제1 실시 형태를 나타내는 모식적인 회로도이다. 도시하는 바와 같이, 본 액티브 매트릭스 표시 장치는 행상으로 배열한 게이트선(X)과 열상으로 배열한 신호선(Y)을 구비하고 있다. 또한, 게이트선(X)과 신호선(Y)의 교차부에는 액정 화소(LC)가 행렬상으로 배치되어 있다. 본 실시 형태의 액티브 매트릭스 표시 장치는 액정 화소를 구비하고 있지만, 다른 전기 광학 물질로 이루어지는 화소에서도 좋은 것은 물론이다. 액정 화소(LC)는 박막 트랜지스터(Tr)에 의해 구동된다. 박막 트랜지스터(Tr)의 한쪽 전극은 대응하는 신호선(Y)에 접속되고, 다른 쪽 전극은 대응하는 액정 화소(LC)에 접속되며, 게이트 전극은 대응하는 게이트선(X)에 접속되어 있다. 각 게이트선(X)에는 좌우로 나눠진 V 스캐너(1L, 1R)가 접속되어 있어 수직 주사 회로를 구성한다. 이 V 스캐너(1L, 1R)는 소정의 클럭 신호(VCK)에 따라 수직 개시 펄스(VST)를 순차 전송하고, 각 게이트선(X)에 대해 선택 펄스를 공급한다. 이로써, 1 수직 기간 넘어 각 게이트선(X)을 순차 주사하고, 1 수평 기간마다 1 행분의 액정 화소(LC)를 선택한다. 한편, 각각의 신호선(Y)은 대응하는 수평 스위치(HSW)를 매개로 비디오선(2)에 접속되어 있다. 이 비디오선(2)에는 신호 드라이버(3)에서 영상 신호(Vsig=VsigC±△V)가 공급된다. 또한, H 스캐너(4)를 구비하고 있어 각 수평 스위치(HSW)의 개폐 제어를 행한다. 즉, H 스캐너(4)는 소정의 클럭 신호(HCK)에 동기하여 수평 개시 펄스(HST)를 순차 전송하고, 샘플링 펄스를 출력하여 수평 스위치(HSW)를 개폐한다. 이 H 스캐너(4)와 수평 스위치(HSW)에 의해 수평 주사 회로가 구성되고, 각 신호선(Y)에 대해 영상 신호(Vsig)를 샘플링하며, 1 수평 기간 내에 선택된 1 행분의 화소(LC)에 대해 도통 상태에 있는 박막 트랜지스터(Tr)를 매개로 영상 신호(Vsig)를 기입한다.
본 발명의 특징 사항으로서 전압 인가 수단(5)을 구비하고 있고, 1 수평 기간 내의 1 행분의 화소(LC)에 영상 신호(Vsig)를 기입하기 위해 할당된 시간 이외의 시간에 영상 신호(Vsig)의 최저 레벨 이하의 전압(Vcr)을 각 신호선(Y)에 인가한다. 즉, Vcr≤VsigC-△V(MAX)이다. 이 전압(Vcr)의 인가를 1 수직 기간 넘어 반복하여 모든 화소(LC)의 신호 누설량을 같은 정도로 맞춘다. 본 실시 형태에서는 이 전압 인가 수단(5)은 상술한 수평 주사 회로와 별개로 설치해 두고, 각 신호선(Y)의 단부에 접속한 복수의 스위치(PSW)와, 각 스위치(PSW)를 일제히 개폐하여 전압 신호(Vcr)를 각 신호선(Y)에 인가하는 제어 수단(6)으로 구성되어 있다. 본 실시 형태에서는, 이 제어 수단(6)은 제어 펄스(PC)를 출력한다. 또, 전압 신호(Vcr)는 시그널 드라이브(3)와는 별도로 설치된 신호원(7)에서 공급된다.
다음에, 도 1의 (B)를 참조하여 도 1의 (A)에 도시한 액티브 매트릭스 표시 장치의 동작을 설명한다. H 스캐너(4)는 1H마다 입력되는 HST에 따라 영상 신호의 기입을 행한다. 또, 1H에는 영상 신호를 기입하기 위해 할당된 시간 이외의 블랭킹 구간을 포함하는 시간이 설치되어 있다. 제어 펄스(PC)는 이 영상 신호를 기입하기 위해 할당된 시간 이외의 시간에 출력되고, 이에 따라 각 신호선(Y)에 일제히 전압 신호(Vcr)가 인가된다. 상술한 바와 같이, Vcr은 VsigC-△V(MAX)와 같거나 그 이하이다. 즉, 영상 신호(Vsig)의 최저 레벨 이하의 전압 신호(Vcr)를 각 신호선(Y)에 인가한다. 그 후, 기입 기간 중 각 타이밍으로 HSW가 열리고, 신호선에는 영상 신호(Vsig=VsigC+△V)가 샘플링된다. 그 결과, 신호선의 전위(VY)는 (B)의 타이밍차트의 아래에서 첫 번째에 나타내는 바와 같이 변화한다. 다음의 PC가 출력되었을 때 다시 신호선(Y)에는 Vcr이 공급되고, 그 후 반대 극성의 영상 신호(Vsig=VsigC-△V)가 샘플링된다. 이와 같이 본 발명에서는 모든 신호선(Y)에 대해 1H마다 도 14에 도시한 T4의 동작을 시키는 것으로, 도 12에 도시한 A부와 B부의 전류 누설량은 거의 동등하게 하여 종 크로스토크를 방지하고 있다. 또, 본 실시 형태에서는 정극성(正極性) 및 부극성(負極性)의 영상 신호가 인가되는 어느 1H 기간에서도 Vcr을 공급하고 있지만, 반드시 이에 한정하는 것은 아니다. 도 13 및 도 14를 참조하여 설명한 바와 같이 종 크로스토크가 현저하게 나타나는 것은 특히 각 화소에 로우 레벨측의 영상 신호(VsigC-△V)가 인가되는 기간이다. 따라서, 이에 맞춰 1H씩 Vcr을 기입하는 바와 같이 해도 된다.
도 2는 도 1에 도시한 동작 방식을 채용한 경우에서의 화소 전위의 변화를 2F 넘어 나타내고 있다. 실선이 본 발명에 따라 종 크로스토크 방지 방식을 채용했을 경우의 화소 전위 변화이고, 점선이 종래 구성에서의 화소 전위의 변화를 나타내고 있다. (A)는 도 12의 A부에 포함되는 화소의 전위 변화를 나타내고, (B)는 같은 도 12에 도시한 B부에 포함되는 화소의 전위 변화를 나타내고 있다. 본 발명에서는 1F 기간 내에 도 3에 도시한 박막 트랜지스터의 동작을 1H마다 반복하기 때문에, 도 2에 도시하는 바와 같이 A부 및 B부의 화소 모두 거의 마찬가지의 전위 변화를 나타낸다. 즉, A부와 B부의 화소 실효 전압이 거의 동등하게 되기 때문에 종 크로스토크를 방지할 수 있다. 바꿔 말하면, 모든 신호에 관해 도 3에 도시한 동작(도 14의 T4에 도시한 동작과 동등)을 시킴으로써, A부와 B부의 누설 레벨을 거의 동등하게 할 수 있고, 이로써 종 크로스토크를 방지한다.
그렇지만, 종래의 액티브 매트릭스 표시 장치는 상술한 종 크로스토크에 더하여 종근(縱筋)이라고 불리는 결함이 문제로 되어 있다. 이 점에 대해, 도 4를 참조하여 설명한다. 종래의 액티브 매트릭스 표시 장치는 행상의 게이트선(X)과 열상의 신호선(Y)을 구비하고 있다. 양자의 교차부에는 행렬상으로 화소(LC)를 배치하고 있다. 또한, 이것을 구동하는 박막 트랜지스터(Tr)도 형성되어 있다. 또한, V 스캐너(1)를 갖고 있고, 각 게이트선(X)을 순차 주사하여 1H마다 1 행분의 화소를 선택한다. 또한, 수평 주사 회로를 구비하고 있어 각 신호선(Y)에 대해 영상 신호(Vsig)를 샘플링하고, 1H마다 선택된 1 행분의 화소(LC)에 영상 신호(Vsig)를 기입한다. 이 수평 주사 회로는 각각의 신호선(Y) 단부에 설치된 수평 스위치(HSW)와, 이것을 순차 개폐 제어하는 H 스캐너(4)로 이루어진다. 각 신호선(Y)은 상술한 수평 스캐너(HSW)를 매개로 비디오선(2)에 접속되어 있다. 이 비디오선(2)에는 신호 드라이버(3)로부터 영상 신호(Vsig)가 공급된다. H 스캐너(4)는 각 수평 스위치(HSW)를 순차 개폐하기 때문에 샘플링 펄스(φH1, φH2, φH3…, φHN)를 출력한다.
도 5는, 도 4에 도시한 H 스캐너(4)에서 순차 출력되는 샘플링 펄스(φH1, φH2, φH3)를 나타내는 파형도이다. 액티브 매트릭스 표시 장치의 고정밀화를 진행해 화소수가 현저하게 증대하면, 이에 따라 영상 신호의 샘플링율이 고속화된다. 그 결과, 각 샘플링 펄스의 폭(τH)에는 오차가 발생하는 바와 같이 된다. 샘플링 펄스가 대응하는 수평 스위치(HSW)에 인가되면, 비디오선에서 공급된 영상 신호(Vsig)가 도통한 HSW을 매개로 각 신호선(Y)에 샘플링된다. 개개의 신호선(Y)에는 소정의 용량 성분이 있기 때문에 샘플링 펄스에 따라 신호선(Y)의 충방전이 생기고, 이로써 비디오선의 전위가 얻어진다. 상술한 바와 같이, 샘플링율이 고속화된 경우 각 샘플링 펄스의 폭이 오차 때문에 충방전량이 일정하지 않고, 비디오선의 전위가 변동한다. 이 전위 변동이 영상 신호(Vsig)에 중첩되고, 표시된 영상에 종근이 발생하여 화상 품위를 현저하게 잃는다는 문제가 있다.
이 점에 대처하기 위해 프리차지 방식이 제안되어 있는데, 예를 들면 일본 특개평7-295521호 공보에 개시되어 있다. 도 6에 프리차지 방식의 액티브 매트릭스 표시 장치의 구성을 나타낸다. 기본적으로는 도 1에 도시한 본 발명에 따른 액티브 매트릭스 표시 장치와 유사하기 때문에, 대응하는 부분에는 대응하는 참조 번호를 붙여 이해를 용이하게 하고 있다. 도시하는 바와 같이, 프리차지 수단(5a)이 설치되어 있어, 1 행분의 액정 화소(LC)에 영상 신호(Vsig)를 기입하기 직전 각 신호선(Y)에 소정의 전압 신호(프리차지 신호 ; Psig)를 공급하고, 영상 신호(Vsig)를 샘플링할 때 생기는 각 신호선(Y)의 충방전량을 저감화한다. 이 예에서는, 프리차지 수단(5)은 각 신호선(Y)의 단부에 접속한 복수의 스위치(PSW)와 각 스위치(PSW)를 일제히 개폐하여 프리차지 신호(Psig)를 각 신호선(Y)에 인가하는 제어 수단(6a)으로 구성되어 있다. 이 제어 수단(6a)은 제어 펄스(PC)를 출력하여 각 PSW를 일제히 개폐 제어한다. 프리차지 신호(Psig)는 시그널 드라이브(3)와는 별도로 설치된 신호원(7a)에서 공급된다. 이 프리차지 신호(Psig)는 백 레벨과 흑 레벨 사이에서 변화하는 영상 신호(Vsig)에 대해 회 레벨(중간 레벨)을 갖고 있다.
다음에, 도 7의 타이밍차트를 참조하여 도 6에 도시한 액티브 매트릭스 표시 장치의 동작을 설명한다. V 스캐너(1)에 입력되는 수직 클럭 신호(VCK)는 1H에 상당하는 펄스폭을 갖는다. 또한, 제어 수단(6a)에서 출력되는 제어 펄스(PC)는, 예를 들어 수평 블랭킹 기간 등의 수평 비유효 기간 내에 출력된다. 다음에, H 스캐너(4)에 공급되는 수평 개시 펄스(HST)는 1 수평 기간마다 제어 펄스(PC) 직후에 출력되고, 영상 신호(Vsig)의 샘플링을 개시한다. 이 샘플링은 H 스캐너(4)에 공급되는 수평 클럭 신호(HCK)에 동기하여 순차 행하여진다. 한편, 신호 드라이버(3)에서 비디오선(2)을 매개로 공급되는 영상 신호(Vsig)는 1H마다 극성 반전하고 있어 교류 구동이 행하여진다. 이에 따라, 신호원(7a)에서 공급되는 프리차지 신호(Psig)도 1H마다 반전하고, Vsig에 대해 극성을 일치시키고 있다. 이 프리차지 신호(Psig)는 영상 신호(Vsig)의 중심 전위(VsigC)에 대해 VP의 전위 레벨을 갖고, 정확히 백 레벨과 흑 레벨의 중간에 위치하는 회 레벨을 표현하고 있다. 이와 같이, 프리차지 신호(Psig)의 전위 레벨은 기본적으로 시각 특성상 가장 균일성인 판별되기 쉬운 회 레벨(중간 레벨)로 설정되어 있다. 타이밍차트의 최후의 파형은 각각의 신호선(Y)에 인가되는 전위(VY)의 변화를 표현하고 있다. 1H의 최초에 제어 신호(PC)가 출력되어 스위치(PSW)가 도통하면, 모든 신호선(Y)에 프리차지 신호(Psig)가 인가되고, 용량 성분에 대해 충방전이 행하여진다. 이 프리차지 신호(Psig)의 인가에 의해, 각 신호선(Y)의 전위(VY)는 VP의 레벨로 된다. 그 후, 각 신호선(Y)에 대해 실제의 영상 신호(Vsig)가 샘플링되고, 그 전위(VY)는 Vsig에 따라 변화해 기입이 실행된다. 기입에 따른 전위 변화(△v)는 Vsig-VP로 저감되어 있어 충방전량이 적게 된다. 이로써, 비디오선(2)의 전위 요동을 억제할 수 있어 균일성은 크게 향상된다. 이상과 같이 프리차지 방식에서는, 표시 화상에 영향을 주지 않는 수평 블랭킹 기간 등의 타이밍으로, 모든 신호선(Y)을 중간 레벨의 전위까지 미리 프리차지하고 있어 실제의 영상 신호(Vsig)가 샘플링되었을 때 발생하는 신호선의 충방전 전류를 저감화하고, 비디오선(2)의 전위 요동을 막도록 했다. 바꿔 말하면, 블랭킹 구간에 각 신호선(Y)의 충방전을 스위치(PSW)를 이용해 거의 끝내 버리고, 실제의 영상 신호(Vsig)에 의한 충방전은 프리차지 신호(Psig)의 전위 레벨과 영상 신호(Vsig)의 전위 레벨의 차분만으로 발생시키는 구성을 채용하고 있다.
그러나, 프리차지 신호(Psig)의 레벨 설정에 대해서는 해결해야 할 과제가 있고, 이것을 도 8에 도시한다. 프리차지 신호(Psig)의 레벨은 영상 신호(Vsig)에 가까우면 가까울수록 좋다. 특히, Psig를 소정 레벨로 고정할 경우, 가장 종근이 현저하게 되는 회 레벨로 설정하는 것이 바람직하다. 도 8에서는, 파선으로 나타내는 PsigH 2, PsigL 2가 이것을 표현하고 있다. 그렇지만, 이제까지는 상술한 종 크로스토크가 발생해 버리기 때문에, 이것을 방지하는 데는 Psig의 진폭을 될 수 있는 한 크게 취하는 것이 바람직하다. 이 진폭을 도 8에서는 PsigH 1 및 PsigL 1으로 표현하고 있다. 특히, Vsig가 로우 레벨로 되는 기간에서 PsigL 1을 Vsig의 최저 레벨 이하로 설정하는 것으로, 종 크로스토크를 현저하게 억제할 수 있다. 이상과 같이, 전압 신호(프리차지 신호 ; Psig)의 레벨을 종근이 가장 보이지 않는 전압(PsigH 2, PsigL 2)에 맞추면 종 크로스토크가 발생하고, 역으로 종 크로스토크가 보이지 않는 전압 레벨(PsigH 1, PsigL 1)에 맞추면 종근이 발생해 버리는 상황에 있다.
이상의 과제를 해결하기 위해, 도 9를 참조하여 본 발명에 따른 액티브 매트릭스 표시 장치의 제2 실시 형태를 상세하게 설명한다. 기본적으로는 이 제2 실시 형태는 도 1에 도시한 제1 실시 형태와 동일하고, 대응하는 부분에는 대응하는 참조 번호를 붙여 이해를 용이하게 하고 있다. 특징 사항으로서, 전압 인가 수단(5)은 영상 신호(Vsig)의 최저 레벨 이하의 전압을 인가한 후 영상 신호(Vsig)를 기입하기 전에 전압을 영상 신호(Vsig)의 중간 레벨로 변화시켜 인가하고, 각 신호선(Y)을 프리차지한다.
도 10을 참조하여 도 9에 도시한 제2 실시 형태의 동작을 설명한다. 제어 펄스(PC)가 하이 레벨로 되는 시간에, 도시한 파형을 갖는 전압 신호(Psig)를 각 신호선(Y)에 인가한다. 먼저, PsigH 1 레벨(흑 레벨)을 인가하고, PC가 아직 하이 레벨에 있는 사이에 PsigH 2 레벨(회 레벨)로 떨어진다. 반대 극성측도 마찬가지이고, PC가 출력되고 있는 사이에, PsigL 1 레벨(흑 레벨)을 신호선으로 인가하고, 아직 PC가 출력되고 있는 사이에 PsigL 2 레벨(회 레벨)로 떨어진다. 보다 구체적으로는, 먼저 T1의 시간을 사용해 모든 신호선(Y)의 누설 레벨을 거의 맞추는 종 크로스토크를 방지한다. T2의 시간에서 전압 신호(Psig)의 레벨을 회 레벨로 하여 영상 신호(Vsig)와의 차를 적게 하고, 이로써 종근을 제거한다. T3의 시간에서는 T2에서 기입된 전압 신호(Psig)의 레벨을 홀드한다. T4의 시간 이후 영상 신호(Vsig)를 기입 홀드한다. 전압 신호(Psig)의 레벨을 상기와 같이 설정하는 것으로, 종 크로스토크와 종근을 양쪽 동시에 제거할 수 있다. 또, 본 실시 형태에서는, 수평 주사 회로는 1H마다 극성 반전하는 영상 신호(Vsig)를 기입하고, 전압 인가 수단(5)은 한쪽 극성(로우측의 극성)의 영상 신호(Vsig)가 기입되는 수평 기간에 있어서 그 최저 레벨 이하의 전압을 각 신호선(Y)에 인가하고 있다. 다른 쪽의 극성(하이측의 극성)의 영상 신호(Vsig)의 수평 기간에서는 그 최고 레벨 이상의 전압을 각 신호선에 인가하고 있다.
이상 설명한 바와 같이 본 발명에 의하면, 1 수평 기간 내의 1 행분의 화소에 영상 신호를 기입하기 위해 할당된 시간 이외의 시간에, 영상 신호의 최저 레벨 이하의 전압을 각 신호선에 인가하는 전압 인가 수단을 설치하고, 이 전압 인가를 1 수직 기간 넘어 반복하여 모든 화소의 신호 누설량을 같은 정도로 맞춤으로써, 종래 문제로 되고 있던 액티브 매트릭스 표시 장치의 종 크로스토크를 실질적으로 제거하는 것이 가능하게 되었다.
도 1은 본 발명에 따른 액티브 매트릭스 표시 장치의 제1 실시 형태를 도시하는 회로도 및 타이밍차트.
도 2는 제1 실시 형태의 동작 설명에 제공하는 파형도.
도 3은 같은 제1 실시 형태의 동작 설명에 제공하는 모식도.
도 4는 종래의 액티브 매트릭스 표시 장치의 일례를 도시하는 회로도.
도 5는 도 4에 도시한 액티브 매트릭스 표시 장치의 동작 설명에 제공하는 타이밍차트.
도 6은 종래의 액티브 매트릭스 표시 장치의 다른 예를 도시하는 회로도.
도 7은 도 6에 도시한 액티브 매트릭스 표시 장치의 동작 설명에 제공하는 타이밍차트.
도 8은 도 6에 도시한 종래의 액티브 매트릭스 표시 장치의 과제 설명에 제공하는 타이밍차트.
도 9는 본 발명에 따른 액티브 매트릭스 표시 장치의 제2 실시 형태를 도시하는 회로도.
도 10은 제2 실시 형태의 동작 설명에 제공하는 타이밍차트.
도 11은 종래의 액티브 매트릭스 표시 장치의 다른 예를 나타내는 모식도.
도 12는 도 11에 도시한 종래예의 과제 설명에 제공하는 모식도.
도 13은 같은 과제 설명에 제공하는 모식도.
도 14는 같은 과제 설명에 제공하는 모식도.
<도면의 주요 부분에 대한 부호의 설명>
1L : V 스캐너
1R : V 스캐너
2 : 비디오선
3 : 비디오 드라이브
4 : H 스캐너
5 : 전압 인가 수단
6 : 제어 수단
7 : 신호원

Claims (4)

  1. 행상(行狀)의 게이트선과, 열상(列狀)의 신호선과, 양자의 교차부에 배치된 행렬상(行列狀)의 화소와, 1 수직 기간에 걸쳐 각 게이트선을 순차 주사하고 1 수평 기간마다 1 행분의 화소를 선택하는 수직 주사 회로와, 각 신호선에 대해 영상 신호를 샘플링하고 1 수평 기간 내에 선택된 1 행분의 화소에 영상 신호를 기입하는 수평 주사 회로를 갖는 액티브 매트릭스 표시 장치에 있어서,
    1 수평 기간 중 1 행분의 화소에 영상 신호를 기입하기 위해 할당된 시간 이외의 시간에, 영상 신호의 최저 레벨 이하의 전압을 각 신호선에 인가하는 전압 인가 수단을 구비하고 있고, 이 전압 인가를 1 수직 기간에 걸쳐 반복하여 모든 화소의 신호 누설량을 같은 정도로 맞추는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  2. 제1항에 있어서, 상기 전압 인가 수단은 영상 신호의 최저 레벨 이하의 전압을 인가한 후 영상 신호를 기입하기 전에, 전압을 영상 신호의 중간 레벨로 변화시켜 인가하고, 각 신호선을 프리차지하는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  3. 제1항에 있어서, 상기 수평 주사 회로는 수평 기간마다 극성이 반전하는 영상 신호를 기입하고, 상기 전압 인가 수단은 한쪽 극성의 영상 신호가 기입되는 수평 기간에서 그 최저 레벨 이하의 전압을 각 신호선에 인가하는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  4. 행상의 게이트선과, 열상의 신호선과, 양자의 교차부에 배치된 행렬상의 화소를 갖는 액티브 매트릭스 표시 장치의 구동 방법에 있어서,
    1 수직 기간에 걸쳐 각 게이트선을 순차 주사하고 1 수평 기간마다 1 행분의 화소를 선택하는 수직 주사와,
    각 신호선에 대해 영상 신호를 순차 샘플링하고 1 수평 기간 내에 선택된 1 행분의 화소에 영상 신호를 기입하는 수평 주사와,
    1 수평 기간 중 1 행분의 화소에 영상 신호를 기입하기 위해 할당된 시간 이외의 시간에 영상 신호의 최저 레벨 이하의 전압을 각 신호선에 인가하는 전압 인가 를 행하고,
    이 전압 인가를 1 수직 기간에 걸쳐 반복하여 모든 화소의 신호 누설량을 같은 정도로 맞추는 것을 특징으로 하는 액티브 매트릭스 표시 장치의 구동 방법.
KR1019970068216A 1996-12-13 1997-12-12 액티브매트릭스표시장치및그구동방법 KR100507261B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35298696A JP3297986B2 (ja) 1996-12-13 1996-12-13 アクティブマトリクス表示装置及びその駆動方法
JP96-352986 1996-12-13

Publications (2)

Publication Number Publication Date
KR19980064095A KR19980064095A (ko) 1998-10-07
KR100507261B1 true KR100507261B1 (ko) 2005-10-21

Family

ID=18427801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068216A KR100507261B1 (ko) 1996-12-13 1997-12-12 액티브매트릭스표시장치및그구동방법

Country Status (6)

Country Link
US (1) US6356253B2 (ko)
EP (1) EP0848368B1 (ko)
JP (1) JP3297986B2 (ko)
KR (1) KR100507261B1 (ko)
DE (1) DE69739916D1 (ko)
TW (1) TW355784B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035937B2 (en) 2010-03-29 2015-05-19 Samsung Display Co., Ltd. Liquid crystal display and method of operating the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9827988D0 (en) * 1998-12-19 1999-02-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
KR100634827B1 (ko) * 1999-09-07 2006-10-17 엘지.필립스 엘시디 주식회사 액정표시장치의 감마전압 보상 장치 및 방법
JP2001202066A (ja) * 1999-11-09 2001-07-27 Sharp Corp 画像表示装置及びその駆動方法
JP3632840B2 (ja) * 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
US6583576B2 (en) * 2000-05-08 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, and electric device using the same
JP4894081B2 (ja) 2000-06-14 2012-03-07 ソニー株式会社 表示装置およびその駆動方法
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
TW484306B (en) * 2000-10-20 2002-04-21 Acer Peripherals Inc Digital image converting device for converting screen signals
WO2002101710A2 (en) * 2001-06-08 2002-12-19 Thomson Licensing S.A. Lcos column merory effect reduction
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP4271414B2 (ja) * 2001-09-25 2009-06-03 シャープ株式会社 画像表示装置および表示駆動方法
JP3642042B2 (ja) * 2001-10-17 2005-04-27 ソニー株式会社 表示装置
WO2003038792A2 (en) * 2001-10-30 2003-05-08 Three-Five Systems, Inc. Controlling data dependence and cross-talk between display elements
KR100864975B1 (ko) * 2001-12-26 2008-10-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
JP3755484B2 (ja) * 2002-05-21 2006-03-15 ソニー株式会社 表示装置
US7034781B2 (en) * 2003-02-14 2006-04-25 Elantec Semiconductor Inc. Methods and systems for driving displays including capacitive display elements
TWI245254B (en) * 2003-06-27 2005-12-11 Display Optronics Corp M Method for increasing response speed and contrast ratio of liquid crystal display device
JP3882796B2 (ja) * 2003-07-22 2007-02-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4385730B2 (ja) * 2003-11-13 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置および電子機器
JP4133891B2 (ja) 2004-03-25 2008-08-13 三菱電機株式会社 液晶表示装置とその製造方法
US20060012595A1 (en) * 2004-07-19 2006-01-19 Chien-Chih Chen Driving circuit and driving process of display system
KR20070093540A (ko) * 2006-03-14 2007-09-19 삼성전자주식회사 표시 장치
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
TWI352233B (en) * 2007-08-21 2011-11-11 Au Optronics Corp Liquid crystal display with a precharge circuit
JP5818722B2 (ja) * 2012-03-06 2015-11-18 株式会社ジャパンディスプレイ 液晶表示装置、表示駆動方法、電子機器
KR102125281B1 (ko) * 2013-08-16 2020-06-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11443707B2 (en) 2018-01-12 2022-09-13 Sony Semiconductor Solutions Corporation Liquid crystal display device, method for driving liquid crystal display device, and electronic apparatus
KR102148470B1 (ko) * 2020-03-02 2020-08-26 주식회사 티엘아이 디스플레이 영상의 크로스토크 현상을 완화하는 led 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0541364A1 (en) * 1991-11-07 1993-05-12 Canon Kabushiki Kaisha Liquid crystal device and driving method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815130A (en) * 1989-04-24 1998-09-29 Canon Kabushiki Kaisha Chiral smectic liquid crystal display and method of selectively driving the scanning and data electrodes
US5379050A (en) * 1990-12-05 1995-01-03 U.S. Philips Corporation Method of driving a matrix display device and a matrix display device operable by such a method
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
JPH06337400A (ja) * 1993-05-31 1994-12-06 Sharp Corp マトリクス型表示装置及び駆動方法
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
TW270198B (ko) * 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0541364A1 (en) * 1991-11-07 1993-05-12 Canon Kabushiki Kaisha Liquid crystal device and driving method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035937B2 (en) 2010-03-29 2015-05-19 Samsung Display Co., Ltd. Liquid crystal display and method of operating the same

Also Published As

Publication number Publication date
EP0848368B1 (en) 2010-06-23
US20010010511A1 (en) 2001-08-02
TW355784B (en) 1999-04-11
DE69739916D1 (de) 2010-08-05
JPH10171422A (ja) 1998-06-26
JP3297986B2 (ja) 2002-07-02
KR19980064095A (ko) 1998-10-07
EP0848368A1 (en) 1998-06-17
US6356253B2 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
KR100507261B1 (ko) 액티브매트릭스표시장치및그구동방법
KR100428698B1 (ko) 액티브매트릭스표시장치
US5764207A (en) Active matrix display device and its driving method
KR100366306B1 (ko) 액티브 매트릭스 표시장치 및 그 구동방법
US6744417B2 (en) Display device and method for driving the same
KR100393150B1 (ko) 액정 표시 장치
JP3870933B2 (ja) 表示装置及びその駆動方法
US6498595B1 (en) Active matrix liquid crystal display devices
EP1662471A1 (en) Image display device, image display panel, panel drive device, and image display panel drive method
JP3055620B2 (ja) 液晶表示装置およびその駆動方法
JP3633151B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JP3666147B2 (ja) アクティブマトリクス表示装置
JPH04247491A (ja) 液晶表示装置の駆動回路
JP3341530B2 (ja) アクティブマトリクス表示装置
US6069603A (en) Method of driving a matrix display device
JPH0950263A (ja) アクティブマトリクス表示装置及びその駆動方法
JP3666161B2 (ja) アクティブマトリクス表示装置
JP3666148B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JPH1185107A (ja) 液晶表示装置
JP2002132227A (ja) 表示装置およびその駆動方法
JPH1173171A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120723

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 13

EXPY Expiration of term