JPH1185107A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH1185107A
JPH1185107A JP23716097A JP23716097A JPH1185107A JP H1185107 A JPH1185107 A JP H1185107A JP 23716097 A JP23716097 A JP 23716097A JP 23716097 A JP23716097 A JP 23716097A JP H1185107 A JPH1185107 A JP H1185107A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
period
crystal display
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23716097A
Other languages
English (en)
Other versions
JP3663848B2 (ja
Inventor
Yuichi Takagi
祐一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23716097A priority Critical patent/JP3663848B2/ja
Publication of JPH1185107A publication Critical patent/JPH1185107A/ja
Application granted granted Critical
Publication of JP3663848B2 publication Critical patent/JP3663848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成で入力ビデオ信号が変化すること
のないタイミングでオフセットキャンセルを行う液晶表
示装置を提供することを目的とするものである。 【解決手段】 この液晶表示装置は、各ゲート線Xを線
順次走査して一水平期間毎に一行分の垂直走査を行い、
一水平期間内でビデオ信号を各信号線Yに順次サンプリ
ングして一行分を点順次でビデオ信号の書き込みをして
水平走査を行うと共に、各信号線Yに対するビデオ信号
の順次サンプリングに先行して所定のプリチャージ信号
VPSを各信号線Yに供給するプリチャージ手段4を有
し、水平走査における各信号線Yに対するビデオ信号の
書き込みの際に生じる各信号線Y間のビデオ信号の電位
のオフセットを補正するタイミングをプリチャージ信号
VPSの発生する期間内にするオフセット補正信号発生
回路6を備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばアクティブ
マトリクス表示装置に適用して好適な液晶表示装置に関
する。
【0002】
【従来の技術】従来、高速のビデオ信号をアナログデマ
ルチプレクサを用いた水平ドライバによって各信号線に
低速多チャンネルにして液晶表示部に供給するポリシリ
コンTFT液晶パネルにおいては、水平ドライバで各チ
ャンネル間に出力偏差があると、液晶表示部における表
示画面に明暗の筋が発生して表示品質が低下することが
あった。そこで、その偏差を補正するために各出力と基
準電圧とを比較して、フィードバックループを形成し
て、偏差をキャンセルする方法が用いられていた。上述
した従来例として、特開平5−265405号公報に
は、データドライバからの映像出力をマルチプレクスす
るマルチプレクサ手段からの出力と基準電圧との差をオ
フセット量計測手段により計測して、補正信号を垂直同
期信号に応答してデータドライバにフィードバックする
第1の液晶表示装置が開示されている。
【0003】また、信号線にビデオ信号が供給される前
に現に選択されている行のピクセルコンデンサを所定の
電圧レベルまでプリチャージすることが知られている。
このようにして、ピクセルコンデンサをビデオ信号での
み充電していた場合にかかる時間よりも短い時間でその
後続くビデオ信号のレベルまでピクセルコンデンサを更
に充放電することができる。特開平8−76083号公
報には、液晶表示部を駆動させる回路での電圧の充電不
足を防止するため、プリチャージ期間中に液晶表示部の
駆動電圧を目標レベルまで到達させるようにした第2の
液晶駆動装置が開示されているが、データドライバのオ
フセットをキャンセルする手段がなかった。また、特開
平7−104703号公報には、プリチャージをするタ
イミングをビデオ信号の先頭部分にする第3の液晶表示
装置が開示されているが、同様に、データドライバのオ
フセットをキャンセルする手段がなかった。
【0004】
【発明が解決しようとする課題】しかし、従来の第1の
液晶表示装置では、データドライバの各出力と基準電圧
との比較のタイミングを作る手段をドライバの外部に設
ける必要があるため、多様な入力信号のそれぞれに対し
て、最適なオフセットキャンセルのためのタイミングを
設定しなければならないという不都合があった。また、
1垂直同期期間は短いので、全てのデータドライバにつ
いての出力オフセット電圧を1垂直同期期間に算出する
ことはできなくて、1ドライバのデータ収集のみを1垂
直同期期間に行うようにしてオフセットをキャンセルす
るタイミングを制御しているので、有効画素に対して干
渉することになる場合にはビデオ信号が変化するという
不都合があった。
【0005】本発明はこのような点を考慮し、簡単な構
成で入力ビデオ信号が変化することのないタイミングで
オフセットキャンセルを行うようにした液晶表示装置を
提供することを目的とするものである。
【0006】
【課題を解決するための手段】この発明の液晶表示装置
は、各ゲート線を線順次走査して一水平期間毎に一行分
の画素を選択することにより垂直走査を行い、一水平期
間内でビデオ信号を各信号線に順次サンプリングして選
択された一行分の画素に点順次でビデオ信号の書き込み
をすることにより水平走査を行うと共に、各信号線に対
するビデオ信号の順次サンプリングに先行して所定のプ
リチャージ信号を各信号線に供給するプリチャージ手段
を有する液晶表示装置において、上記水平走査における
各信号線に対するビデオ信号の書き込みの際に生じる各
信号線間のビデオ信号の電位のオフセットを補正するタ
イミングを上記プリチャージ信号の発生する期間内にす
るオフセット補正信号発生手段を備えたものである。
【0007】このような液晶表示装置によれば以下の作
用をする。オフセットキャンセル信号発生手段には、プ
リチャージ信号及び水平クロック信号が供給されるの
で、オフセットキャンセル信号発生手段において、オフ
セットキャンセル信号が出力される。オフセットキャン
セル信号は、立ち上がり時点がプリチャージ信号よりも
所定遅延量だけ遅延して立ち下がり時点がプリチャージ
信号よりも所定遅延量だけ先行する信号波形となる。こ
れにより、プリチャージ信号のアクティブとなる期間内
でアクティブとなる水平クロック信号に同期したオフセ
ットキャンセル信号を発生させることができる。
【0008】このオフセットキャンセル信号をオフセッ
トキャンセル手段に供給することにより、オフセットキ
ャンセル手段は、プリチャージ期間内のオフセットキャ
ンセル信号のアクティブの期間内で、各信号線Yの出力
と基準電圧とを比較して、各信号線Yの出力と基準電圧
との差を検出して、この差に対応したサンプリング幅の
修正データを水平走査のドライバに供給することによ
り、各信号線に供給された入力ビデオ信号の各チャンネ
ル間の電位偏差であるオフセットをキャンセルする。
【0009】
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施の形態について説明する。本実施の形態の液晶
表示装置は、多チャンネル出力の液晶表示装置のドライ
バにおいて、自動的にプリチャージ期間内に、出力偏差
を補正するためのタイミングを制御するオフセットキャ
ンセル信号を発生させるものである。
【0010】図1を参照して本実施の形態の液晶表示装
置の構成を説明する。本実施の形態の液晶表示装置は、
液晶表示部として、行状のゲート線Xと、列状の信号線
Yと、両者の各交差部に配された行列状の液晶画素LC
と、個々の液晶画素LCに対応して駆動用の薄膜トラン
ジスタTrとを有して構成される。本実施の形態では、
液晶を利用した画素LCを用いているが、これに限られ
るものでなく他の電気光学物質を用いても良い。薄膜ト
ランジスタTrのソース電極は対応する信号線Yに接続
され、ドレイン電極は対応する液晶画素LCに接続され
ている。
【0011】また、本実施の形態の液晶表示装置は、V
ドライバ1が設けられていて、Vドライバ1は各ゲート
線Xを線順次走査して一水平期間毎に一行分の液晶画素
LCを選択する垂直走査回路を構成する。具体的には、
Vドライバ1は垂直クロック信号VCKに同期して垂直
スタート信号VSTを順次転送して選択パルスφV1、
φV2、・・・、φVMを各ゲート線Xに出力する。こ
れにより、薄膜トランジスタTrが開閉制御される。
【0012】また、本実施の形態の液晶表示装置は、H
ドライバ2が設けられていて、Hドライバ2は一水平期
間内で入力ビデオ信号VSIGを各信号線Yに順次サン
プリングして選択された一行分の液晶画素LCに点順次
で入力ビデオ信号VSIGの書き込みを行う水平走査回
路を構成する。具体的には、各信号線Yの一端には水平
スイッチング素子HSW1、HSW2、HSW3、HS
W4、・・・、HSWNが設けられていて、各スイッチ
ング素子はビデオライン3に接続され、入力ビデオ信号
VSIGが供給される。一方、Hドライバ2は、所定の
水平クロック信号HCKに同期して水平スタート信号H
STを順次転送して、サンプリングパルスφH1、φH
2、φH3、φH4、・・・、φHNを出力する。これ
らのサンプリングパルスは対応する水平スイッチング素
子を開閉制御し、個々の信号線Yに入力ビデオ信号VS
IGをサンプルホールドする。
【0013】また、本実施の形態の液晶表示装置は、プ
リチャージ手段4が設けられていて、プリチャージ手段
4は各信号線Yに対する入力ビデオ信号VSIGの順次
サンプリングに先行して、水平同期信号に同期した所定
のプリチャージ信号VPSを各信号線Yに順次供給し、
サンプリングによる各信号線Yの充放電を抑制する。こ
れにより、ビデオライン3の電位揺れが少なくなる。具
体的には、プリチャージ手段4は、個々の信号線Yの端
部に接続したスイッチング素子PSW1、PSW2、P
SW3、PSW4、・・・、PSWNと、Pドライバ5
とを有していて、スイッチング素子PSWを順次開閉制
御して各信号線Yにプリチャージ信号VPSを供給する
制御手段を構成している。
【0014】具体的には、プリチャージ手段4は、Pド
ライバ5はHドライバ2と同様の構成を有しいて、水平
クロック信号HCKと同じ水平クロックPCKに同期し
て水平スタート信号PSTを順次転送して、サンプリン
グパルスφP1、φP2、φP3、φP4、・・・、φ
PNを出力する。これらのプリチャージ用のサンプリン
グパルスにより水平スイッチング素子が順次開閉制御さ
れる。本実施の形態では、Hドライバ2とは別に設けら
れたPドライバ5によりプリチャージ信号VPSのサン
プリングを制御する構成を示したが、Hドライバ2とP
ドライバ5とを一体として構成するようにしても良い。
この場合には、水平スイッチHSW,PSWはいずれも
信号線Yの一端側に設けるようにする。
【0015】なお、Hドライバ2やPドライバ5等の水
平走査回路はシフトレジスタを基本構成とし、薄膜トラ
ンジスタあるいは単結晶シリコントランジスタを集積形
成したものである。また、入力ビデオ信号VSIGのサ
ンプリング用のスイッチング素子PSWは、NMOS,
PMOS,CMOS等で構成する。
【0016】また、本実施の形態の液晶表示装置は、各
信号線に供給された入力ビデオ信号VSIGの各チャン
ネル間の電位偏差であるオフセットをキャンセルするよ
うにHドライバ2にフィードバック信号を供給してサン
プリングパルスφH1、φH2、φH3、φH4、・・
・、φHNのサンプリング幅を修正してオフセットをキ
ャンセルするオフセットキャンセル回路9を有する。具
体的には、オフセットキャンセル回路9は、各信号線Y
の出力と基準電圧とを比較して、各信号線Yの出力と基
準電圧との差を検出して、この差に対応したサンプリン
グ幅の修正データをHドライバ2に供給するものであ
る。
【0017】また、本実施の形態の液晶表示装置は、特
に、このオフセットキャンセル回路9におけるオフセッ
トキャンセルの動作を行うタイミングを設定するオフセ
ットキャンセル信号OCSを発生するオフセットキャン
セル信号発生回路6を有して構成される。具体的には、
オフセットキャンセル信号発生回路6は、水平同期信号
に同期したプリチャージ信号VPSと水平クロック信号
PCKとを用いて、プリチャージ信号VPSの発生する
期間内でオフセットキャンセルの動作を行うタイミング
を設定するオフセットキャンセル信号OCSが自動的に
生成される。本実施の形態では、オフセットキャンセル
信号発生回路6は、プリチャージ信号VPSを水平クロ
ック信号PCKにより所定期間遅延させるディレイ回路
7と、ディレイ回路7の出力とプリチャージ信号VPS
との論理和を演算するアンド回路8とを有して構成され
る。このようにすることにより、プリチャージ信号VP
Sがアクティブ(この実施の形態ではハイレベル)とな
るプリチャージ期間内で、オフセットキャンセル回路9
におけるオフセットキャンセルの動作を行うタイミング
を設定するオフセットキャンセル信号OCSを発生させ
ることができる。なお、オフセットキャンセル信号発生
回路6は、これに限らず、他の構成で実現してもよい。
【0018】このように構成された本実施の形態の液晶
表示装置の動作を以下に説明する。上述したように、P
ドライバ5は、水平クロック信号PCKに同期してスタ
ート信号PSTを順次転送し、プリチャージ用のサンプ
リングパルスφP1、φP2、φP3、φP4、・・
・、φPNを出力する。同様にHドライバ2も水平クロ
ック信号HCKに同期して水平スタート信号HSTを順
次転送し、サンプリングパルスφH1、φH2、φH
3、φH4、・・・、φHNを出力する。本実施の形態
では、水平クロック信号PCKと水平クロック信号HC
Kとは同一の水平クロック信号を用いている。一方、水
平スタート信号は、PSTは水平同期信号と同期して非
ビデオ信号期間に出力され、HSTはビデオ信号の先頭
に出力される。このように、プリチャージ用のサンプリ
ングパルスは、入力ビデオ信号VSIGの有効画素が存
在しない非ビデオ信号期間に出力される。
【0019】Hドライバ2側には入力ビデオ信号VSI
Gが供給され、Pドライバ5側には水平同期信号に同期
したプリチャージ信号VPSが供給される。図2Aに示
すように入力ビデオ信号VSIGは、非ビデオ信号期間
とビデオ信号期間とを繰り返すと共にビデオ信号期間で
白レベルと黒レベルの間で変化する波形となっている。
一方、プリチャージ信号VPSは、図2Bに示すよう
に、水平同期信号に同期して非ビデオ信号期間にアクテ
ィブ(本実施の形態ではハイレベル)で白レベルと黒レ
ベルの中間の灰レベルの一定電位となり、ビデオ信号期
間にネガティブとなる波形となっている。なお、プリチ
ャージ信号VPSは、これに代えて、入力ビデオ信号V
SIGと同一極性で且つ同一波形を有する波形にしても
良い。入力ビデオ信号VSIGとプリチャージ信号VP
Sとで同一の波形を用いると、サンプリング時における
信号線の充放電量が極端に少なくなり、ビデオライン3
の電位揺れをきわめて効果的に抑制することができる。
【0020】ここで、特に、オフセットキャンセル信号
発生回路6には、プリチャージ信号VPS及び水平クロ
ック信号PCKが供給されるので、オフセットキャンセ
ル信号発生回路6において、プリチャージ信号VPSが
ディレイ回路7により所定遅延量だけ遅延されて、遅延
信号とプリチャージ信号VPSとがアンド回路8に供給
されて論理和演算されてオフセットキャンセル信号OC
Sが出力される。オフセットキャンセル信号OCSは、
図2Cに示すように、立ち上がり時点がプリチャージ信
号VPSよりも所定遅延量だけ遅延して立ち下がり時点
がプリチャージ信号VPSよりも所定遅延量だけ先行す
る信号波形となる。
【0021】これにより、プリチャージ信号VPSのア
クティブ(本実施の形態ではハイレベル)となる期間内
でアクティブとなる水平クロック信号PCKに同期した
オフセットキャンセル信号OCSを発生させることがで
きる。このようにして、ドライバの外部に特に信号発生
回路を設けることなく、既存のプリチャージ信号VPS
及び水平クロック信号PCKとを用いて簡単な構成でし
かも自動的に、オフセットキャンセルのタイミングを制
御するオフセットキャンセル信号OCSを発生させるこ
とができる。上述したように、液晶表示装置においては
プリチャージ動作が必要であるため、ビデオ信号の表示
期間以前の非ビデオ信号期間にプリチャージのための期
間が予め設定されている。このプリチャージのための期
間を利用してオフセットキャンセル信号OCSを発生さ
せるので、このオフセットキャンセル信号OCSを発生
させる動作のために特に新たなタイミングを設定する必
要がない。
【0022】このオフセットキャンセル信号OCSをオ
フセットキャンセル回路9に供給することにより、オフ
セットキャンセル回路9は、プリチャージ期間内のオフ
セットキャンセル信号OCSのアクティブの期間内で、
各信号線Yの出力と基準電圧とを比較して、各信号線Y
の出力と基準電圧との差を検出して、この差に対応した
サンプリング幅の修正データをHドライバ2に供給する
ことにより、各信号線に供給された入力ビデオ信号VS
IGの各チャンネル間の電位偏差であるオフセットをキ
ャンセルする。
【0023】このようにして、非ビデオ信号期間である
プリチャージ期間内にのみHドライバ2のサンプリング
の幅のバラツキによる入力ビデオ信号VSIGの電位の
オフセットのキャンセル動作を行うので、有効画素が存
在しない非ビデオ信号期間にオフセットのキャンセル動
作を実行することができるので、入力ビデオ信号VSI
Gが変化しないようにすることができる。
【0024】
【発明の効果】この発明の液晶表示装置は、各ゲート線
を線順次走査して一水平期間毎に一行分の画素を選択す
ることにより垂直走査を行い、一水平期間内でビデオ信
号を各信号線に順次サンプリングして選択された一行分
の画素に点順次でビデオ信号の書き込みをすることによ
り水平走査を行うと共に、各信号線に対するビデオ信号
の順次サンプリングに先行して所定のプリチャージ信号
を各信号線に供給するプリチャージ手段を有する液晶表
示装置において、上記水平走査における各信号線に対す
るビデオ信号の書き込みの際に生じる各信号線間のビデ
オ信号の電位のオフセットを補正するタイミングを上記
プリチャージ信号の発生する期間内にするオフセット補
正信号発生手段を備えたので、液晶表示装置においては
プリチャージ動作が必要であるため、ビデオ信号の表示
期間以前の非ビデオ信号期間にプリチャージのための期
間が予め設定されているが、このプリチャージのための
期間を利用してオフセットキャンセル信号を発生させる
ので、このオフセットキャンセル信号を発生させる動作
のために特に新たなタイミングを設定する必要がなく、
簡単な構成でオフセットをキャンセルすることができる
という効果を奏する。また、非ビデオ信号期間であるプ
リチャージ期間内にのみ水平走査を行うドライバのサン
プリングの幅のバラツキによる入力ビデオ信号の電位の
オフセットのキャンセル動作を行うので、有効画素が存
在しない非ビデオ信号期間にオフセットのキャンセル動
作を実行することができるので、入力ビデオ信号が変化
しないようにすることができるという効果を奏する。
【0025】また、この発明の液晶表示装置は、上述に
おいて、上記オフセット補正信号は上記プリチャージ信
号に基づいて発生するものであるので、水平走査を行う
ドライバの外部に特に信号発生回路を設けることなく、
既存のプリチャージ信号及び水平クロック信号とを用い
て簡単な構成でしかも自動的に、オフセットキャンセル
のタイミングを制御するオフセットキャンセル信号を発
生させてオフセットをキャンセルすることができるとい
う効果を奏する。
【0026】また、この発明の液晶表示装置は、上述に
おいて、上記プリチャージ信号は水平同期信号に基づい
てビデオ信号期間以外に発生するものであるので、有効
画素に干渉することなく、オフセットキャンセルのタイ
ミングを制御するオフセットキャンセル信号を発生させ
てオフセットをキャンセルすることができるという効果
を奏する。
【図面の簡単な説明】
【図1】この発明の一実施の形態の液晶表示装置の構成
図である。
【図2】この発明の一実施の形態の液晶表示装置の信号
波形図であり、図2Aは入力ビデオ信号VSIG、図2
Bはプリチャージ信号VPS、図2Cはオフセットキャ
ンセル信号OCSを示す図である。
【符号の説明】
1…Vドライバ、2…Hドライバ、3…ビデライン、4
…プリチャージ手段、5…Pドライバ、6…オフセット
キャンセル信号発生回路、7…ディレイ回路、8…アン
ド回路、9…オフセットキャンセル回路、VSIG…入
力ビデオ信号、VPS…プリチャージ信号、OCS…オ
フセットキャンセル信号、

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各ゲート線を線順次走査して一水平期間
    毎に一行分の画素を選択することにより垂直走査を行
    い、一水平期間内でビデオ信号を各信号線に順次サンプ
    リングして選択された一行分の画素に点順次でビデオ信
    号の書き込みをすることにより水平走査を行うと共に、
    各信号線に対するビデオ信号の順次サンプリングに先行
    して所定のプリチャージ信号を各信号線に供給するプリ
    チャージ手段を有する液晶表示装置において、 上記水平走査における各信号線に対するビデオ信号の書
    き込みの際に生じる各信号線間のビデオ信号の電位のオ
    フセットを補正するタイミングを上記プリチャージ信号
    の発生する期間内にするオフセット補正信号発生手段
    を、 備えたことを特徴とする液晶表示装置。
  2. 【請求項2】 請求項1記載の液晶表示装置において、 上記オフセット補正信号は上記プリチャージ信号に基づ
    いて発生するものであることを特徴とする液晶表示装
    置。
  3. 【請求項3】 請求項1記載の液晶表示装置において、 上記プリチャージ信号は水平同期信号に基づいてビデオ
    信号期間以外に発生するものであることを特徴とする液
    晶表示装置。
JP23716097A 1997-09-02 1997-09-02 表示装置 Expired - Fee Related JP3663848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23716097A JP3663848B2 (ja) 1997-09-02 1997-09-02 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23716097A JP3663848B2 (ja) 1997-09-02 1997-09-02 表示装置

Publications (2)

Publication Number Publication Date
JPH1185107A true JPH1185107A (ja) 1999-03-30
JP3663848B2 JP3663848B2 (ja) 2005-06-22

Family

ID=17011292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23716097A Expired - Fee Related JP3663848B2 (ja) 1997-09-02 1997-09-02 表示装置

Country Status (1)

Country Link
JP (1) JP3663848B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002221930A (ja) * 2000-12-16 2002-08-09 Samsung Electronics Co Ltd フラットパネル表示装置
KR100475975B1 (ko) * 2000-09-29 2005-03-15 샤프 가부시키가이샤 액정 표시 장치의 구동 장치 및 구동 방법
KR100601385B1 (ko) * 2001-02-02 2006-07-13 엔이씨 일렉트로닉스 가부시키가이샤 액정디스플레이의 신호선구동회로 및 신호선구동방법
US7079096B2 (en) 2001-09-25 2006-07-18 Sharp Kabushiki Kaisha Image display device and display driving method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475975B1 (ko) * 2000-09-29 2005-03-15 샤프 가부시키가이샤 액정 표시 장치의 구동 장치 및 구동 방법
JP2002221930A (ja) * 2000-12-16 2002-08-09 Samsung Electronics Co Ltd フラットパネル表示装置
KR100601385B1 (ko) * 2001-02-02 2006-07-13 엔이씨 일렉트로닉스 가부시키가이샤 액정디스플레이의 신호선구동회로 및 신호선구동방법
US7079096B2 (en) 2001-09-25 2006-07-18 Sharp Kabushiki Kaisha Image display device and display driving method

Also Published As

Publication number Publication date
JP3663848B2 (ja) 2005-06-22

Similar Documents

Publication Publication Date Title
JP3424387B2 (ja) アクティブマトリクス表示装置
KR100366306B1 (ko) 액티브 매트릭스 표시장치 및 그 구동방법
JP3451717B2 (ja) アクティブマトリクス表示装置及びその駆動方法
KR100507261B1 (ko) 액티브매트릭스표시장치및그구동방법
US20070132698A1 (en) Display apparatus
US5936617A (en) Display apparatus
KR101107674B1 (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
EP1662471B1 (en) Image display device, image display panel, panel drive device, and image display panel drive method
JP3633151B2 (ja) アクティブマトリクス表示装置およびその駆動方法
JP2004309821A (ja) 表示装置
KR101232164B1 (ko) 액정표시장치 및 그 구동방법
JP3663848B2 (ja) 表示装置
JP3341530B2 (ja) アクティブマトリクス表示装置
JP3666147B2 (ja) アクティブマトリクス表示装置
KR100455883B1 (ko) 액티브매트릭스 표시장치
JP3329136B2 (ja) アクティブマトリクス表示装置
JP3677996B2 (ja) 液晶装置およびその駆動方法
JP2002132227A (ja) 表示装置およびその駆動方法
KR100271669B1 (ko) 액정표시장치 및 그의 구동방법
JP3035923B2 (ja) Tftパネルの駆動方式
JPH05134631A (ja) 液晶表示素子の駆動回路
JP2005078024A (ja) 液晶表示装置、およびその駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Effective date: 20041228

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050308

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090408

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090408

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees