KR100503363B1 - Ｒｔｐ 장치의 온도 보정 방법 - Google Patents
Ｒｔｐ 장치의 온도 보정 방법 Download PDFInfo
- Publication number
- KR100503363B1 KR100503363B1 KR10-2003-0022410A KR20030022410A KR100503363B1 KR 100503363 B1 KR100503363 B1 KR 100503363B1 KR 20030022410 A KR20030022410 A KR 20030022410A KR 100503363 B1 KR100503363 B1 KR 100503363B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- sheet resistance
- temperature correction
- wafer
- heat treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 59
- 239000010941 cobalt Substances 0.000 claims abstract description 59
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 229910019001 CoSi Inorganic materials 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 239000012298 atmosphere Substances 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- NLIHPCYXRYQPSD-BAJZRUMYSA-N cordycepin triphosphate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OP(O)(=O)OP(O)(O)=O)C[C@H]1O NLIHPCYXRYQPSD-BAJZRUMYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
웨이퍼 상에 코발트 박막이 형성된 온도 보정용 웨이퍼를 제조하는 단계; 온도 보정이 필요한 RTP 장치에 온도 보정용 웨이퍼를 장착하여 열처리하는 단계; 열처리 온도에 따라 코발트 실리사이드가 형성되는 온도 보정용 웨이퍼의 면저항 및 면저항 편차를 측정하는 단계; 면저항 및 면저항 편차를 기준으로 온도 보정이 필요한 RTP 장치의 온도를 보정하는 단계를 포함하는 RTP 장치의 온도 보정 방법.
Description
본 발명은 RTP 장치의 온도 보정용 웨이퍼, 그 제조 방법 및 이를 이용한 온도 보정 방법에 관한 것이다.
일반적으로 실리사이드 형성하고 이온 주입 후 열처리하는 공정 등에 RTP (Rapid Thermal Process) 장치의 사용이 증가하는 추세이다. 이러한 RTP 장치의 챔버 내에서 웨이퍼의 온도는 중요한 공정 변수 중의 하나이다. 종래의 RTP 장치의 챔버 내에서 웨이퍼의 온도는 고온 물체로부터 방사되는 특정 파장의 휘도와 온도와의 관계를 이용하는 광 고온계(Optical Pyrometer)를 주로 사용하고 있다. 이러한 광 고온계는 상대적인 온도값을 측정하는 것이며, 시각에 의한 오차가 생기기 쉬워서 사용 전에 온도 보정이 필요하며 주기적으로 정확한 온도 보정이 필요하다.
그러나 아직 표준화된 온도 보정 장치 및 방법이 미비하다. 이와 같이 RTP 장치 공정에서 온도가 표준화되지 못함으로 인해 장비간의 레서피(Recipe) 호환이 어려우며 장비간 차이를 파악하고 보정하는 일도 거의 이루어지지 못하고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 온도 보정용 웨이퍼를 이용하여 RTP 장치의 온도를 보정하여 온도를 정확히 측정하는 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 RTP 장치의 온도 보정 방법은 웨이퍼 상에 코발트 박막이 형성된 온도 보정용 웨이퍼를 제조하는 단계; 온도 보정이 필요한 RTP 장치에 상기 온도 보정용 웨이퍼를 장착하여 열처리하는 단계; 상기 열처리 온도에 따라 코발트 실리사이드가 형성되는 온도 보정용 웨이퍼의 면저항 및 면저항 편차를 측정하는 단계; 상기 면저항 및 면저항 편차를 기준으로 상기 온도 보정이 필요한 RTP 장치의 온도를 보정하는 단계를 포함하는 것이 바람직하다.
또한, 상기 온도 보정용 웨이퍼는 상기 코발트 박막 상부에 형성된 캡 금속막을 더 포함하는 것이 바람직하다.
또한, 상기 캡 금속막은 TiN으로 형성하는 것이 바람직하다.
또한, 상기 열처리는 상기 온도 보정이 필요한 RTP 장치에서 400 내지 700℃ 의 범위에서 진행하는 것이 바람직하다.
또한, 상기 열처리는 760 내지 800 Torr의 질소 가스 분위기에서 10 내지 60초간 진행하는 것이 바람직하다.
또한, 상기 온도 보정용 웨이퍼의 면저항 및 면저항 편차는 4단자 방법으로 측정하는 것이 바람직하다.
또한, 상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 Co2Si에서 CoSi로 변하는 온도 중에서 면저항 편차가 가장 높은 제1 기준 온도를 기준으로 온도를 보정하는 것이 바람직하다.
또한, 상기 제1 기준 온도는 450℃인 것이 바람직하다.
또한, 상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 CoSi에서 CoSi2로 변하는 온도 중에서 면저항 편차가 가장 높은 제2 기준 온도를 기준으로 온도를 보정하는 것이 바람직하다.
또한, 상기 제2 기준 온도는 575℃인 것이 바람직하다.
또한, 상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 Co2Si이고, 면저항이 증가하지 않고 일정하며 면저항 편차가 낮은 제3 기준 온도를 기준으로 온도를 보정하는 것이 바람직하다.
또한, 상기 제3 기준 온도는 500℃인 것이 바람직하다.
또한, 상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 CoSi2이고, 면저항이 감소하지 않고 일정하며 면저항 편차가 낮은 제4 기준 온도를 기준으로 온도를 보정하는 것이 바람직하다.
또한, 상기 제4 기준 온도는 650℃인 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1에는 본 발명의 일 실시예에 따른 RTP 장치의 온도 보정 방법의 순서도가 도시되어 있다.
도면을 참조하여, 본 발명의 일 실시예에 따른 RTP 장치의 온도 보정 방법을 상세히 설명한다.
우선, 온도 보정용 웨이퍼를 제작한다.(S100)
도 2에는 온도 보정용 웨이퍼의 단면도가 도시되어 있다. 도 2에 도시된 바와 같이, 온도 보정용 웨이퍼는 웨이퍼(10)에 코발트 박막(Co)(20)이 형성되어 있고, 이러한 코발트 박막(20) 위에 캡 금속막(30)이 증착되어 있다.
웨이퍼(10)란 반도체 집적 회로 장치의 제조에 사용하는 단결정 실리콘 기판(일반적으로 거의 원반형), SOS(Silicon On Sappahire) 기판, 유리 기판 그 밖의 절연, 반절연 또는 반도체 기판 등 또는 이들을 복합한 기판을 말한다.
그리고, 코발트 박막(20)의 두께는 50 내지 200Å 인 것이 바람직하고, 캡 금속막의 두께는 50 내지 300Å 인 것이 바람직하다. 캡 금속막은 TiN으로 형성하는 것이 바람직하다. 또한 이러한 온도 보정용 웨이퍼의 제작시 캡 금속막을 증착하지 않는 것도 가능하다.
이러한 온도 보정용 웨이퍼를 제조 방법은 우선, 웨이퍼(10)에서 자연 산화막을 제거한다. 이를 위해 SC1 세정을 이용하는 것이 바람직하다. 이러한 자연 산화막이 제거된 웨이퍼(10) 위에 남아있는 여분의 자연 산화막이나 불순물 등을 제거하기 위해 스퍼터 에칭 공정을 진행한다. 이러한 스퍼터 에칭 공정은 HF 나 묽은 HF 용액 중 어느 하나를 이용하는 것이 바람직하다.
다음으로, 자연 산화막이 제거된 웨이퍼 위에 코발트 박막(20)을 스퍼터링 방법으로 증착한다. 그리고, 코발트 박막(20) 위에 캡 금속막(30)을 스퍼터링 방법으로 증착한다. 코발트 박막(20) 및 캡 금속막(30)을 증착하는 동안 진공을 유지하는 것이 바람직하다. 코발트 박막(30)과 캡 금속막(30)의 계면에 대기압에서 형성되는 자연 산화막이 존재할 경우, 이러한 자연 산화막이 확산 장벽막으로 작용하여 후술할 코발트 실리사이드(40)가 제대로 형성되지 못하고, 따라서, 면저항의 변화도 정확하게 온도를 나타내지 못하기 때문이다. 그리고, 캡 금속막(30)을 증착하는 단계의 압력은 10E-7 Torr 이하인 것이 바람직하다.
다음으로, 온도 보정이 필요한 RTP 장치에 온도 보정용 웨이퍼를 장착하여 열처리하여 코발트 실리사이드(40)를 형성한다.(S200)
일반적으로 코발트 실리사이드(40) 형성 공정은 400 내지 700℃ 범위에서 공정이 진행되므로, 온도 보정이 필요한 RTP 장치에 온도 보정용 웨이퍼를 장착하여 400 내지 700℃ 범위에서 열처리하여 코발트 실리사이드(40)를 형성한다. 열처리는 질소분위기에서 760 내지 800 Torr에서 10 내지 60초간 진행하는 것이 바람직하다.
그리고, 온도 보정용 웨이퍼를 열처리하여 코발트 실리사이드를 형성하며 열처리 온도에 따른 온도 보정용 웨이퍼의 면저항 및 면저항 편차(3σ%)를 측정한다.(S300)
4단자 방법을 이용하여 온도 보정용 웨이퍼의 면저항(Sheet Resistance,Rs)을 측정한다. 실질적으로는 코발트 실리사이드(40)의 면저항을 측정하는 것이다. 온도 보정용 웨이퍼의 많은 지점을 측정할수록 오차를 줄일 수 있다. 본 발명의 일 실시예에서는 49 개의 지점을 측정하였다. 여기서, 면저항 편차는 3σ% 의 표준 편차의 방법으로 측정된 것이므로 도 4에서 낮은 값일수록 각 지점간의 면저항값의 편차가 적으므로 면저항이 균일한 것이다.
그리고, 측정된 온도에 따른 면저항 및 면저항 편차(3σ%)를 기준 온도와 비교하여 그 차이값 만큼 온도 보정이 필요한 RTP 장치의 온도를 보정한다.(S400)
도 4에는 코발트 실리사이드(40)의 형성 온도에 따른 면저항 및 면저항 편차의 변화를 도시하였다. 도 4에 도시된 바와 같이, 코발트 실리사이드(40)의 형성 온도 변화에 따라 코발트 실리사이드(40)의 면저항이 변한다.
코발트 실리사이드(40)는 형성 온도가 증가함에 따라 Co2Si 에서 CoSi로, CoSi에서 CoSi2 의 조성을 가지도록 변한다. 이에 따라 면저항은 코발트 실리사이드(40)의 형성 온도가 증가함에 따라 낮은 값에서 높은 값으로, 다시 낮은 값으로 변한다.
이러한 코발트 실리사이드(40)의 조성은 450℃ 부근에서 Co2Si 가 CoSi로 변화하며, 600℃ 부근에서 CoSi 가 CoSi2 로 변화한다.
이러한 코발트 실리사이드(40) 형성의 특성은 코발트 박막의 두께, 캡 금속막의 변화 및 웨이퍼 종류와 무관하게 재현성 있게 나타나므로 면저항 측정을 통해 온도를 보정할 수 있다.
도 4를 참고로 하여 이하에서 상세히 설명한다.
도 4에 도시된 바와 같이, 약 400℃ 영역의 Co2Si가 약 500℃ 영역의 CoSi로 조성이 변함에 따라 코발트 실리사이드(40)의 면저항은 약 5Ω/㎡에서 약 30Ω/㎡로 증가한다. 또한, 약 475 내지 550℃ 영역의 CoSi가 650℃ 이상 영역의 CoSi2로 변함에 따라 약 30Ω/㎡의 면저항이 약 3Ω/㎡로 감소한다. 그리고, 650℃ 이상의 온도에서는 면저항이 낮고 변화가 없다.
또한, 코발트 실리사이드(40)(40)의 면저항 편차는 조성이 변하는 450℃ 부근 및 575℃ 부근에서 큰 값을 갖는다. 그리고, 조성이 변하지 않는 475 내지 550℃ 영역 과 650℃ 부근에서는 아주 작은 값을 나타내며 650℃ 이상에서는 일정하게 유지된다.
따라서, 코발트 실리사이드(40)의 조성이 Co2Si에서 CoSi로 변함에 따라 면저항 편차가 가장 높아지는 450℃의 온도를 제1 기준 온도로 하여 표준화 할 수 있으며, CoSi에서 CoSi2로 조성이 변함에 따라 면저항 편차가 가장 높아지는 575℃의 온도를 제2 기준 온도로 표준화 할 수 있다.
그러므로, 온도 보정이 필요한 RTP 장치에서 코발트 실리사이드(40)의 조성이 Co2Si에서 CoSi로 변함에 따라 면저항 편차가 가장 높아지는 온도와 제1 기준 온도와의 차이값을 비교하여 그 차이만큼 RTP 장치의 온도를 보정한다. 동일하게 코발트 실리사이드(40)의 조성이 CoSi에서 CoSi2로 조성이 변함에 따라 면저항 편차 가 가장 높아지는 온도와 제2 기준 온도와의 차이값을 비교하여 그 차이만큼 RTP 장치의 온도를 보정한다.
그리고, 코발트 실리사이드(40)의 조성이 CoSi로 일정하여 면저항이 증가하지 않고 일정하며, 면저항 편차가 낮고 안정되는 500℃의 온도를 제3 기준 온도로 표준화할 수 있다. 또한, 코발트 실리사이드(40)의 조성이 CoSi2로 일정하여 면저항이 감소하지 않고 일정하며, 면저항 편차가 낮고 안정되는 650℃온도를 제4 기준 온도로 표준화할 수 있다.
그러므로, 온도 보정이 필요한 RTP 장치에서 코발트 실리사이드(40)의 조성이 CoSi로 일정하여 면저항이 증가하지 않고 일정하며, 면저항 편차가 낮고 안정되는 온도와 제3 기준 온도와의 차이값을 비교하여 그 차이만큼 RTP 장치의 온도를 보정한다. 동일하게 코발트 실리사이드(40)의 조성이 CoSi2로 일정하여 면저항이 감소하지 않고 일정하며, 면저항 편차가 낮고 안정되는 온도와 제4 기준 온도와의 차이값을 비교하여 그 차이만큼 RTP 장치의 온도를 보정한다.
또한, 어느 하나의 RTP 장치에 대한 이러한 기준 온도에 따라 같은 공정을 진행하는 기타 모든 RTP 장치의 온도를 보정함으로써 RTP 장치의 온도의 오차를 줄일 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 RTP 장치의 온도 보정 방법은 코발트 실리사이드 형성 공정에서 사용되는 온도를 기준으로 RTP 장치의 온도를 보정하고, 따라서, RTP 장치의 온도를 정확히 측정하여 온도 오차를 줄일 수 있다는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 RTP 장치의 온도 보정 방법의 순서도이고,
도 2는 본 발명의 일 실시예에 따른 RTP 장치의 온도 보정 방법에 사용되는 온도 보정용 웨이퍼의 단면도이고,
도 3은 도 2의 온도 보정용 웨이퍼에 열처리에 의해 코발트 실리사이드가 형성되는 것을 도시한 도면이고,
도 4는 코발트 실리사이드의 형성 온도에 따른 면저항 및 면저항 편차의 변화를 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 ; 웨이퍼 20 ; 코발트 박막
30 ; 캡 금속막 40 ; 코발트 실리사이드
Claims (18)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 웨이퍼 상에 코발트 박막과 상기 코발트 박막 상부에 형성된 캡 금속막이 형성된 온도 보정용 웨이퍼를 제조하는 단계;온도 보정이 필요한 RTP 장치에 상기 온도 보정용 웨이퍼를 장착하여 열처리하는 단계;상기 열처리 온도에 따라 코발트 실리사이드가 형성되는 온도 보정용 웨이퍼의 면저항 및 면저항 편차를 측정하는 단계;상기 면저항 및 면저항 편차를 기준으로 상기 온도 보정이 필요한 RTP 장치의 온도를 보정하는 단계를 포함하며,상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 Co2Si에서 CoSi로 변하는 온도 중에서 면저항 편차가 가장 높은 제1 기준 온도를 기준으로 온도를 보정하는 RTP 장치의 온도 보정 방법.
- 제7항에서,상기 제1 기준 온도는 450℃인 RTP 장치의 온도 보정 방법.
- 웨이퍼 상에 코발트 박막과 상기 코발트 박막 상부에 형성된 캡 금속막이 형성된 온도 보정용 웨이퍼를 제조하는 단계;온도 보정이 필요한 RTP 장치에 상기 온도 보정용 웨이퍼를 장착하여 열처리하는 단계;상기 열처리 온도에 따라 코발트 실리사이드가 형성되는 온도 보정용 웨이퍼의 면저항 및 면저항 편차를 측정하는 단계;상기 면저항 및 면저항 편차를 기준으로 상기 온도 보정이 필요한 RTP 장치의 온도를 보정하는 단계를 포함하며,상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 CoSi에서 CoSi2로 변하는 온도 중에서 면저항 편차가 가장 높은 제2 기준 온도를 기준으로 온도를 보정하는 RTP 장치의 온도 보정 방법.
- 제9항에서,상기 제2 기준 온도는 575℃인 RTP 장치의 온도 보정 방법.
- 웨이퍼 상에 코발트 박막과 상기 코발트 박막 상부에 형성된 캡 금속막이 형성된 온도 보정용 웨이퍼를 제조하는 단계;온도 보정이 필요한 RTP 장치에 상기 온도 보정용 웨이퍼를 장착하여 열처리하는 단계;상기 열처리 온도에 따라 코발트 실리사이드가 형성되는 온도 보정용 웨이퍼의 면저항 및 면저항 편차를 측정하는 단계;상기 면저항 및 면저항 편차를 기준으로 상기 온도 보정이 필요한 RTP 장치의 온도를 보정하는 단계를 포함하며,상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 Co2Si이고, 면저항이 증가하지 않고 일정하며 면저항 편차가 낮은 제3 기준 온도를 기준으로 온도를 보정하는 RTP 장치의 온도 보정 방법.
- 제11항에서,상기 제3 기준 온도는 500℃인 RTP 장치의 온도 보정 방법.
- 웨이퍼 상에 코발트 박막과 상기 코발트 박막 상부에 형성된 캡 금속막이 형성된 온도 보정용 웨이퍼를 제조하는 단계;온도 보정이 필요한 RTP 장치에 상기 온도 보정용 웨이퍼를 장착하여 열처리하는 단계;상기 열처리 온도에 따라 코발트 실리사이드가 형성되는 온도 보정용 웨이퍼의 면저항 및 면저항 편차를 측정하는 단계;상기 면저항 및 면저항 편차를 기준으로 상기 온도 보정이 필요한 RTP 장치의 온도를 보정하는 단계를 포함하며,상기 열처리에 의해 형성된 코발트 실리사이드의 조성이 CoSi2이고, 면저항이 감소하지 않고 일정하며 면저항 편차가 낮은 제4 기준 온도를 기준으로 온도를 보정하는 RTP 장치의 온도 보정 방법.
- 제13항에서,상기 제4 기준 온도는 650℃인 RTP 장치의 온도 보정 방법.
- 제7항 내지 제 14항 중 어느 한 항에서,상기 캡 금속막은 TiN으로 형성하는 RTP 장치의 온도 보정 방법.
- 제7항 내지 제 14항 중 어느 한 항에서,상기 열처리는 상기 온도 보정이 필요한 RTP 장치에서 400 내지 700℃ 의 범위에서 진행하는 RTP 장치의 온도 보정 방법.
- 제7항 내지 제 14항 중 어느 한 항에서,상기 열처리는 760 내지 800 Torr의 질소 가스 분위기에서 10 내지 60초간 진행하는 RTP 장치의 온도 보정 방법.
- 제7항 내지 제 14항 중 어느 한 항에서,상기 온도 보정용 웨이퍼의 면저항 및 면저항 편차는 4단자 방법으로 측정하는 RTP 장치의 온도 보정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0022410A KR100503363B1 (ko) | 2003-04-09 | 2003-04-09 | Ｒｔｐ 장치의 온도 보정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0022410A KR100503363B1 (ko) | 2003-04-09 | 2003-04-09 | Ｒｔｐ 장치의 온도 보정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040088283A KR20040088283A (ko) | 2004-10-16 |
| KR100503363B1 true KR100503363B1 (ko) | 2005-07-26 |
Family
ID=37370169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0022410A KR100503363B1 (ko) | 2003-04-09 | 2003-04-09 | Ｒｔｐ 장치의 온도 보정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100503363B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800652B1 (ko) * | 2006-12-11 | 2008-02-01 | 동부일렉트로닉스 주식회사 | Ｒｔｐ 장비의 모니터링 방법 |
| CN102054655B (zh) * | 2009-10-30 | 2013-06-05 | 无锡华润上华半导体有限公司 | 监控退火机台温度的方法 |
| CN107946204B (zh) * | 2017-11-15 | 2020-12-04 | 上海华虹宏力半导体制造有限公司 | 快速热处理机台的调机方法 |
-
2003
- 2003-04-09 KR KR10-2003-0022410A patent/KR100503363B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040088283A (ko) | 2004-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100236500B1 (ko) | 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치 | |
| US20080248599A1 (en) | Rapid Thermal Anneal Equipment and Method Using Sichrome Film | |
| KR100503363B1 (ko) | Ｒｔｐ 장치의 온도 보정 방법 | |
| KR100266328B1 (ko) | 티타늄실리사이드형성방법및이를이용한티타늄실리사이드의형성온도보정방법 | |
| JP2003022981A (ja) | 高融点金属シリサイド化相転移温度点を用いてｒｔｐ低温操作を制御及び／又は較正する方法 | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| JP2001247958A (ja) | ボロメータ材料の作製方法及びボロメータ素子 | |
| US5902504A (en) | Systems and methods for determining semiconductor wafer temperature and calibrating a vapor deposition device | |
| JP2000121447A (ja) | 放射温度計を用いた温度測定方法 | |
| US20050120961A1 (en) | Rapid thermal processing system, method for manufacuturing the same, and method for adjusting temperature | |
| JPS6128213B2 (ko) | ||
| US7196398B2 (en) | Resistor integration structure and technique for noise elimination | |
| US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
| US6291337B1 (en) | Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer | |
| US6624095B1 (en) | Method for manufacturing a semiconductor device | |
| KR100657138B1 (ko) | ＣＶＤ ＴｉＮ 장치의 온도 보정 방법 | |
| KR100497199B1 (ko) | 반도체 소자 제조 장치의 온도 보정용 웨이퍼, 그 제조방법 및 이를 이용한 온도 보정 방법 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| US6362088B1 (en) | Method of forming ohmic conductive components in a single chamber process | |
| JP2000124220A (ja) | 半導体装置の製造方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JP3410070B2 (ja) | Ｗポリサイドゲート構造 | |
| KR100458294B1 (ko) | 반도체소자의장벽금속층형성방법 | |
| JPH01304727A (ja) | 半導体装置の製造方法 | |
| JPH05160069A (ja) | 半導体装置のコンタクト及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090701 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |