KR100501698B1

KR100501698B1 - 재설계가 용이한 화상형성장치 및 그에 따른화상형성장치의 부품 배치방법

Info

Publication number: KR100501698B1
Application number: KR10-2003-0049666A
Authority: KR
Inventors: 안승덕; 양철주; 박상신; 엄윤섭; 김용근
Original assignee: 삼성전자주식회사
Priority date: 2002-07-22
Filing date: 2003-07-21
Publication date: 2005-07-18
Also published as: KR20040021524A

Abstract

재설계가 용이한 화상형성장치가 개시된다. 본 화상형성장치는, 외부 기기로부터 인가되는 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 외부 기기로부터 인가되는 인쇄데이터를 이미지데이터의 형태로 변환 처리하는 화상처리부, 이미지데이터에 대한 인쇄작업을 수행하도록 엔진메카니즘를 제어하는 엔진제어부를 포함하며, 엔진제어부와 화상처리부는 제1구역 및 제2구역으로 분할된 단일 PCB상에 각각 배치되며, 제1구역은 엔진제어부가 배치되되, 엔진메카니즘와 인터페이싱 하기 위한 커넥터를 포함하고, 제2구역은 화상처리부가 배치되되, 엔진제어부의 구성소자중 화상처리부에서 공동으로 사용 가능한 회로소자가 배치된다. 이러한 화상형성장치에 의하면, 화상형성장치의 기능을 업그레이드 하거나 새로운 기능을 추가하고자 할때, 엔진제어부를 재활용 함으로서 재설계에 소요되는 시간 및 비용을 감소시키며, 화상처리부에 구비되는 랜덤 억세스 메모리, 플래시롬, 및 EEPROM을 엔진제어부에서 공유하도록 함으로서 화상형성장치의 제작 단가를 낮출수 있다.

Description

재설계가 용이한 화상형성장치 및 그에 따른 화상형성장치의 부품 배치방법{Image forming device easy to remodeling and method for placing image forming device on PCB}

본 발명은 화상형성장치에 관한 것으로, 특히 화상형성장치의 인쇄 처리성능이나 새로운 기능의 추가시 재설계가 용이한 화상형성장치 및 화상형성장치의 부품 배치방법에 관한 것이다.

레이저프린터와 같은 화상형성장치는 퍼스널 컴퓨터와 같은 정보처리장치로부터 인가되는 인쇄데이터를 종이와 같은 인쇄매체에 재현하는 기능 이외에도 팩스, 및 복사기와 연동되어 복합기로서 구성되는 추세에 있다. 이에 따라, 레이저프린터와 같은 화상형성장치의 금형 및 전자회로기판(Printed Circuit Board, 이하 "PCB"라 한다)의 업그레이드 주기가 빨라지고 있으나, 금형 설계의 경우 전자회로기판의 설계에 비해 많은 시간이 소요되며, 설계된 금형에 대한 신뢰성 테스트를 필요로 한다. 따라서, 화상형성장치는 신뢰성 테스트를 마친 금형의 설계주기를 통상 3년 ∼ 5년으로 하며, 새로운 기능을 추가하고자 할때는 주로 전자회로기판을 재설계한다.

한편, 상기한 설계상의 특징에 따라 금형설계와 전자회로기판 설계에 대해 각각 다른 회사에서 독립적으로 이루어지는 경우가 많다. 이 경우, 금형은 화상형성장치를 구동하기 위한 각종 모터 및 모터를 제어하기 위한 전자회로기판을 구비한다. 통상, 모터와 모터를 제어하기 위한 전자회로기판은 하나의 셋트(set)로 판매되는 경우가 많으며, 화상형성장치를 설계시, 모터를 구동하기 위한 전자회로기판이 검증된 것이므로 신뢰성 테스트에 소요되는 시간을 감소시킬 수 있다. 그러나, 이와 같이 금형 및 금형을 구동하기 위한 전자회로기판을 별도로 구매하여 화상형성장치를 설계하고자 하면, 금형에 포함되는 전자회로기판에 별도의 프로세서, 랜덤 억세스 메모리, 및 프로세서를 구동하기 위한 프로그램이 저장되는 플래시롬(또는 마스크롬, EPROM등)이 장착되어야 하며, 설계자는 이부분에 대해 설계변경을 하기가 용이하지 않다.

도 1은 종래의 레이저프린터에 대한 블록개념도를 나타낸다.

도시된 레이저프린터는, 화상처리부(20), 전원공급부(SMPS)(30), 엔진제어부(40), 고압생성부(HVPS)(50), 및 엔진메카니즘(60)을 갖는다.

화상처리부(20)는 호스트 컴퓨터(10)로부터 인가되는 인쇄데이터를 엔진제어부(40)에서 처리 가능한 이미지데이터, 예컨데 비트맵(bit map) 포멧으로 변환한다. 전원공급부(SMPS)(30)는 화상처리부(20), 엔진제어부(40), 고압생성부(50), 및 엔진메카니즘(60)을 구동하기 위한 전원을 생성한다. 엔진제어부(40)는 화상처리부(20)로부터 인가되는 이미지데이터에 따라 엔진메카니즘(60)의 구동을 제어한다. 엔진메카니즘(60)은 엔진제어부(40)에 의해 구동되어 종이와 같은 인쇄매체에 소정의 화상을 구현하며, 모터(motor), 롤러(roller), 및 감광드럼(Organic Photo Conductor)과 같은 기계적인 장치로 구성된다. 여기서, 엔진제어부(40)는 프로세서(미도시), 랜덤 억세스 메모리(미도시), 및 프로세서를 구동하기 위한 프로그램이 저장되는 플래시롬(또는 마스크롬, EPROM등, 미도시)등을 구비하며, 이미지데이터에 응답하여 모터, 롤러, 및 감광드럼과 같은 기계적인 장치의 동작을 제어한다.

도 2a와 도 2b는 각각 도 1에 도시된 화상처리부(20)와 엔진제어부(40)에 대한 내부 블럭개념도를 나타낸다.

먼저, 도 2a에 도시된 화상처리부(20)는 호스트 컴퓨터(10)로부터의 인쇄데이터를 인가받는 인터페이스부(21), 화상처리부(20)를 전반적으로 제어하는 프로세서(CPU)(23), 프로세서(CPU)(23)를 구동하기 위한 제어 프로그램및 각종 응용 프로그램을 저장하는 롬(ROM)(22), 프로세서(CPU)(23)의 프로그램 수행결과에 따른 데이터 및 호스트 컴퓨터(10)로부터 인가되는 인쇄데이터를 처리하는 과정에서 발생하는 데이터를 임시 저장하는 랜덤 억세스 메모리(RAM)(24), 및 화상처리부(20)의 초기 조건이나 제어 설정치등을 저장하는 EEPROM(25)을 구비한다.

다음으로, 도 2b에 도시된 엔진제어부(40)는 엔진제어부(20)가 턴-온 또는 리셋시 초기에 실행할 제어프로그램을 프로세서(CPU)(42)에 로드하기 위한 롬(41)(ROM), 롬(41)(ROM)에 저장된 프로그램에 따라 엔진제어부(40)를 전반적으로 제어하는 프로세서(CPU)(42), 프로세서(CPU)(42)의 프로그램 수행에 따른 임시 데이터를 저장하는 랜덤 억세스 메모리(RAM)(43), 및 엔진메카니즘(60)의 제어용 데이터나 동작상태를 설정하기 위한 설정값을 저장하는 EEPROM(44), 및 엔진메카니즘(60)과 프로세서(CPU)(42)간에 인터페이스를 제공하는 엔진인터페이스부(45)를 갖는다.

상기한 바와 같이, 종래의 엔진제어부(40)와 화상처리부(20)는 독립적인 전자회로기판에 형성되며, 각각의 전자회로기판에는 프로세서(23, 42), 롬(ROM)(22, 41), 랜덤 억세스 메모리(24, 43), 및 EEPROM(25, 44)이 구비된다. 이에 따라, 프로세서(23)와 프로세서(42)간의 데이터 전송을 위해 별도의 인터페이스회로(미도시)가 필요하다. 예컨데, 프로세서(23, 42)가 서로 다른 입출력 인터페이스를 지원하는 경우 두개의 프로세서(23, 42)간의 데이터 포멧을 변환하기 위한 인터페이스 회로는 반드시 필요하게 된다. 이와 같은 인터페이스회로는 화상형성장치의 제조 단가를 상승시키게 되며, 각 프로세서(23, 43)간의 데이터 전송 속도를 감소시키는 문제점이 있다.

도 3은 도 1에 도시된 엔진메카니즘(60)에 대한 개략적인 단면도를 나타낸다.

도시된 엔진메카니즘(60)은 전기적인 대전이 가능한 층을 보유하며 광원의 노출에 의해 대전된 곳에서의 전위차가 발생되는 감광드럼(61), 감광드럼(61)을 대전시키는 대전부(62), 형성하고자 하는 화상 데이터의 전기적인 신호를 광학적인 신호로 변환하여 감광드럼(61)에 주사함으로써 전기적인 전위차에 의한 정전잠상을 형성하는 노광부(LSU)(63), 감광드럼(61)에 색상별 토너를 순차적으로 공급하여 현상하는 현상부(64), 감광드럼(61)에 형성된 토너화상을 인쇄용지(P)로 전사하는 전사부(65), 및 인쇄용지(P)로 전사된 토너화상을 인쇄용지(P)에 고착시키는 정착부(66)를 포함한다.

현상부(64)는 옐로우(Y), 마젠타(M), 시안(C) 및 블랙(B) 네가지 색의 컬러토너를 순차적으로 감광드럼(61)에 공급하여 현상하는 네 개의 토너저장통(64a ∼ 64d)을 포함하며, 회전운동에 의해 토너저장통(64a ∼ 64d)에 저장된 컬러 토너를 감광드럼(61)에 공급한다. 참조부호 64e는 옐로우 컬러 토너를 감광드럼(61)에 인가하기 위한 현상롤러를 나타내며, 컬러토너(64b ∼ 64d)에 하나씩 구비된다.

전사부(65)는 감광드럼(61)에 형성된 토너화상의 이동매체가 되는 전사벨트(65a), 감광드럼(61)의 토너화상을 전사벨트(65a)로 전사시키는 제1전사롤러(65b) 및 전사벨트(65a)의 토너화상을 인쇄용지(P)로 전사시키는 제2전사롤러(65c)를 포함한다.

상기와 같이 구성된 화상형성장치는, 대전부(62)에 의해 일정전위로 대전된 감광드럼(61)에 노광부(63)에 의해 레이저 빔이 주사됨으로써 감광드럼(61)에는 정전잠상이 형성된다.

다음으로, 현상부(64)에 의한 정전잠상의 현상이 이루어지는데, 이때, 통상 옐로우, 마젠타, 시안 및 블랙의 색상 순서로 각각의 컬러 토너(64a ∼ 64d)가 현상부(64)의 회전에 따라 감광드럼(61)과 순차적으로 인가되면서 현상작업이 수행된다.

상기와 같은 현상과정에 의해 감광드럼(61)에 형성된 가시적인 칼라 화상은 전사벨트(65a)에 중첩 전사되고, 이 전사벨트(65a)의 화상이 전사벨트(65a)와 제2 전사롤러(65c) 사이를 통과하는 인쇄용지(P)에 전사된다.

화상이 전사된 인쇄용지는 계속해서 정착부(66)를 통과하며, 여기서 화상이 인쇄용지(P)에 고착된 후 배출된다.

도 4는 도 1 내지 도 3에 도시된 화상처리부(20), 엔진제어부(40) 및 엔진부(60)로 이루어지는 화상형성장치의 하네스(harness) 배치도를 나타낸다.

도시된 바와 같이, 엔진메카니즘(60)을 구성하는 감광드럼(61), 대전부(62), 노광부(LSU)(63), 현상부(64), 전사부(65), 및 정착부(66)에 공급되는 전선 및 신호선을 보호하기 위한 하네스 가이드(70)는 화상처리부(20)와 엔진제어부(40)의 PCB(20a, 40a)의 테두리에 배치된다. 배치된 화상처리부(20)의 PCB(20a)와 엔진제어부(40)의 PCB(40a)는 화상처리부(20)의 업그레이드 및 설계의 편의성을 고려하여 두개로 나뉘어 설계 및 배치되며, 화상처리부(20)와 엔진제어부(40)의 PCB(20a, 40a)는 각각의 제어에 필요한 프로세서(CPU), 랜덤 억세스 메모리(RAM), 및 롬(ROM)이 배치된다.

상술한 바와 같이, 화상처리부(20)와 엔진제어부(40)는 각각 별도의 PCB(20a, 40a)상에 형성되며, 화상처리부(20)와 엔진제어부(40)는 각각 마이크로프로세서(CPU), 랜덤 억세스 메모리(RAM), 롬, 및 EEPROM을 갖는다. 화상처리부(20)와 엔진제어부(40)를 이와같이 별도의 PCB(20a, 40a)에 형성함으로서 레이저 프린터와 같은 화상형성장치의 기능(예컨데 해상도/인쇄속도 증가, 복사기능추가 및 팩스기능 추가등)을 추가 및 업그레이드시, 화상처리부(20)가 내장된 PCB만을 교체함으로서 이를 해결 할 수는 있으나, 이와 같은 방법으로 기능추가 및 업그레이드를 수행할 경우, 화상처리부(20)와 엔진제어부(40)가 각각 프로세서(CPU), 랜덤 억세스 메모리(RAM), 및 롬(ROM)을 구비하는 별도의 PCB에 재 설계되어야 하므로 화상형성장치의 제조 단가가 상승하게 된다. 더구나, 엔진제어부(40)가 업그레이드되는 경우, 엔진제어부(40)와 인터페이싱하는 화상처리부(20)도 이에 맞추어 재설계되어야 하는 문제가 발생하게 된다. 이 경우, 엔진제어부(40)와 화상처리부(20)를 재설계후, 각각의 PCB(20a, 40a)에 대해 신뢰성 테스트를 수행하여야 하며, 두개의 PCB(20a, 40a)에 대해 전자파 안전 검증인 EMI 테스트도 추가적으로 수행해야 하므로, 재설계에 소요되는 시간 및 비용이 상승하는 문제점이 있다. 또한, 엔진제어부(40)와 화상처리부(20)의 PCB(40a, 20a)가 각각 독립적인 프로세서(42, 23)를 구비하므로 양자를 인터페이싱 하기 위한 별도의 인터페이스회로(미도시)가 구비되어야 한다. 엔진제어부(40)와 화상처리부(20)간에 간단한 제어명령의 전송이나 상태정보등의 정보 교환은 저속의 직렬 버스를 적용할 수 있으나 화상처리부에서 인쇄엔진부로 전송되는 인쇄데이터 및 인쇄제어를 위한 제어신호는 매우 빠른 속도로 전송됨이 바람직하다. 더욱이, 컬러 화상형성장치의 경우, 인쇄데이터와 인쇄제어를 위한 제어신호의 전송 속도가 더욱 빠른것이 요구된다.

본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 화상형성장치의 인쇄 처리성능을 높이거나 새로운 기능 추가시, 재설계에 소요되는 시간 및 비용을 감소시킬 수 있는 PCB설계방법 및 그에 따른 화상형성장치를 제공함에 있다. 또한, 본 발명의 다른 목적은 엔진제어부와 화상처리부 사이의 데이터 전송속도를 높일 수 있는 화상형성장치 및 화상형성장치의 PCB배치방법을 제공함에 있다.

상기한 목적은 본 발명에 따라, 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 상기 인쇄데이터를 상기 엔진메카니즘에서 인식 가능한 이미지데이터의 형태로 변환 처리하는 화상처리부 및 상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부를 포함하며, 상기 엔진제어부와 상기 화상처리부는 제1구역 및 제2구역으로 분할된 단일 PCB상에 각각 배치되며, 상기 제1구역에는 상기 엔진제어부가 배치되고, 상기 제2구역에는 상기 화상처리부가 배치되되, 상기 제2구역에는 상기 엔진제어부와 상기 화상처리부가 공유 가능한 회로소자가 배치되는 화상형성장치에 의해 달성된다.

바람직하게는, 상기 화상처리부와 상기 엔진제어부는 양방향 병렬 버스로 접속된다.

바람직하게는, 상기 화상처리부는 하나의 프로세서를 구비하며, 상기 엔진제어부는, 상기 프로세서의 제어에 의해 구동된다.

상기 엔진제어부는, 주문형 집적회로로 구현됨이 바람직하다.

바람직하게는, 상기 프로세서와 상기 주문형 집적회로는 서로 대향되게 배치된다.

상기 엔진제어부는, 상기 엔진메카니즘과 인터페이싱하기 위한 적어도 하나의 커넥터를 구비하며, 상기 커넥터는 상기 주문형 집적회로에 구비되는 접속핀과 수직 및 수평방향으로 대향되게 배치되는 것이 바람직하다.

상기 공유 가능한 회로소자는, 랜덤 억세스 메모리, 플래시롬, 및 ROM 중 적어도 하나 이상인 것이 바람직하다.

바람직하게는, 상기 엔진제어부는, 상기 랜덤 억세스 메모리, 상기 플래시롬, 및 상기 ROM중 적어도 하나 이상을 상기 화상처리부에 의해 공유한다.

상기 엔진제어부는, 상기 랜덤 억세스 메모리, 상기 플래시롬, 및 상기 ROM중 적어도 하나 이상을 상기 화상처리부와 공유하여 사용하는 것이 바람직하다.

상기 화상처리부는, 상기 인쇄데이터를 인가받기 위한 커넥터를 더 구비하되, 상기 커넥터는 상기 화상처리부에 구비되는 접속핀과 수직 및 수평방향으로 대향되게 배치되는 것이 바람직하다.

상기한 목적은 본 발명에 따라, 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 상기 인쇄데이터를 상기 엔진메카니즘에서 인식 가능한 이미지데이터의 형태로 변환 처리하는 화상처리부, 및 상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부를 포함하며, 상기 엔진제어부와 상기 화상처리부는 각각 프로세서와 주문형 집적회로로 구현되되, 상기 프로세서와 상기 주문형 집적회로는 양방향 버스에 의해 직접 접속되는 화상형성장치에 의해 구현된다.

상기 주문형 집적회로는, 상기 화상처리부로부터 인가되는 상기 이미지데이터에 응답하여 상기 엔진메카니즘을 구동하기 위한 제어신호를 생성하는 것이 바람직하다.

바람직하게는, 상기 주문형 집적회로는, 상기 엔진메카니즘의 상태정보를 저장하기 위한 메모리를 더 포함한다.

상기 프로세서는, 상기 메모리에 저장된 상기 상태정보를 독출하여 상기 엔진메카니즘의 상태를 확인한 후, 상기 엔진제어부로 상기 이미지데이터를 전송하여 인쇄작업을 수행하도록 상기 주문형 집적회로를 제어하는 것이 바람직하다.

바람직하게는, 상기 양방향 버스는, 어드레스버스, 데이터 버스 및 제어버스 중 적어도 하나 이상을 포함하며, 병렬 버스로 구현된다.

상기 프로세서와 상기 주문형 집적회로는, 상기 양방향 버스에 의해 직접 접속되되, 상호 대향되게 배치됨이 바람직하다.

상기 화상처리부와 상기 엔진제어부는, 적어도 하나 이상으로 분할된 영역을 갖는 단일 PCB에 각각 배치되며, 상기 단일 PCB상에서 상기 양방향 버스에 의해 직접 접속되는 것이 바람직하다.

상기 엔진제어부는, 상기 엔진메카니즘과 접속하기 위한 커넥터를 적어도 하나 이상 구비하되, 상기 커넥터는 상기 주문형 집적회로에 구비되는 접속핀과 수평 및 수직 방향으로 대향되게 배치됨이 바람직하다.

상기한 목적은 본 발명에 따라, 외부 기기로부터 인가되는 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 상기 외부 기기로부터 인가되는 상기 인쇄데이터를 이미지데이터의 형태로 변환 처리하는 화상처리부, 및 상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부를 포함하는 화상형성장치를 단일 PCB에 배치하는 방법에 있어서, 상기 PCB를 제1구역과 제2구역으로 분할하는 단계, 및 상기 화상처리부와 상기 엔진제어부를 상기 제1구역과 상기 제2구역에 각각 배치하되, 상기 화상처리부와 상기 엔진제어부가 공유 가능한 회로소자는 상기 제1구역에 배치하는 단계에 의해 달성된다.

바람직하게는, 상기 제1구역에 배치하는 단계는, 상기 제1구역에 상기 엔진메카니즘과 인터페이싱하기 위한 커넥터를 설치하는 단계를 더 포함한다.

상기 커넥터는, 상기 제1구역에 대응되는 상기 PCB의 테두리 중 적어도 한 곳에 배치됨이 바람직하다.

상기 공동으로 사용 가능한 회로소자는, 랜덤 억세스 메모리, 플래시롬, 및 ROM 중 적어도 하나 이상인 것이 바람직하다.

상기 엔진제어부는, 상기 랜덤 억세스 메모리, 플래시롬, 및 ROM 중 적어도 하나 이상을 상기 화상처리부와 공유하여 사용함이 바람직하다.

상기 화상처리부는, 상기 제2구역에 배치되되, 상기 외부 기기와 인터페이싱하기 위한 커넥터를 구비하며, 상기 외부 기기와 인터페이싱하기 위한 커넥터는 상기 화상처리부와 대향되게 배치됨이 바람직하다.

상기한 목적은 본 발명에 따라, 외부 기기로부터 인가되는 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 상기 외부 기기로부터 인가되는 상기 인쇄데이터를 이미지데이터의 형태로 변환 처리하는 화상처리부, 및 상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부를 포함하는 화상형성장치에서 상기 화상처리부와 상기 엔진제어부의 PCB배치방법에 있어서, 상기 화상처리부와 상기 엔진제어부를 단일 PCB에 배치하는 단계, 및 상기 단일 PCB상에 배치된 상기 화상처리부와 상기 엔진제어부를 양방향 병렬 버스로 접속하는 단계에 의해 달성된다.

상기 화상처리부와 상기 엔진제어부는, 각각 프로세서와 주문형 집적회로로 구현됨이 바람직하다.

상기 화상처리부와 상기 엔진제어부는, 서로 대향되게 배치되는 것이 바람직하다.

이하, 도면을 참조하여 본 발명을 상세히 설명한다.

도 5는 본 발명을 개념적으로 설명하기 위한 개념도를 도시한 것이다.

도 5를 참조하여 본 발명의 개념을 간략히 살펴보면 다음과 같다.

본 발명에 따른 화상형성장치는 호스트 컴퓨터(미도시)와 같은 정보처리장치로부터 인가되는 인쇄데이터를 비트맵 포멧의 이미지데이터로 변환하는 화상처리부(110)와, 화상처리부(110)로부터의 이미지데이터에 의해 제어되어 종이와 같은 인쇄매체에 소정의 화상을 구현하는 엔진메카니즘(미도시)을 제어하는 엔진제어부(120)로 구성되며, 상기한 화상처리부(110)와 엔진제어부(120)를 단일 PCB(Printed Circuit Board, 이하 "PCB"라 한다)(100)에 배치시, PCB(100)를 설계하는 단계에서 화상처리부(110)와 엔진제어부(120)의 필요 면적에 따라 단일 PCB를 두개의 구역(110a, 120a)으로 분할한다. 분할된 구역중 엔진제어부(120)가 배치되는 구역(120a)의 테두리에는 엔진제어부(120)와 엔진메카니즘(미도시)간에 데이터 전송을 위한 위한 커넥터(130, 140, 150)가 배치된다. 여기서, 엔진제어부(120)는 화상형성장치를 구동하기 위한 모터(motor), 롤러(roller), 및 감광드럼(Organic Photo Conductor)과 같은 기계적인 장치를 제어하기 위한 주문형 집적회로(ASIC:Aplication Specific Inegrated Circuit)로 구성되며, 집적회로에 구비되는 입출력 접속핀은 테두리에 구비되는 커넥터(130, 140, 150)와 마주보는 형태가 된다. 이에 따라, 엔진제어부(120)에 구비되는 입출력 접속핀(미도시)과 커넥터(130 ∼ 150)는 최단거리로 접속되므로 외부 노이즈에 강한 특성을 갖게된다. 마찬가지로, 엔진제어부(120)와 화상처리부(110)도 서로 대향되게 배치함으로서 외부 노이즈에 의한 영향을 적게 받도록 할 수 있다. 이때, 엔진제어부(120)를 주문형 집적회로로 구현함으로서 화상처리부(110)에 구비되는 프로세서(111)와 엔진제어부(120) 사이를 인터페이싱 하기 위한 별도의 인터페이스 회로를 구비할 필요가 없으며, 엔진제어부(120)와 프로세서(111)사이를 양방향 병렬버스에 의해 접속 할 수 있다. 이는 단위 시간당 데이터 전송량을 증가시키게 되며, 별도의 인터페이스 회로를 구축하기 위한 공간 및 재료비용을 감소시킬 수 있다.

엔진제어부(120)를 주문형 집적회로(이하, "ASIC"이라 한다.)로 구현시, 엔진제어부(120)는 별도의 프로세서, 랜덤 억세스 메모리, 및 프로세서를 구동하기 위한 프로그램이 저장되는 플래시롬(또는 마스크롬, EPROM등)등을 필요로 하지 않으며, ASIC으로 구현되는 엔진제어부(120)는 화상처리부(110)에 구비된 것을 공유한다.

한편, 화상처리부(110)는 프로세서(CPU)(111), 랜덤 억세스 메모리(RAM)(112), 플래시롬(Flash Rom)(113), 및 EEPROM(114)을 구비하며, 프로세서(CPU)(111)를 제외한 랜덤 억세스 메모리(RAM)(112), 플래시롬(Flash Rom)(113), 및 EEPROM(114)은 ASIC으로 구현되는 엔진제어부(120)와 공유된다. 즉, 엔진제어부(120)는 모터(motor), 롤러(roller), 및 OPC(Organic Photo Conductor)드럼과 같은 기계적인 장치를 직접 제어하기 위한 최소한의 회로소자로만 구현되며, 랜덤 억세스 메모리(RAM)(112), 플래시롬(Flash Rom)(113), 및 EEPROM(114)은 화상처리부(110)에 구비된 것을 공유하도록 구성된다. 이에 따라, 화상처리부(110)의 화상표현능력을 증가시키고자 할때, 엔진제어부(120)를 추가적으로 재설계할 필요없이 화상처리부(110)만 재설계하면 되며, EMI검증과 같은 신뢰성 테스트가 이미 완료된 상태의 엔진제어부(120)를 그대로 재 사용 가능하므로 재설계에 소요되는 시간 및 비용이 감소하게 된다. 또한, 엔진제어부(120)가 랜덤 억세스 메모리(RAM)(112), 플래시롬(Flash Rom)(113), EEPROM(114)을 화상처리부(110)와 공유하므로 화상처리장치의 구성부품이 감소하는 효과를 갖는다.

도 6은 도 5에 도시된 화상처리부(110)와 엔진제어부(120)의 바람직한 PCB배치를 설명하기 위한 도면을 나타낸다.

도시된 바와 같이, 본 화상처리장치의 PCB배치는, 퍼스널 컴퓨터(미도시)와 같은 정보처리장치로부터 출력되는 인쇄데이터를 인가받고 이를 처리하여 비트맵 포멧의 이미지데이터로 변환하는 화상처리부(210)가 A 구역에 배치되며, 화상처리부(210)에서 출력되는 이미지데이터에 응답하여 엔진메카니즘으로 하여금 종이와 같은 인쇄매체에 소정의 화상을 구현하도록 하는 엔진제어부(220)가 B 구역에 배치된다.

화상처리부(210)는 프로세서(211), 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)을 가지며, 프로세서(211)는 입출력제어부(211a), CPU코어(211b), 이미지데이터생성부(PVC)(211c), 및 엔진인터페이스부(211d)를 갖는다.

화상처리부(210)는 IEEE1284 포트(병렬 프린터포트)(210b)로부터 퍼스널 컴퓨터와 같은 정보처리장치로부터 인가되는 인쇄데이터를 입출력제어부(211a)로부터 인가받고 이를 CPU코어(211b)에서 이미지데이터생성부(PVC)(211c)로 전송하여 비트맵과 같은 포멧의 이미지데이터를 생성한다.

이때, 이미지데이터생성부(PVC)(211c)는 화상처리를 위한 소정의 메모리 공간을 필요로 하며, CPU코어(211b)를 경유하여 랜덤 억세스 메모리(RAM)(212)에 임시데이터를 생성하고, 최종처리된 임시데이터는 다시 이미지데이터생성부(PVC)(211c)를 경유하여 엔진인터페이스부(211d)로 출력된다. 여기서, 화상처리를 위한 데이터 전송경로는 플래시롬(Flash Rom)(213)에 저장된 제어 프로그램에 따라 CPU코어(211b)에 의해 수행된다.

EEPROM(214)은 화상처리부(210)의 초기 조건이나 제어 설정치, 엔진제어부(220)의 제어용 데이터나 동작상태를 설정하기 위한 설정치를 저장한다. 즉, 화상처리부(210)와 엔진제어부(220)에서 필요로 하는 초기치 및 설정치를 모두 저장한다.

엔진제어부(220)는 단일 ASIC(Application Specific Integrated Circuit)으로 구성되며, ASIC은 엔진인터페이스부(220a), ASIC코어(220b), 패턴발생부(220c), 레이저 스캐닝부(220d), 모터컨트롤러(220e), 아날로그-디지털 변환부(ADC)(211f)를 갖는다.

엔진제어부(220)는 화상처리부(210)의 엔진인터페이스부(211d)로부터 출력되는 이미지데이터를 엔진인터페이스부(220a)를 통하여 인가받아 이를 ASIC코어(220b)에서 해석한다. ASIC코어(220b)의 해석결과에 따라, 패턴발생부(220c)는 엔진메카니즘(미도시)에 의해 생성될 화상에 대한 패턴을 생성하고 이를 토대로 레이저 스캐닝부(220d)를 구동한다. 레이저 스캐닝부(220d)는 패턴발생부(220c)에서 생성된 결과에 따라 감광드럼에 정전잠상을 형성한다(도 4참조).

모터컨트롤러(220e)는 ASIC코어(220b)의 해석결과에 따라 화상형성장치를 구동하는 모터를 제어한다. 이때, 통상적으로 모터의 동작을 모니터링하기 위한 아날로그 센서(미도시)가 엔진메카니즘에 구비되며, 아날로그-디지털 변환부(ADC)(211f)는 이를 센싱하여 ASIC코어(220b)로 피드백한다. 피드백된 센싱결과는 ASIC코어(220b)를 경유하여 레지스터(220g)에 저장된다. 레지스터(220g)에 저장된 센싱결과는 프로세서(211)의 호출에 응답된 ASIC코어(220b)에 의해 프로세서(211)로 인가된다.

한편, 이와 같이 ASIC으로 구현되는 엔진제어부(220)는 PCB의 테두리에 배치되는 커넥터(220h, 220i, 220j)와 대향되게 배치한다. 예컨데 모터컨트롤러(220e)는 커넥터(220h)와 수직방향으로 접속되고, 아날로그-디지털 변환부(ADC)(220f)는 커넥터(220i)와 수평방향으로 접속되며, 레이저 스캐닝부(220d)는 커넥터(220j)와 수직방향으로 접속된다. 즉, 엔진제어부(220)와 엔진메카니즘을 인터페이싱하기 위한 커넥터는 ASIC의 형태를 갖는 엔진제어부(220)에 구비되는 입출력 접속단자와 수직, 및 수평방향으로 마주보며 배치된다. 이에 따라, 엔진제어부(220)는 커넥터(220h, 220i, 220j)와 최단거리로 접속 가능하다. 또한, 화상형성장치의 성능, 예컨데, 프린트 해상도, 및 속도를 증가시키기 위해 화상처리부(210)를 재설계하여야 하는 경우, 엔진메카니즘을 제어하는 기능만 갖는 엔진제어부(220)를 재설계할 필요가 없으며, 화상처리부(210)만 재설계함으로서 이를 달성할 수 있다. 따라서, 이미 EMI특성이 검증된 엔진제어부(220)에 대한 재설계 과정을 생략할 수 있으므로 화상형성장치를 재 설계하는데 필요한 시간 및 비용을 감소시킬 수 있다. 또한, 엔진제어부(220)가 화상처리부(210)에 구비되는 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)을 공유하므로 본 발명에 따른 화상형성장치의 PCB는 종래의 화상형성장치가 갖는 PCB에 비해 그 크기가 작고 낮은 비용으로 구현이 가능하다.

도 7은 도 6에 도시된 프로세서(CPU)(211)와 ASIC으로 구현되는 엔진제어부(220)의 접속관계를 설명하기 위한 도면을 나타낸다.

도시된 바와 같이, 프로세서(CPU)(211)는 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)과 N비트로 구성되는 병렬 버스에 의해 접속되며, 엔진제어부(220)와도 N비트의 병렬 버스로 접속된다. 엔진제어부(220)는 별도의 프로세서가 아닌 프로세서에 의해 제어되는 ASIC(Aplication Specific Inegrated Circuit)으로 구현되므로 수동소자(passive device)에 가까운 특성을 갖는다. 따라서, ASIC으로 구현되는 엔진제어부(220)와 프로세서(CPU)(211) 사이에는 별도의 인터페이스 회로를 필요로 하지 않는다. 프로세서(CPU)(211)와 ASIC으로 구현되는 엔진제어부(220)사이는 N비트의 어드레스 버스(addr), 데이터 버스(data), 및 제어버스(ctrl)로 접속된다. 이와 같이 N비트의 병렬 버스에 의한 접속에 의해 ASIC으로 구현되는 엔진제어부(220)와 프로세서(211)간의 신호 전송속도는 별도의 인터페이스 회로를 사용하는 방식에 비해 매우 빠르다. 이와 같은 전송속도는 흑백 인쇄를 위한 화상형성장치 보다는 컬러 인쇄를 위한 화상형성장치에서 그 차이가 확연히 드러나며, 추후 화상형성장치가 인쇄해야할 인쇄데이터가 커질수록 인쇄속도의 차이는 더욱 커지게 된다. 여기서, 프로세서(CPU)(211)와 ASIC으로 구현되는 엔진제어부(220)간에 형성된 어드레스 버스(Addr)와 데이터 버스(data)는 엔진제어부(220)에 구비되는 레지스터(221)로부터 엔진메카니즘에 대한 상태정보를 얻기 위해 필요하다. 프로세서(CPU)(221)로부터 ASIC으로 구현되는 엔진제어부(220)로 인가되는 어드레스 및 독출명령에 의해 레지스터(221)가 응답하며, 레지스터(221)에 저장된 상태정보는 데이터 버스(data)를 통해 프로세서(CPU)(221)로 피드백된다.

한편, 상기한 바와 같은 구성에 따라, CPU코어(211b), 플래시롬(Flash Rom)(213), 및 EEPROM(214)과 같은 회로소자가 A 구역에 모두 배치 됨으로 인하여 본 발명에 따른 화상형성장치의 시스템 진단은 종래에 비해 매우 간편한 특징을 갖는다. 본 발명에 따른 화상형성장치는 엔진메카니즘을 구동하는 엔진제어부(220)를 제외한 나머지 부분이 화상처리부(210)가 위치하는 A 구역에 배치되므로 엔진제어부(220)에서 발생되는 에러(error)를 제외한 모든 에러는 A 구역에서 발생된다고 판단할 수 있으며, 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)등이 엔진제어부(220)에는 구비되지 않으므로, 화상처리부(210)와 엔진제어부(220) 각각에 프로세서, 랜덤 억세스 메모리, 및 플래시롬을 구비하는 종래의 화상형성장치에 비해 시스템 진단에 소요되는 시간이 단축된다.

이상에서는 두개의 영역으로 분할된 PCB를 기준으로 설명하였으나, 본 발명은 설명된 실시예에 의해 한정되지 않으며, 분할되지 않은 단일 PCB상에서도 동일하게 적용된다. 예컨데, 화상처리부(210)와 엔진제어부(220)가 비 분할된 단일 PCB상에 배치될때, 비 분할된 단일 PCB상에 배치된 화상처리부(210)와 엔진제어부(220)를 서로 대향되게 배치하고, 양방향 병렬 버스로 접속하여도 된다. 이 경우, 비 분할된 PCB에 형성되는 화상처리부(210)와 엔진제어부(220)에서도 상기한 특성, 예컨데, 화상처리부(210)와 엔진제어부(220)간에 양방향 병렬접속에 따른 데이터 전송속도 증가와, 화상처리부(210)와 엔진제어부(220)간에 추가적인 인터페이스 회로를 필요로 하지 않는 특성, 및 화상처리부(210)와 엔진제어부(220)가 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)과 같은 회로소자를 공유 가능한 특성을 구현할 수 있다. 다만, 단일 PCB를 두개의 영역(A영역, B영역)으로 분할 함으로서 화상형성장치의 설계시 설계시간 단축과 신뢰성 테스트에 소요되는 시간을 더욱 감소시킬 수 있다. 이에 대한 설명은 앞서 도 5 및 도 6에서 설명된 것과 상당 부분 중복되므로, 이하 생략하도록 한다.

도 8은 본 발명에 따른 화상형성장치의 PCB배치방법의 바람직한 일실시예에 따른 순서도를 나타낸다.

먼저, 호스트 컴퓨터(미도시)와 같은 정보처리장치로부터 인가되는 인쇄데이터를 비트맵 포멧의 이미지데이터로 변환하는 화상처리부(210)와, 화상처리부(210)로부터의 이미지데이터에 의해 제어되어 종이와 같은 인쇄매체에 소정의 화상을 구현하는 엔진메카니즘(미도시)을 제어하는 엔진제어부(220)를 단일 PCB(200)에 형성시, PCB(200)를 두개의 구역, 즉 A 구역과 B 구역으로 나누고(S410), 각각의 구역에 대해 화상처리부(110)와 엔진제어부(120)를 배치한다(S420).

다음으로, A 구역과 B 구역에 각각 배치된 화상처리부와 엔진제어부가 공유할 수 있는 회로소자가 있는지를 판단한다(S430). 판단결과, 엔진제어부(220)와 화상처리부(210)가 공유 가능한 회로소자, 예컨데 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)을 화상처리부(210)가 위치하는 A 구역에 배치되도록 한다(S440). 엔진제어부(220)는 화상처리부(210)와 접속된 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)을 화상처리부(210)에 구비되는 프로세서(CPU)(211)를 통해 억세스 함으로서 B 구역에 배치된 ASIC 형태의 엔진제어부(220)에는 랜덤 억세스 메모리(RAM)(212), 플래시롬(Flash Rom)(213), 및 EEPROM(214)을 배치할 필요가 없으며, 화상형성장치를 재 설계시, EMI와 같은 신뢰성 테스트가 검증된 엔진제어부(220)를 재 활용하므로 재설계에 소요되는 시간 및 비용을 절감할 수 있다.

ASIC의 형태로 구현되는 엔진제어부(220)는 어드레스 버스(Addr), 데이터 버스(data), 및 제어버스(ctrl)에 의해 프로세서(CPU)(211)와 직접 접속된다. 이에 따라, PCB에 엔진제어부(220)와 프로세서(CPU)(211)를 인터페이싱하기 위한 별도의 인터페이스 회로를 배치하지 않아도 되므로 PCB의 공간을 더 효율적으로 사용할 수 있다.

다음으로, 엔진제어부(220)와 화상처리부(210)가 공유할 수 없는 소자는 각각의 영역에 배치된다(S450). 마지막으로, 엔진메카니즘과 엔진제어부(220)간에 인터페이싱하기 위한 커넥터(예컨데, 220h, 220i, 및 220j)를 B 구역에 배치하되, B 구역으로 할당된 PCB의 테두리에 배치한다(S460). 이때, 커넥터는 ASIC으로 구현되는 엔진제어부(220)에 구비된 입출력 접속핀과 수직 또는 수평 방향으로 대향되게 배치됨이 바람직하다. 즉, ASIC의 입출력 접속핀과 커넥터 단자(미도시)는 직선으로 결선됨이 바람직하다. 이러한 결선 방법은 ASIC으로 구현되는 엔진제어부(220)와 커넥터(220h, 220i, 및 220j) 간에 접속되는 금속 배선의 형태를 단순화시켜, 화상형성장치에서 고장이 발생시, 진단, 및 수리가 용이하게 되는 잇점이 있으며, 금속 배선간에 발생하는 노이즈를 감소시키기에도 용이하다. 예컨데, ASIC으로 구현되는 엔진제어부(220)와 커넥터(220h, 220i, 및 220j)간에 접속되는 금속 배선이 일정한 간격과 패턴을 갖는 경우, 금속 배선이 위치하는 PCB의 면과 반대되는 면에 접지면(ground plate)을 형성함으로서, 각 금속 배선은 접지면에 의해 쉴드(shied)되는 효과를 가지며, 외부로부터의 노이즈에 대해 강한 내성을 갖게된다.

한편, A 구역에는 화상처리부(210)가 배치되며, 시스템-온칩(SOC)의 형태를 갖는 화상처리부(210)는 ASIC으로 구현되는 엔진제어부(220)와 마주보게 배치된다. 이에 따라 엔진제어부(220)가 갖는 핀방향과 화상처리부(210)가 갖는 핀방향이 수평 또는 수직 방향으로 대향되게 배치되어 화상처리부(210)와 엔진제어부(220) 사이도 최단거리로 접속할 수 있게 된다.

도 9는 본 발명에 따른 화상형성장치의 PCB배치방법의 다른 실시예에 따른 순서도를 나타낸다.

먼저, 단일 PCB에 화상처리부(210)와 엔진제어부(220)를 배치하되, 화상처리부(210)와 엔진제어부(220)가 대향되게 배치한다(S510). 다음으로, PCB에 배치된 화상처리부(210)와 엔진제어부(220)에 구비되는 입출력 접속핀이 수직 또는 수평방향으로 직접 배선 가능한지를 판단하고(S520), 판단결과, 직접 배선 가능하면 화상처리부(210)와 엔진제어부(220)를 양방향 병렬 버스로 접속한다(S530). 이때, 병렬 버스는 N비트로 구성되는 데이터 버스(data), 어드레스 버스(Addr), 및 제어버스(ctrl)이며, 종래의 직렬 버스에 비해 고속의 신호 전송이 가능하다. 종래에는 화상처리부(210)와 엔진제어부(220) 각각이 별도의 프로세서를 구비하므로 프로세서간에 인터페이싱을 위한 인터페이스 회로를 필요로 하였으며, 통상 프로세서에 구비되는 직렬 프로토콜(예컨데 RS232와 같은 직렬버스)을 이용하였으나, 본 실시예에서는 엔진제어부(220)를 ASIC으로 구현함으로서 별도의 인터페이스 회로를 필요로 하지 않는다. 마지막으로, 엔진메카니즘과 엔진제어부(220)간의 인터페이싱을 위한 커넥터를 엔진제어부(220)에 구비되는 입출력 접속핀과 수직 또는 수평 방향으로 대향되게 배치한다(S540). 이에 따라, 본 실시예에 따른 PCB배치방법은 종래에 엔진제어부(220)와 화상처리부(210)를 별도의 PCB에 형성하는 배치방법에 비해 소요되는 회로소자의 갯수를 감소시킬 수 있으며, 단일 PCB에 형성됨으로서, 엔진제어부(220)와 화상처리부(210) 사이에 고속의 양방향 병렬 버스를 접속할 수 있다. 이와 같은 PCB 배치방법은 단순히, 엔진제어부(220)와 화상처리부(210)를 배치하기 위한 PCB 두장을 한장으로 감소시킨데 의의가 있지 않으며, 단일 PCB상에서 고속의 병렬 버스를 채택함으로서 향후 엔진제어부(220)와 화상처리부(210)간의 데이터량 증가에 대응 가능한 설계방법을 제시함에 있다.

이상에서 설명된 화상형성장치 및 PCB 배치방법은 흑백 및 컬러 레이저 프린터를 위주로 설명하였으나, 이는 본 발명에 대한 이해를 돕기 위한 것이며, 이 외에도 잉크젯, 버블젯 프린터, 팩스 및 스캐너와 같이 모터를 포함하는 기계적인 구동부와 화상처리부를 구비하는 다른 방식의 화상형성장치에도 동일하게 적용 가능하다. 따라서, 본 발명은 전술한 실시예에 따라 한정되어서는 안될 것이다.

상기한 바와 같이 본 발명은, 화상형성장치의 기능을 업그레이드 하거나 새로운 기능을 추가하고자 할때, 엔진제어부와 화상처리부의 재설계에 소요되는 시간 및 비용을 감소시킨다. 또한, 본 발명은 화상처리부에 구비되는 랜덤 억세스 메모리(RAM), 플래시롬(Flash Rom), 및 EEPROM을 엔진제어부에서 공유하도록 함으로서 화상형성장치의 제작 단가를 낮출수 있으며, 엔진제어부가 순수하게 엔진메카니즘만을 제어하도록 함으로서 화상처리부를 재설계시, 엔진제어부에 대한 재설계를 필요로 하지 않는다. 또한, 본 발명은 단일 PCB에 화상처리부와 엔진제어부를 배치하고, 배치된 화상처리부와 엔진제어부 사이를 양방향 병렬 버스로 접속 함으로서, 향후 엔진제어부와 화상처리부간의 데이터량 증가에도 대응 가능하다. 또한, 본 발명은 엔진제어부, 화상처리부, 및 커넥터간의 배선을 단순화시켜 외부 또는 내부로부터의 노이즈에 대한 내성을 증가시킨다.

이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게된다.

도 1은 종래의 레이저프린터에 대한 블록개념도,

도 2a와 도 2b는 도 1에 도시된 화상처리부와 엔진제어부에 대한 내부 블럭개념도,

도 3은 도 1에 도시된 엔진메카니즘에 대한 단면도,

도 4는 도 1내지 도 3에 도시된 화상처리부, 엔진제어부 및 엔진메카니즘으로 이루어지는 화상형성장치의 하네스 배치도,

도 5는 본 발명을 개념적으로 설명하기 위한 개념도,

도 6은 도 5에 도시된 화상처리부와 엔진제어부의 바람직한 PCB배치를 설명하기 위한 도면,

도 7은 도 6에 도시된 프로세서와 ASIC으로 구현되는 엔진제어부의 접속관계를 설명하기 위한 도면,

도 8은 본 발명에 따른 화상형성장치의 PCB배치방법의 바람직한 일실시예에 따른 순서도, 그리고

*도면의 주요 부분에 대한 부호의 설명*

100 : PCB 110 : 화상처리부

110a : 제1구역 111 : 프로세서

112 : 랜덤 억세스 메모리 113 : 플래시롬

114 : EEPROM 120 : 엔진제어부

120a : 제2구역 130, 140, 150 : 커넥터

Claims

인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘;

상기 인쇄데이터를 상기 엔진메카니즘에서 인식 가능한 이미지데이터의 형태로 변환 처리하는 화상처리부; 및

상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부;를 포함하며,

상기 엔진제어부와 상기 화상처리부는 제1구역 및 제2구역으로 분할된 단일 PCB상에 각각 배치되며, 상기 제1구역에는 상기 엔진제어부가 배치되고, 상기 제2구역에는 상기 화상처리부가 배치되되, 상기 제2구역에는 상기 엔진제어부와 상기 화상처리부가 공유 가능한 회로소자가 배치되는 것을 특징으로 하는 화상형성장치.
제1항에 있어서,

상기 화상처리부와 상기 엔진제어부는 양방향 병렬 버스로 접속되는 것을 특징으로 하는 화상형성장치.
제1항에 있어서,

상기 화상처리부는 하나의 프로세서를 구비하며, 상기 엔진제어부는, 상기 프로세서의 제어에 의해 구동됨을 특징으로 하는 화상형성장치.
제3항에 있어서,

상기 엔진제어부는,

주문형 집적회로로 구현됨을 특징으로 하는 화상형성장치.
제4항에 있어서,

상기 프로세서와 상기 주문형 집적회로는 서로 대향되게 배치됨을 특징으로 하는 화상형성장치.
제5항에 있어서,

상기 엔진제어부는,

상기 엔진메카니즘과 인터페이싱하기 위한 적어도 하나의 커넥터를 구비하며, 상기 커넥터는 상기 주문형 집적회로에 구비되는 접속핀과 수직 및 수평방향으로 대향되게 배치되는 것을 특징으로 하는 화상형성장치.
제1항에 있어서,

상기 공유 가능한 회로소자는,

랜덤 억세스 메모리, 플래시롬, 및 ROM 중 적어도 하나 이상인 것을 특징으로 하는 화상형성장치.
제7항에 있어서,

상기 엔진제어부는,

상기 랜덤 억세스 메모리, 상기 플래시롬, 및 상기 ROM중 적어도 하나 이상을 상기 화상처리부에 의해 공유하는 것을 특징으로 하는 화상형성장치.
제1항에 있어서,

상기 화상처리부는,

상기 인쇄데이터를 인가받기 위한 커넥터를 더 구비하되, 상기 커넥터는 상기 화상처리부에 구비되는 접속핀과 수직 및 수평방향으로 대향되게 배치되는 것을 특징으로 하는 화상형성장치.
인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘;

상기 인쇄데이터를 상기 엔진메카니즘에서 인식 가능한 이미지데이터의 형태로 변환 처리하는 화상처리부; 및

상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부;를 포함하며,

상기 엔진제어부와 상기 화상처리부는 각각 프로세서와 주문형 집적회로로 구현되되, 상기 프로세서와 상기 주문형 집적회로는 양방향 버스에 의해 직접 접속되는 것을 특징으로 하는 화상형성장치.
제10항에 있어서,

상기 주문형 집적회로는,

상기 화상처리부로부터 인가되는 상기 이미지데이터에 응답하여 상기 엔진메카니즘을 구동하기 위한 제어신호를 생성하는 것을 특징으로 하는 화상형성장치.
제10항에 있어서,

상기 주문형 집적회로는,

상기 엔진메카니즘의 상태정보를 저장하기 위한 메모리;를 더 포함하는 것을 특징으로 하는 화상형성장치.
제12항에 있어서,

상기 프로세서는,

상기 메모리에 저장된 상기 상태정보를 독출하여 상기 엔진메카니즘의 상태를 확인한 후, 상기 엔진제어부로 상기 이미지데이터를 전송하여 인쇄작업을 수행하도록 상기 주문형 집적회로를 제어하는 것을 특징으로 하는 화상형성장치.
제10항에 있어서,

상기 양방향 버스는,

어드레스버스, 데이터 버스 및 제어버스 중 적어도 하나 이상을 포함하며, 병렬 버스로 구현되는 것을 특징으로 하는 화상형성장치.
제14항에 있어서,

상기 프로세서와 상기 주문형 집적회로는,

상기 양방향 버스에 의해 직접 접속되되, 상호 대향되게 배치됨을 특징으로 하는 화상형성장치.
제10항에 있어서,

상기 화상처리부와 상기 엔진제어부는,

적어도 하나 이상으로 분할된 영역을 갖는 단일 PCB에 각각 배치되며, 상기 단일 PCB상에서 상기 양방향 버스에 의해 직접 접속되는 것을 특징으로 하는 화상형성장치.
제10항에 있어서,

상기 엔진제어부는,

상기 엔진메카니즘과 접속하기 위한 커넥터를 적어도 하나 이상 구비하되,

상기 커넥터는 상기 주문형 집적회로에 구비되는 접속핀과 수평 및 수직 방향으로 대향되게 배치됨을 특징으로 하는 화상형성장치.
외부 기기로부터 인가되는 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 상기 외부 기기로부터 인가되는 상기 인쇄데이터를 이미지데이터의 형태로 변환 처리하는 화상처리부, 및 상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부를 포함하는 화상형성장치를 단일 PCB에 배치하는 방법에 있어서,

상기 PCB를 제1구역과 제2구역으로 분할하는 단계; 및

상기 화상처리부와 상기 엔진제어부를 상기 제1구역과 상기 제2구역에 각각 배치하되, 상기 화상처리부와 상기 엔진제어부가 공유 가능한 회로소자는 상기 제1구역에 배치하는 단계;를 포함하는 것을 특징으로 하는 화상형성장치의 PCB배치방법.
제18항에 있어서,

상기 제1구역에 배치하는 단계는,

상기 제1구역에 상기 엔진메카니즘과 인터페이싱하기 위한 커넥터를 설치하는 단계;를 더 포함하는 것을 특징으로 하는 화상형성장치의 PCB배치방법.
제18항에 있어서,

상기 커넥터는,

상기 제1구역에 대응되는 상기 PCB의 테두리 중 적어도 한 곳에 배치됨을 특징으로 하는 화상형성장치의 PCB배치방법.
제18항에 있어서,

상기 공동으로 사용 가능한 회로소자는,

랜덤 억세스 메모리, 플래시롬, 및 ROM 중 적어도 하나 이상인 것을 특징으로 하는 화상형성장치의 PCB배치방법.
제18항에 있어서,

상기 엔진제어부는,

상기 랜덤 억세스 메모리, 플래시롬, 및 ROM 중 적어도 하나 이상을 상기 화상처리부와 공유하여 사용함을 특징으로 하는 화상형성장치의 PCB배치방법.
제18항에 있어서,

상기 화상처리부는,

상기 제2구역에 배치되되, 상기 외부 기기와 인터페이싱하기 위한 커넥터를 구비하며, 상기 외부 기기와 인터페이싱하기 위한 커넥터는 상기 화상처리부와 대향되게 배치됨을 특징으로 하는 화상형성장치의 PCB배치방법.
외부 기기로부터 인가되는 인쇄데이터에 대한 인쇄작업을 수행하는 엔진메카니즘, 상기 외부 기기로부터 인가되는 상기 인쇄데이터를 이미지데이터의 형태로 변환 처리하는 화상처리부, 및 상기 이미지데이터에 대한 인쇄작업을 수행하도록 상기 엔진메카니즘을 제어하는 엔진제어부를 포함하는 화상형성장치에서 상기 화상처리부와 상기 엔진제어부의 PCB배치방법에 있어서,

상기 화상처리부와 상기 엔진제어부를 단일 PCB에 배치하는 단계; 및

상기 단일 PCB상에 배치된 상기 화상처리부와 상기 엔진제어부를 양방향 병렬 버스로 접속하는 단계;를 포함하는 화상형성장치의 PCB배치방법.
제24항에 있어서,

상기 화상처리부와 상기 엔진제어부는,

각각 프로세서와 주문형 집적회로로 구현됨을 특징으로 하는 화상형성장치의 PCB배치방법.
제24항에 있어서,

상기 화상처리부와 상기 엔진제어부는,

서로 대향되게 배치되는 것을 특징으로 하는 화상형성장치의 PCB배치방법.
제26항에 있어서,

상기 엔진제어부는,

상기 엔진메카니즘과 인터페이싱하기 위한 커넥터를 상기 단일 PCB의 어느 일측단에 설치하는 단계;를 더 포함하는 것을 특징으로 하는 PCB배치방법.