JP4450275B2

JP4450275B2 - 画像形成装置，および，画像形成装置の単一ｐｃｂの製造方法

Info

Publication number: JP4450275B2
Application number: JP2003332301A
Authority: JP
Inventors: 承徳安; チョルジュヤン; 相信朴; 允燮嚴; 容根金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-02-20
Filing date: 2003-09-24
Publication date: 2010-04-14
Anticipated expiration: 2023-09-24
Also published as: CN1288542C; JP2004249711A; CN1523484A

Description

本発明は、画像形成装置及び画像形成装置の単一ＰＣＢの製造方法に関し、特に、画像形成装置の印刷処理性能や新規機能の追加などにおいて再設計が容易な画像形成装置及び画像形成装置の単一ＰＣＢの製造方法に関する。

レーザープリンタのような画像形成装置は，パソコンのような情報処理装置から印加される印刷データを紙のような印刷媒体に再現する機能の他にファックスまたはコピー機と連動して複合機として構成される傾向にある。これによって，レーザープリンタのような画像形成装置の金型および電子回路基板（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ。以下「ＰＣＢ」と略する）のアップグレード周期が短くなりつつあるが，金型の設計においては，電子回路基板の設計に比べて時間がよりかかり，設計された金型に対する信頼性テストを行う必要がある。従って，画像形成装置は，信頼性テスト済みの金型の設計周期を通常３年〜５年とし，新規機能を追加しようとする場合は，主に電子回路基板の再設計が行われるようになる。

なお，上記の設計上の特徴から，金型の設計と電子回路基板の設計とが別々の会社で独立して行われることが多い。この場合，金型は，画像形成装置を駆動するための各種のモータおよびモータを制御するための電子回路基板を備えている。通常，モータとモータ制御のための電子回路基板とは，１セットとして販売されることが多く，画像形成装置の設計時，モータを駆動するための電子回路基板は検証済みのものであるため，信頼性テストにかかる時間を減少することができる。しかし，このような金型および金型を駆動するための電子回路基板を別に購買して画像形成装置を設計する場合は，金型に含まれる電子回路基板に別のプロセッサ，ランダムアクセスメモリおよびプロセッサを駆動するためのプログラムが格納されるフラッシュロム（ＦｌａｓｈＲｏｍ）（または，マスクロム，ＥＰＲＯＭなど）が設けられる必要があり，また，その設計変更が容易でない。

図１は，従来のレーザープリンタを示すブロック概念図である。

図示のレーザープリンタは，画像処理部２０，電源供給部（ＳＭＰＳ）３０，エンジン制御部４０，高圧生成部（ＨＶＰＳ）５０およびエンジン部６０を有する。

画像処理部２０は，ホストコンピュータ１０から印加される印刷データをエンジン制御部４０で処理可能なイメージデータ，例えば，ビットマップ（ｂｉｔｍａｐ）フォーマットに変換する。電源供給部（ＳＭＰＳ）３０は，画像処理部２０，エンジン制御部４０，高圧生成部５０およびエンジン部６０を駆動するための電源を生成する。エンジン制御部４０は，画像処理部２０から印加されるイメージデータに応じてエンジン部６０の駆動を制御する。エンジン部６０は，エンジン制御部４０によって駆動され，紙のような印刷媒体に所定の画像を具現し，モータ，ローラーおよび感光ドラム（ｏｒｇａｎｉｃｐｈｏｔｏｃｏｎｄｕｃｔｏｒ）のような機械的装置で構成される。なお，エンジン制御部４０は，プロセッサ（図示せず），ランダムアクセスメモリ（図示せず）およびプロセッサを駆動するためのプログラムが格納されるフラッシュロム（または，マスクロム，ＥＰＲＯＭなど，図示せず）などを備え，イメージデータに応答してモータ，ローラーおよび感光ドラムのような機械的装置の動作を制御する。

図２Ａ，図２Ｂは，それぞれ図１に示された画像処理部２０およびエンジン制御部４０を示す内部ブロック概念図である。

まず，図２Ａに示された画像処理部２０は，ホストコンピュータ１０からの印刷データを印加されるインターフェース部２１，画像処理部２０の全般的な制御を行うプロセッサ（ＣＰＵ）２３，プロセッサ（ＣＰＵ）２３を駆動するための制御プログラムおよび各種の応用プログラムを格納するロム（ＲＯＭ）２２，プロセッサ（ＣＰＵ）２３のプログラム遂行結果によるデータおよびホストコンピュータ１０から印加される印刷データを処理する過程で発生するデータを仮格納するランダムアクセスメモリ（ＲＡＭ）２４および画像処理部２０の初期条件や制御設定値などを格納するＥＥＰＲＯＭ２５を備えている。

また，図２Ｂに示されたエンジン制御部４０は，エンジン制御部２０がターンオンまたはリセット時に初期に実行する制御プログラムをプロセッサ（ＣＰＵ）４２にロードするためのロム（ＲＯＭ）４１，ＲＯＭ４１に格納されたプログラムに応じてエンジン制御部４０の全般的な制御を行うプロセッサ（ＣＰＵ）４２，プロセッサ（ＣＰＵ）４２のプログラム遂行による仮データを格納するランダムアクセスメモリ（ＲＡＭ）４３，エンジン部６０の制御用データや動作状態を設定するための設定値を格納するＥＥＰＲＯＭ４４，およびエンジン部６０とプロセッサ（ＣＰＵ）４２との間のインターフェースを提供するエンジンインターフェース部４５を有する。

前述のように，従来のエンジン制御部４０と画像処理部２０とは，独立した別の電子回路基板に設けられ，それぞれの電子回路基板には，プロセッサ２３，４２，ＲＯＭ２２，４１，ランダムアクセスメモリ２４，４３およびＥＥＰＲＯＭ２５，４４が設けられている。これによって，プロセッサ２３とプロセッサ４２との間のデータ転送のために別のインターフェース回路（図示せず）が必要となる。例えば，プロセッサ２３，４２が互いに異なった入出力インターフェースを支援する場合，２つのプロセッサ２３，４２間のデータフォーマットを変換するためのインターフェース回路は必須である。このようなインターフェース回路は，画像形成装置の製造単価をアップさせ，各プロセッサ２３，４３間のデータ転送速度を減少させるという問題点がある。

図３は，図１に示されたエンジン部６０に関する概略的な断面図である。

図示のエンジン部６０は，電気的な帯電が可能な層を有し，光源の露出で帯電された個所における電位差が発生する感光ドラム６１，感光ドラム６１を帯電させる帯電部６２，形成しようとする画像データの電気的な信号を光学的な信号に変換して感光ドラム６１に走査することによって電気的な電位差による静電潜像を形成する露光部（ＬＳＵ）６３，感光ドラム６１に色相別トナーを順次供給して現像する現像部６４，感光ドラム６１に形成されたトナー画像を印刷用紙（Ｐ）に転写する転写部６５，および印刷用紙（Ｐ）に転写されたトナー画像を印刷用紙（Ｐ）に固着させる定着部６６を備えている。

現像部６４は，イエロー（Ｙ），マゼンタ（Ｍ），シアン（Ｃ）およびブラック（Ｂ）の４色のカラートナーを順次感光ドラム６１に供給して現像する４つのトナーボックス６４ａ〜６４ｄを有し，回転運動によってトナーボックス６４ａ〜６４ｄに貯蔵されたカラートナーを感光ドラム６１に供給する。符号６４ｅは，イエローカラーのトナーを感光ドラム６１に印加するための現像ローラーであり，カラートナー６４ｂ〜６４ｄに１つずつ設けられている。

転写部６５は，感光ドラム６１に形成されたトナー画像の移動媒体となる転写ベルト６５ａ，感光ドラム６１のトナー画像を転写ベルト６５ａに転写させる第１の転写ローラー６５ｂおよび転写ベルト６５ａのトナー画像を印刷用紙（Ｐ）に転写させる第２の転写ローラー６５ｃを有している。

上記のような構成の画像形成装置は，帯電部６２によって一定電位に帯電された感光ドラム６１に露光部６３によってレーザービームが走査されることで，感光ドラム６１には静電潜像が形成される。

次に，現像部６４による静電潜像の現像が行われるが，この時，通常，イエロー，マゼンタ，シアンおよびブラックの順にそれぞれのカラートナー６４ａ〜６４ｄが現像部６４の回転によって感光ドラム６１と順次に印加されながら現像作業が行われる。

このような現像過程で感光ドラム６１に形成された可視的なカラー画像は，転写ベルト６５ａに重畳転写され，前記転写ベルト６５ａの画像が転写ベルト６５ａと第２の転写ローラー６５ｃとの間を通過する印刷用紙（Ｐ）に転写される。

画像の転写された印刷用紙は，次いで，定着部６６を通過し，ここで，画像が印刷用紙（Ｐ）に固着された後，排出される。

図４は，図１〜図３に示した画像処理部２０，エンジン制御部４０およびエンジン部６０で構成される画像形成装置のハーネス（ｈａｒｎｅｓｓ）配置図を示している。

図示のように，エンジン部６０を構成する感光ドラム６１，帯電部６２，露光部（ＬＳＵ）６３，現像部６４，転写部６５および定着部６６に供給される電線および信号線を保護するためのハーネスガイド７０は，画像処理部２０およびエンジン制御部４０のＰＣＢ２０ａ，４０ａの縁部に配置される。配置された画像処理部２０のＰＣＢ２０ａとエンジン制御部４０のＰＣＢ４０ａとは，画像処理部２０のアップグレードおよび設計の便宜性を考慮して２つに分けて設計および配置され，画像処理部２０およびエンジン制御部４０のＰＣＢ２０ａ，４０ａは，それぞれの制御に必要なプロセッサ（ＣＰＵ），ランダムアクセスメモリ（ＲＡＭ）およびロム（ＲＯＭ）が配置される。

上述のように，画像処理部２０とエンジン制御部４０とは，それぞれ別のＰＣＢ２０ａ，４０ａ上に設けられ，画像処理部２０とエンジン制御部４０とは，それぞれマイクロプロセッサ（ＣＰＵ），ランダムアクセスメモリ（ＲＡＭ），ＲＯＭおよびＥＥＰＲＯＭを有する。画像処理部２０とエンジン制御部４０とを，前述のように別のＰＣＢ２０ａ，４０ａ上に形成することによって，レーザープリンタのような画像形成装置の機能（例えば，解像度／印刷速度の増加，コピー機能の追加およびファックス機能の追加など）を追加およびアップグレードする時，画像処理部２０の内蔵されたＰＣＢのみを交替するだけで良いが，このような方法で機能追加およびアップグレードを行う場合，画像処理部２０とエンジン制御部４０とがそれぞれプロセッサ（ＣＰＵ），ランダムアクセスメモリ（ＲＡＭ）およびＲＯＭを有する別のＰＣＢ上に再設計されなければならないため，画像形成装置の製造単価がアップする。さらに，エンジン制御部４０のアップグレードの際，これに合わせてエンジン制御部４０とインターフェースする画像処理部２０も再設計しなければならないという問題がある。この場合，エンジン制御部４０と画像処理部２０を再設計した後，それぞれのＰＣＢ２０ａ，４０ａに対して信頼性テストを行う必要があり，さらに，２つのＰＣＢ２０ａ，４０ａに対して電子波安全検証であるＥＭＩテストも行う必要があるため，再設計にかかる時間およびコストがアップする問題点がある。また，エンジン制御部４０および画像処理部２０のＰＣＢ４０ａ，２０ａがそれぞれ独立してプロセッサ４２，２３を備えているため，両者をインターフェースするための別のインターフェース回路（図示せず）を備える必要がある。エンジン制御部４０と画像処理部２０との間において簡単な制御命令の転送や状態情報などの情報交換を行う時は，低速の直列バスを適用することができるが，画像処理部から印刷エンジン部に転送される印刷データおよび印刷制御のための制御信号は，非常に高速で転送されることが好ましい。さらに，カラー画像形成装置の場合，印刷データと印刷制御のための制御信号の転送速度がより速くなることが求められる。

本発明は、上記の従来の問題点を解決するためになされたものであって、本発明の目的は、画像形成装置の印刷処理性能のアップや機能の追加の際に、再設計にかかる時間及びコストを減少させることのできる画像形成装置及び画像形成装置の単一ＰＣＢの製造方法を提供することにある。

また、本発明の他の目的は、エンジン制御部と画像処理部との間のデータ転送速度を速くすることのできる画像形成装置及び画像形成装置の単一ＰＣＢの製造方法を提供することにある。

上記目的を達成するためになされた本発明の画像形成装置は、印刷データに関する印刷作業を行うエンジン部、外部機器から印加される前記印刷データを受信して前記エンジン部で認識可能なイメージデータの形態に変換処理する画像処理部、及び前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部を備え、
前記エンジン制御部と前記画像処理部とは、第１の区域及び第２の区域に分割された単一のＰＣＢ上にそれぞれ配置され、前記第１の区域には前記エンジン制御部が配置され、前記第２の区域には前記画像処理部が配置されるが、前記第２の区域には前記エンジン制御部と前記画像処理部とが共有可能な回路素子が配置され、前記画像処理部は少なくとも１つのプロセッサを含み、前記エンジン制御部は前記画像処理部に備えられた前記プロセッサによって制御され、前記ＰＣＢは矩形状であり、前記画像処理部は、前記矩形状のＰＣＢの１辺の縁部に配置され、前記印刷データが印加される第１のコネクタと、前記第１のコネクタと対向して配置され、前記第１のコネクタと最短距離で接続される第１の接続ピンと、を含み、前記エンジン制御部は、前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置され、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタと、前記少なくとも１つの第２のコネクタと対向して配置され、前記第２のコネクタと最短距離で接続される第２の接続ピンと、を含み、
前記画像処理部と前記エンジン制御部とは双方向並列バスで接続され、前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする。

好ましくは，前記画像処理部は，１つのプロセッサを有し，前記エンジン制御部は，前記プロセッサの制御によって駆動される。

前記エンジン制御部は，特定用途向け集積回路で具現化されることが好ましい。

好ましくは，前記プロセッサと前記特定用途向け集積回路とは，互いに対向するように配置される。

前記共有可能な回路素子は，ランダムアクセスメモリ，フラッシュロムおよびＲＯＭのうちの少なくとも１つ以上であることが好ましい。

好ましくは，前記エンジン制御部は，前記ランダムアクセスメモリ，前記フラッシュロムおよびＲＯＭのうちの少なくとも１つ以上を前記画像処理部によって共有する。

上記目的を達成するためになされた本発明の画像形成装置は、印刷データに関する印刷作業を行うエンジン部、外部機器から印加される前記印刷データを受信して前記エンジン部で認識可能なイメージデータの形態に変換処理し少なくとも１つのプロセッサを備える画像処理部、及び前記プロセッサによって制御され前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部を備え、
前記エンジン制御部は特定用途向け集積回路で具現化され、前記プロセッサと前記特定用途向け集積回路とは、双方向バスで直接接続され、前記画像処理部と前記エンジン制御部とは、少なくとも２つ以上に分割された領域を有する単一のＰＣＢ上にそれぞれ配置され、前記単一のＰＣＢにおいて前記双方向バスによって直接接続され、前記ＰＣＢは矩形状であり、前記画像処理部は、前記矩形状のＰＣＢの１辺の縁部に配置され、前記印刷データが印加される第１のコネクタと、前記第１のコネクタと対向して配置され、前記第１のコネクタと最短距離で接続される第１の接続ピンと、を含み、前記エンジン制御部は、前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置され、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタと、前記少なくとも１つの第２のコネクタと対向して配置され、前記第２のコネクタと最短距離で接続される第２の接続ピンと、を含み、
前記画像処理部と前記エンジン制御部とは双方向並列バスで接続され、前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする。

前記特定用途向け集積回路は，前記画像処理部から印加される前記イメージデータに応答して前記エンジン部を駆動するための制御信号を生成することが好ましい。

好ましくは，前記特定用途向け集積回路は，前記エンジン部の状態情報を格納するためのメモリをさらに備えている。

前記プロセッサは，前記メモリに格納された前記状態情報を読み出して前記エンジン部の状態を確認した後，前記エンジン制御部に前記イメージデータを転送して印刷作業を行うように前記特定用途向け集積回路を制御することが好ましい。

前記プロセッサと前記特定用途向け集積回路とは，前記双方向バスによって直接接続されるが，相互対向するように配置されることが好ましい。

上記目的を達成するためになされた本発明の画像形成装置の単一ＰＣＢの製造方法は、印刷データに関する印刷作業を行うエンジン部、外部機器からの前記印刷データを受信してイメージデータの形態に変換処理する画像処理部、及び前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部を備える画像形成装置の単一ＰＣＢの製造方法であって、前記エンジン制御部と前記画像処理部とを、矩形状の前記ＰＣＢ上の第１の区域と前記第２の区域とにそれぞれ配置するステップと、前記単一ＰＣＢ上に配置された前記画像処理部と前記エンジン制御部とを双方向並列バスで接続するステップと、前記画像処理部と前記エンジン制御部とが共有可能な回路素子を前記第２の区域に配置するステップと、前記印刷データが印加される第１のコネクタを、前記矩形状のＰＣＢの１辺の縁部に配置するステップと、前記第１のコネクタと最短距離で接続される第１の接続ピンを、前記第１のコネクタと対向して配置するステップと、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタを、前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置するステップと、前記少なくとも１つの第２のコネクタと最短距離で接続される少なくとも１つの第２の接続ピンを、前記少なくとも１つの第２のコネクタと対向して配置するステップと、を含み、
前記画像処理部は少なくとも１つのプロセッサを含み、前記エンジン制御部は前記画像処理部に備えられた前記プロセッサによって制御され、前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする。

前記エンジン制御部は，ランダムアクセスメモリ，フラッシュロムおよびＲＯＭのうちの少なくとも１つ以上を前記画像処理部と共有して使用することが好ましい。

上記目的を達成するためになされた本発明の画像形成装置の単一ＰＣＢの製造方法は、印刷データに関する印刷作業を行うエンジン部、外部機器からの前記印刷データを受信してイメージデータの形態に変換処理する画像処理部、及び前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部を備える画像形成装置の単一ＰＣＢの製造方法であって、前記エンジン制御部と前記画像処理部とを、矩形状の前記ＰＣＢ上の第１の区域と前記第２の区域とにそれぞれ配置するステップと、前記矩形状のＰＣＢ上に配置された前記画像処理部と前記エンジン制御部とを双方向並列バスで接続するステップと、前記画像処理部と前記エンジン制御部とが共有可能な回路素子を前記第２の区域に配置するステップと、前記印刷データが印加される第１のコネクタを、前記矩形状のＰＣＢの１辺の縁部に配置するステップと、前記第１のコネクタと最短距離で接続される第１の接続ピンを、前記第１のコネクタと対向して配置するステップと、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタを、前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置するステップと、前記第２のコネクタと最短距離で接続される第２の接続ピンを、前記少なくとも１つの第２のコネクタと対向して配置するステップと、を含み、
前記画像処理部は少なくとも１つのプロセッサを含み、前記エンジン制御部は前記画像処理部に備えられた前記プロセッサによって制御され、前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする。

前記エンジン制御部は、特定用途向け集積回路で具現化されることが好ましい。

前記画像処理部と前記エンジン制御部とは，相互対向するに配置されることが好ましい。

以上のように，本発明によれば，画像形成装置のアップグレードまたは機能追加の際に，エンジン制御部と画像処理部の再設計にかかる時間および費用が減少する。また，本発明は，画像処理部に設けられるランダムアクセスメモリ（ＲＡＭ），フラッシュロムおよびＥＥＰＲＯＭをエンジン制御部において共有可能であるため，画像形成装置の製造単価をダウンさせることができ，エンジン制御部がエンジン部のみを制御することによって，画像処理部の再設計時，エンジン制御部を再設計する必要がない。また，本発明は，単一のＰＣＢに画像処理部とエンジン制御部とを配置し，配置された画像処理部とエンジン制御部との間を双方向並列バスで接続することによって，エンジン制御部と画像処理部との間のデータ量の増加に対応可能である。また，本発明は，エンジン制御部，画像処理部およびコネクタ間の配線を単純化させ，外部または内部からのノイズに対する耐性を増加させる効果を奏する。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図５は，本発明を概念的に説明するための概念図を示したものである。
同図を参照して本発明の概念について簡略に説明すると，次の通りである。

本発明にかかる画像形成装置は，ホストコンピュータ（図示せず）のような情報処理装置から印加される印刷データをビットマップフォーマットのイメージデータに変換する画像処理部１１０と，画像処理部１１０からのイメージデータによって制御され，紙のような印刷媒体に所定の画像を具現するエンジン部（図示せず）を制御するエンジン制御部１２０とで構成され，前記画像処理部１１０とエンジン制御部１２０とを単一のＰＣＢ（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ，以下「ＰＣＢ」という）への配置の際に，ＰＣＢ１００の設計ステップにおいて画像処理部１１０およびエンジン制御部１２０の必要面積に応じて単一のＰＣＢを２つの区域１１０ａ，１２０ａに分割する。この分割された区域のうち，エンジン制御部１２０が配置される区域１２０ａの縁部には，エンジン制御部１２０とエンジン部（図示せず）との間におけるデータ転送のためのコネクタ１３０，１４０，１５０が配設される。ここで，エンジン制御部１２０は，画像形成装置を駆動するためのモータ，ローラーおよび感光ドラムのような機械的な装置を制御するための特定用途向け集積回路（ＡＳＩＣ：ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）で構成され，集積回路に設けられる入出力接続ピンは，縁部に設けられるコネクタ１３０，１４０，１５０と向かい合う形態となる。これによって，エンジン制御部１２０に設けられる入出力接続ピン（図示せず）とコネクタ１３０〜１５０とは，最短距離で接続されるため，外部ノイズに対して強い特性を有する。同様に，エンジン制御部１２０と画像処理部１１０とがやはり相互対向するように配置することによって，外部ノイズによる影響を少なくすることができる。この時，エンジン制御部１２０を特定用途向け集積回路で具現することによって画像処理部１１０に設けられるプロセッサ１１１とエンジン制御部１２０との間をインターフェースするための別のインターフェース回路を備える必要がなく，エンジン制御部１２０とプロセッサ１１１０との間を双方向並列バスで接続することができる。これは，単位時間当りデータ転送量を増加させ，別のインターフェース回路を構築するための空間および材料費用を減少させることができる。

エンジン制御部１２０を特定用途向け集積回路（以下，「ＡＳＩＣ」と称する）で具現する時，エンジン制御部１２０は，別のプロセッサ，ランダムアクセスメモリおよびプロセッサを駆動するためのプログラムが格納されるフラッシュロム（または，マスクロム，ＥＰＲＯＭなど）などを必要とすることなく，ＡＳＩＣで具現化されるエンジン制御部１２０は，画像処理部１１０に設けられているものを共有する。

なお，画像処理部１１０は，プロセッサ（ＣＰＵ）１１１，ランダムアクセスメモリ（ＲＡＭ）１１２，フラッシュロム１１３，ＥＥＰＲＯＭ１１４を備え，プロセッサ（ＣＰＵ）１１１を除外したランダムアクセスメモリ（ＲＡＭ）１１２，フラッシュロム１１３およびＥＥＰＲＯＭ１１４は，ＡＳＩＣで具現化されるエンジン制御部１２０と共有される。すなわち，エンジン制御部１２０は，モータ，ローラーおよびＯＰＣ（ＯｒｇａｎｉｃＰｈｏｔｏＣｏｎｄｕｃｔｏｒ）ドラムのような機械的装置を直接制御するための最小限の回路素子のみで具現化され，ランダムアクセスメモリ（ＲＡＭ）１１２，フラッシュロム１１３およびＥＥＰＲＯＭ１１４は，画像処理部１１０に設けられたものを共有するように構成される。これによって，画像処理部１１０の画像表現能力を増加しようとする時，エンジン制御部１２０を追加的に再設計することなく画像処理部１１０のみを再設計すれば良く，ＥＭＩ検証のような信頼性テスト済みのエンジン制御部１２０をそのまま再使用することができるため，再設計にかかる時間および費用が減少する。また，エンジン制御部１２０がランダムアクセスメモリ（ＲＡＭ）１１２，フラッシュロム１１３，ＥＥＰＲＯＭ１１４を画像処理部１１０と共有するため，画像処理装置の構成部品が少なくなる効果を奏する。

図６は，図５に示された画像処理部１１０およびエンジン制御部１２０の好ましいＰＣＢへの配置を説明するための図である。

図示のように，本画像処理装置のＰＣＢ配置は，パソコン（図示せず）のような情報処理装置から出力される印刷データを印加され，これを処理してビットマップフォーマットのイメージデータに変換する画像処理部２１０がＡ区域に配置され，また，画像処理部２１０から出力されるイメージデータに応答してエンジン部をもって紙のような印刷媒体に所定の画像を具現するためのエンジン制御部２２０がＢ区域に配置される。

画像処理部２１０は，プロセッサ２１１，ランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４を有し，プロセッサ２１１は，入出力制御部２１１ａ，ＣＰＵコア２１１ｂ，イメージデータ生成部（ＰＶＣ）２１１ｃおよびエンジンインターフェース部２１１ｄを有する。

画像処理部２１０は，ＩＥＥＥ１２８４ポート（並列プリンタポート）２１０ｂからパソコンのような情報処理装置からの印刷データを入出力制御部２１１ａから印加され，これをＣＰＵコア２１１ｂでイメージデータ生成部（ＰＶＣ）２１１ｃに転送してビットマップのようなフォーマットのイメージデータを生成する。

この際，イメージデータ生成部（ＰＶＣ）２１１ｃは，画像処理のための所定のメモリ空間を必要とし，ＣＰＵコア２１１ｂを経由してランダムアクセスメモリ（ＲＡＭ）２１２に仮データを生成し，最終処理された仮データは，再度イメージデータ生成部（ＰＶＣ）２１１ｃを経由してエンジンインターフェース部２１１ｄに出力される。ここで，画像処理のためのデータ転送経路は，フラッシュロム２１３に格納された制御プログラムに応じてＣＰＵコア２１１ｂによって行われる。

ＥＥＰＲＯＭ２１４は，画像処理部２１０の初期条件や制御設定値，エンジン制御部２２０の制御用データや動作状態を設定するための設定値を格納する。すなわち，画像処理部２１０とエンジン制御部２２０とで必要となる初期値および設定値を全て格納する。

エンジン制御部２２０は，単一のＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）で構成され，ＡＳＩＣは，エンジンインターフェース部２２０ａ，ＡＳＩＣコア２２０ｂ，パターン発生部２２０ｃ，レーザースキャン部２２０ｄ，モータコントローラ２２０ｅ，アナログ−デジタル変換部（ＡＤＣ）２１１ｆを有する。

エンジン制御部２２０は，画像処理部２１０のエンジンインターフェース部２１１ｄから出力されるイメージデータをエンジンインターフェース部２２０ａを介して印加され，これをＡＳＩＣコア２２０ｂで解釈する。ＡＳＩＣコア２２０ｂの解釈結果に応じて，パターン発生部２２０ｃは，エンジン部（図示せず）で生成される画像に対するパターンを生成し，これを基にしてレーザースキャン部２２０ｄを駆動する。レーザースキャン部２２０ｄは，パターン発生部２２０ｃで生成される結果に応じて感光ドラムに静電潜像を形成する（図４参照）。

モータコントローラ２２０ｅは，ＡＳＩＣコア２２０ｂの解釈結果に応じて画像形成装置を駆動するモータを制御する。この時，通常，モータの動作をモニタするためのアナログセンサ（図示せず）がエンジン部に設けられ，アナログ−デジタル変換部（ＡＤＣ）２１１ｆは，これをセンシングしてＡＳＩＣコア２２０ｂにフィードバックする。フィードバックされたセンシング結果は，ＡＳＩＣコア２２０ｂを経由してレジスタ２２０ｇに格納される。レジスタ２２０ｇに格納されたセンシング結果は，プロセッサ２１１の呼出しに応答したＡＳＩＣコア２２０ｂによってプロセッサ２１１に印加される。

なお，このようにＡＳＩＣで具現化されるエンジン制御部２２０は，ＰＣＢの縁部に配置されるコネクタ２２０ｈ，２２０ｉ，２２０ｊと対向するように配置する。

例えば，モータコントローラ２２０ｅは，コネクタ２２０ｈと垂直方向に接続され，アナログ−デジタル変換部（ＡＤＣ）２２０ｆは，コネクタ２２０ｉと水平方向に接続され，レーザースキャン部２２０ｄは，コネクタ２２０ｊと垂直方向に接続される。すなわち，エンジン制御部２２０とエンジン部とをインターフェースするためのコネクタは，ＡＳＩＣの形態を有するエンジン制御部２２０に設けられる入出力接続端子と垂直および水平方向に向かい合うように配置される。これによって，エンジン制御部２２０は，コネクタ２２０ｈ，２２０ｉ，２２０ｊと最短距離で接続可能である。また，画像形成装置の性能，例えば，プリント解像度および速度を増加させるために画像処理部２１０を再設計する場合，エンジン部を制御する機能のみを有するエンジン制御部２２０を再設計する必要がなく，画像処理部２１０のみを再設計することによって達成することができる。

従って，ＥＭＩ特性検証済みのエンジン制御部２２０を再設計する過程を省略することができるため，画像形成装置の再設計に必要な時間および費用を減少させることができる。また，エンジン制御部２２０が画像処理部２１０に設けられるランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４を共有するため，本発明にかかる画像形成装置のＰＣＢは，従来の画像形成装置が有するＰＣＢに比べてそのサイズが小さくてより低い費用で達成できる。

図７は，図６に示されたプロセッサ（ＣＰＵ）２１１とＡＳＩＣで具現化されるエンジン制御部２２０との接続関係を説明するための図である。

図示のように，プロセッサ（ＣＰＵ）２１１は，ランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４とＮビットで構成される並列バスによって接続され，エンジン制御部２２０とＮビットの並列バスで接続される。エンジン制御部２２０は，別体のプロセッサでない，プロセッサによって制御されるＡＳＩＣで具現化されるため，手動素子（ｐａｓｓｉｖｅｄｅｖｉｃｅ）に近い特性を有する。従って，ＡＳＩＣで具現化されるエンジン制御部２２０とプロセッサ（ＣＰＵ）２１１との間には別のインターフェース回路を必要としない。プロセッサ（ＣＰＵ）２１１とＡＳＩＣで具現化されるエンジン制御部２２０との間には，Ｎビットのアドレスバス（Ａｄｄｒ），データバス（ｄａｔａ）および制御バス（ｃｔｒｌ）で接続される。このようにＮビットの並列バスによる接続によってＡＳＩＣで具現化されるエンジン制御部２２０とプロセッサ２１１との間の信号転送速度は，別のインターフェース回路を使用する方式に比べて非常に速い。このような転送速度は，黒白印刷のための画像形成装置よりはカラー印刷のための画像形成装置においてその差異が明らかになり，画像形成装置における印刷のための印刷データが大きくなるほど印刷速度の差異はより大きくなる。ここで，プロセッサ（ＣＰＵ）２１１とＡＳＩＣで具現化されるエンジン制御部２２０の間に形成されたアドレスバス（Ａｄｄｒ）とデータバス（ｄａｔａ）は，エンジン制御部２２０に設けられるレジスタ２２１からエンジン部に対する状態情報を得るために必要である。プロセッサ（ＣＰＵ）２２１からＡＳＩＣで具現化されるエンジン制御部２２０に印加されるアドレスおよび読み出し命令に応じてレジスタ２２１が応答し，レジスタ２２１に格納された状態情報は，データバス（ｄａｔａ）を介してプロセッサ（ＣＰＵ）２２１にフィードバックされる。

なお，上記のような構造によって，ＣＰＵコア２１１ｂ，フラッシュロム２１３およびＥＥＰＲＯＭ２１４のような回路素子がＡ区域に全て配置されることにより，本発明にかかる画像形成装置のシステム診断は，従来のものに比べて非常に簡便であるという特徴を有する。本発明にかかる画像形成装置は，エンジン部を駆動するエンジン制御部２２０を除外した部分が画像処理部２１０が位置するＡ区域に配置されるため，エンジン制御部２２０で発生するエラーを除外した全てのエラーは，Ａ区域で発生すると判断され，ランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４などがエンジン制御部２２０には設けられないため，画像処理部２１０とエンジン制御部２２０とのそれぞれにプロセッサ，ランダムアクセスメモリおよびフラッシュロムを備えている従来の画像形成装置に比べて，システムの診断にかかる時間が短縮される。

以上，２つの領域に分割されたＰＣＢを基準にして説明してきたが，本発明は，上記実施の形態に限定されず，分割されていない単一のＰＣＢ上においても同じく適用される。例えば，画像処理部２１０とエンジン制御部２２０とが非分割の単一ＰＣＢ上に配置される時，非分割の単一のＰＣＢ上に配置される画像処理部２１０とエンジン制御部２２０とを相互対向するように配置し，双方向並列バスで接続しても良い。この場合，非分割のＰＣＢ上に形成される画像処理部２１０とエンジン制御部２２０とにおいても，前述の特性，例えば，画像処理部２１０とエンジン制御部２２０との間の双方向並列接続によるデータ転送速度の増加，画像処理部２１０とエンジン制御部２２０との間の追加的なインターフェース回路を必要としない特性および画像処理部２１０とエンジン制御部２２０とがランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４のような回路素子を共有可能な特性を達成することができる。但し，単一のＰＣＢを２つの領域（Ａ領域，Ｂ領域）に分割することによって画像形成装置の設計時，設計時間と信頼性のテストにかかる時間が一層減少される。これに関する説明は，図５および図６における説明部分と重複されるため，具体的な説明は省略する。

図８は，本発明にかかる画像形成装置のＰＣＢへの配置方法の好適な実施の形態を示すフローチャートである。

まず，ホストコンピュータ（図示せず）のような情報処理装置から印加される印刷データをビットマップフォーマットのイメージデータに変換する画像処理部２１０と，画像処理部２１０からのイメージデータによって制御され，紙のような印刷媒体に所定の画像を具現するエンジン部（図示せず）を制御するエンジン制御部２２０とを単一のＰＣＢ２００上に形成する時，ＰＣＢ２００を２つの区域，すなわちＡ区域とＢ区域とに分け（Ｓ４１０），それぞれの区域に対して画像処理部１１０とエンジン制御部１２０とを配置する（Ｓ４２０）。

次に，Ａ区域とＢ区域とにそれぞれ配置された画像処理部とエンジン制御部とが共有可能な回路素子があるか否かを判断する（Ｓ４３０）。判断の結果，エンジン制御部２２０と画像処理部２１０とが共有可能な回路素子，例えば，ランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４を画像処理部２１０が位置するＡ区域に配置させる（Ｓ４４０）。エンジン制御部２２０は，画像処理部２１０と接続されたランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４を画像処理部２１０に設けられるプロセッサ（ＣＰＵ）２１１を介してアクセスすることによってＢ区域に配置されたＡＳＩＣ形態のエンジン制御部２２０にはランダムアクセスメモリ（ＲＡＭ）２１２，フラッシュロム２１３およびＥＥＰＲＯＭ２１４を配置する必要がなく，画像形成装置の再設計の際に，ＥＭＩのような信頼性テスト済みのエンジン制御部２２０を再活用することにより，再設計にかかる時間および費用を節減することができる。

ＡＳＩＣの形態で具現化されるエンジン制御部２２０は，アドレスバス（Ａｄｄｒ），データバス（ｄａｔａ）および制御バス（ｃｔｒｌ）によってプロセッサ（ＣＰＵ）２１１と直接接続される。これによって，ＰＣＢにエンジン制御部２２０とプロセッサ（ＣＰＵ）２１１をインターフェースするための別のインターフェース回路を配置しなくても良いため，ＰＣＢの空間を一層効率的に使用することができる。

次に，エンジン制御部２２０と画像処理部２１０とが共有不可能な素子は，それぞれの領域に配置される（Ｓ４５０）。終わりに，エンジン部とエンジン制御部２２０との間にインターフェースするためのコネクタ（例えば，２２０ｈ，２２０ｉおよび２２０ｊ）をＢ区域に配置するが，Ｂ区域に割り当てられたＰＣＢの縁部に配置する（Ｓ４６０）。この時，コネクタは，ＡＳＩＣで具現化されるエンジン制御部２２０に設けられた入出力接続ピンと垂直または水平方向に対向するように配置されることが好ましい。すなわち，ＡＳＩＣの入出力接続ピンとコネクタ端子（図示せず）とは，直線で決線されることが好ましい。このような決線方法は，ＡＳＩＣで具現化されるエンジン制御部２２０とコネクタ２２０ｈ，２２０ｉおよび２２０ｊ間に接続される金属配線の形態を単純化させ，画像形成装置において故障が発生した時，診断および修理が容易であるという利点があり，金属配線間に発生するノイズの減少も容易である。例えば，ＡＳＩＣで具現化されるエンジン制御部２２０とコネクタ２２０ｈ，２２０ｉおよび２２０ｊ間に接続される金属配線が一定の間隙とパターンを有する場合，金属配線が位置するＰＣＢの面と反対面に接地面（ｇｒｏｕｎｄｐｌａｔｅ）を形成することによって，各金属配線は，接地面によってシールドされる効果を有し，外部からのノイズに対する強い耐性を有するようになる。

なお，Ａ区域には，画像処理部２１０が配置され，システム−オン−チップ（ＳＯＣ）の形態を有する画像処理部２１０は，ＡＳＩＣで具現化されるエンジン制御部２２０と向かい合うように配置される。これによって，エンジン制御部２２０が有するピン方向と画像処理部２１０が有するピン方向とが水平または垂直方向に対向するように配置され，画像処理部２１０とエンジン制御部２２０との間も最短距離で接続可能となる。

図９は，本発明にかかる画像形成装置のＰＣＢへの配置方法の他の実施の形態を示すフローチャートである。

まず，単一のＰＣＢに画像処理部２１０とエンジン制御部２２０とを配置するが，画像処理部２１０とエンジン制御部２２０とが対向するように配置する（Ｓ５１０）。次に，ＰＣＢに配置された画像処理部２１０とエンジン制御部２２０に設けられる入出力接続ピンが垂直または水平方向に直接配線可能であるかを判断し（Ｓ５２０），判断の結果，直接配線可能であれば，画像処理部２１０とエンジン制御部２２０とを双方向並列バスで接続する（Ｓ５３０）。この時，並列バスは，Ｎビットで構成されるデータバス（ｄａｔａ），アドレスバス（Ａｄｄｒ）および制御バス（ｃｔｒｌ）であり，従来の直列バスに比べて高速の信号転送が可能である。

従来は，画像処理部２１０とエンジン制御部２２０とがそれぞれ別のプロセッサを備えているため，プロセッサ間にインターフェースのためのインターフェース回路を必要とし，通常，プロセッサに設けられる直列プロトコル（例えば，ＲＳ２３２のような直列バス）を使用したが，本実施の形態では，エンジン制御部２２０をＡＳＩＣで具現することによって，別のインターフェース回路を必要としない。終わりに，エンジン部とエンジン制御部２２０との間のインタフェースのためのコネクタをエンジン制御部２２０に設けられる入出力接続ピンと垂直または水平方向に対向するように配置する（Ｓ５４０）。これによって，本実施の形態にかかるＰＣＢへの配置方法は，従来の，エンジン制御部２２０と画像処理部２１０とを別のＰＣＢに形成する配置方法に比べて所要の回路素子の個数を減少させることができ，単一のＰＣＢに形成されることから，エンジン制御部２２０と画像処理部２１０との間に高速の双方向並列バスを接続することができる。このようなＰＣＢ配置方法は，単に，エンジン制御部２２０と画像処理部２１０とを配置するためのＰＣＢ２枚を１枚に減少させることに意義があるのではなく，単一のＰＣＢ上において高速の並列バスを採択することによって，エンジン制御部２２０と画像処理部２１０との間のデータ量の増加に対応可能な設計方法を提示するためのものである。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，画像形成装置に利用可能であり，特に，画像形成装置の印刷処理性能や新規機能の追加などにおいて再設計が容易な画像形成装置および画像形成装置の部品配置方法に利用可能である。

従来のレーザープリンタを概念的に示すブロック図である。図１に示された画像処理部の内部を概念的に示すブロック図である。図１に示されたエンジン制御部の内部を概念的に示すブロック図である。図１に示されたエンジン部を示す説明図である。図１〜図３に示された画像処理部，エンジン制御部およびエンジン部からなる画像形成装置のハーネス配置を示す説明図である。発明の実施の形態を概念的に説明するための説明図である。図５に示された画像処理部およびエンジン制御部の好適なＰＣＢ配置を説明するための説明図である。図６に示されたプロセッサとＡＳＩＣで具現化されるエンジン制御部との接続関係を説明するための説明図である。画像形成装置のＰＣＢへの配置方法の好適な実施の形態を示すフローチャートである。画像形成装置のＰＣＢへの配置方法の他の実施の形態を示すフローチャートである。

符号の説明

１００ＰＣＢ
１１０画像処理部
１１０ａ第１の区域
１１１プロセッサ
１１２ランダムアクセスメモリ
１１３フラッシュロム
１１４ＥＥＰＲＯＭ
１２０エンジン制御部
１２０ａ第２の区域
１３０，１４０，１５０コネクタ

Claims

印刷データに関する印刷作業を行うエンジン部と、
外部機器から印加される前記印刷データを受信して前記エンジン部で認識可能なイメージデータの形態に変換処理する画像処理部と、
前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部と、を備え、
前記エンジン制御部と前記画像処理部とは、第１の区域と第２の区域とに分割された単一のＰＣＢ上にそれぞれ配置され、前記第１の区域には前記エンジン制御部が、前記第２の区域には前記画像処理部が配置されるが、前記第２の区域には前記エンジン制御部と前記画像処理部とが共有可能な回路素子が配置され、
前記画像処理部は少なくとも１つのプロセッサを含み、前記エンジン制御部は前記画像処理部に備えられた前記プロセッサによって制御され、
前記ＰＣＢは矩形状であり、
前記画像処理部は、
前記矩形状のＰＣＢの１辺の縁部に配置され、前記印刷データが印加される第１のコネクタと、
前記第１のコネクタと対向して配置され、前記第１のコネクタと最短距離で接続される第１の接続ピンと、を含み、
前記エンジン制御部は、
前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置され、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタと、
前記少なくとも１つの第２のコネクタと対向して配置され、前記第２のコネクタと最短距離で接続される第２の接続ピンと、を含み、
前記画像処理部と前記エンジン制御部とは双方向並列バスで接続され、前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする画像形成装置。
前記画像処理部は１つの前記プロセッサを有し、前記エンジン制御部は前記プロセッサの制御によって駆動されることを特徴とする請求項１に記載の画像形成装置。
前記エンジン制御部は、特定用途向け集積回路（ＡＳＩＣ）で具現化されることを特徴とする請求項２に記載の画像形成装置。
前記プロセッサと前記特定用途向け集積回路とは、相互対向するように配置されることを特徴とする請求項３に記載の画像形成装置。
前記共有可能な回路素子は、ランダムアクセスメモリ、フラッシュロム、及びＲＯＭのうちの少なくとも１つ以上であることを特徴とする請求項１に記載の画像形成装置。
前記エンジン制御部は、前記ランダムアクセスメモリ、前記フラッシュロム、及び前記ＲＯＭのうちの少なくとも１つ以上を前記画像処理部によって共有することを特徴とする請求項５に記載の画像形成装置。
印刷データに関する印刷作業を行うエンジン部と、
外部機器から印加される前記印刷データを受信して前記エンジン部で認識可能なイメージデータの形態に変換処理し、少なくとも１つのプロセッサを備える画像処理部と、
前記プロセッサによって制御され、前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部と、を備え、
前記エンジン制御部は特定用途向け集積回路で具現化され、前記プロセッサと前記特定用途向け集積回路とは、双方向バスによって直接接続され、
前記画像処理部と前記エンジン制御部とは、少なくとも２つ以上に分割された領域を有する単一のＰＣＢ上にそれぞれ配置され、前記単一のＰＣＢにおいて前記双方向バスによって直接接続され、
前記ＰＣＢは矩形状であり、
前記画像処理部は、
前記矩形状のＰＣＢの１辺の縁部に配置され、前記印刷データが印加される第１のコネクタと、
前記第１のコネクタと対向して配置され、前記第１のコネクタと最短距離で接続される第１の接続ピンと、を含み、
前記エンジン制御部は、
前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置され、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタと、
前記少なくとも１つの第２のコネクタと対向して配置され、前記第２のコネクタと最短距離で接続される第２の接続ピンと、を含み、
前記画像処理部と前記エンジン制御部とは双方向並列バスで接続され、前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする画像形成装置。
前記特定用途向け集積回路は、前記画像処理部から印加される前記イメージデータに応答して前記エンジン部を駆動するための制御信号を生成することを特徴とする請求項７に記載の画像形成装置。
前記特定用途向け集積回路は、前記エンジン部の状態情報を格納するためのメモリをさらに備えることを特徴とする請求項７に記載の画像形成装置。
前記プロセッサは、前記メモリに格納された前記状態情報を読み出して前記エンジン部の状態を確認した後、前記エンジン制御部に前記イメージデータを転送して印刷作業を行うように前記特定用途向け集積回路を制御することを特徴とする請求項９に記載の画像形成装置。
前記プロセッサと前記特定用途向け集積回路とは、前記双方向バスによって直接接続されるが、相互対向するように配置されることを特徴とする請求項８に記載の画像形成装置。
印刷データに関する印刷作業を行うエンジン部と、外部機器から印加される前記印刷データを受信してイメージデータの形態に変換処理する画像処理部と、前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部と、を備える画像形成装置の単一ＰＣＢの製造方法であって、
前記エンジン制御部と前記画像処理部とを、矩形状の前記ＰＣＢ上の第１の区域と前記第２の区域とにそれぞれ配置するステップと、
前記単一ＰＣＢ上に配置された前記画像処理部と前記エンジン制御部とを双方向並列バスで接続するステップと、
前記画像処理部と前記エンジン制御部とが共有可能な回路素子を前記第２の区域に配置するステップと、
前記印刷データが印加される第１のコネクタを、前記矩形状のＰＣＢの１辺の縁部に配置するステップと、
前記第１のコネクタと最短距離で接続される第１の接続ピンを、前記第１のコネクタと対向して配置するステップと、
前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタを、前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置するステップと、
前記少なくとも１つの第２のコネクタと最短距離で接続される少なくとも１つの第２の接続ピンを、前記少なくとも１つの第２のコネクタと対向して配置するステップと、を含み、
前記画像処理部は少なくとも１つのプロセッサを含み、前記エンジン制御部は前記画像処理部に備えられた前記プロセッサによって制御され、
前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする画像形成装置の単一ＰＣＢの製造方法。
前記共有可能な回路素子は、ランダムアクセスメモリ、フラッシュロム、及びＲＯＭのうちの少なくとも１つ以上であることを特徴とする請求項１２に記載の画像形成装置の単一ＰＣＢの製造方法。
前記エンジン制御部は、ランダムアクセスメモリ、フラッシュロム、及びＲＯＭのうちの少なくとも１つ以上を前記画像処理部と共有して使用することを特徴とする請求項１２に記載の画像形成装置の単一ＰＣＢの製造方法。
印刷データに関する印刷作業を行うエンジン部と、外部機器から印加される前記印刷データを受信してイメージデータの形態に変換処理する画像処理部と、前記イメージデータに関する印刷作業を行うように前記エンジン部を制御するエンジン制御部と、を備える画像形成装置の単一ＰＣＢの製造方法であって、
前記エンジン制御部と前記画像処理部とを、矩形状の前記ＰＣＢ上の第１の区域と前記第２の区域とにそれぞれ配置するステップと、
前記矩形状のＰＣＢ上に配置された前記画像処理部と前記エンジン制御部とを双方向並列バスで接続するステップと、
前記画像処理部と前記エンジン制御部とが共有可能な回路素子を前記第２の区域に配置するステップと、
前記印刷データが印加される第１のコネクタを、前記矩形状のＰＣＢの１辺の縁部に配置するステップと、
前記第１のコネクタと最短距離で接続される第１の接続ピンを、前記第１のコネクタと対向して配置するステップと、
前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタを、前記矩形状のＰＣＢの他の３辺の縁部のうちの少なくとも１つにそれぞれ配置するステップと、
前記第２のコネクタと最短距離で接続される第２の接続ピンを、前記少なくとも１つの第２のコネクタと対向して配置するステップと、を含み、
前記画像処理部は少なくとも１つのプロセッサを含み、前記エンジン制御部は前記画像処理部に備えられた前記プロセッサによって制御され、
前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする画像形成装置の単一ＰＣＢの製造方法。
前記エンジン制御部は、特定用途向け集積回路で具現化されることを特徴とする請求項１５に記載の画像形成装置の単一ＰＣＢの製造方法。
前記画像処理部と前記エンジン制御部とは、相互対向するように配置されることを特徴とする請求項１５に記載の画像形成装置の単一ＰＣＢの製造方法。
少なくとも１つのプロセッサを備え、外部機器から印加される印刷データを受信してイメージデータの形態に変換処理する画像処理部と、
前記プロセッサの制御によって駆動される特定用途向け集積回路を備え、前記変換処理されたイメージデータに関する印刷作業を行うエンジン部を制御するエンジン制御部と、を含み、
前記画像処理部及び前記エンジン制御部は、単一ＰＣＢの表面に集積され、前記画像処理部の前記プロセッサは前記エンジン制御部の特定用途向け集積回路と双方向並列バスによって直接接続され、
前記双方向並列バスは、アドレスバス、データバス及び制御バスを含み、前記画像処理部の前記プロセッサから前記アドレスバス及び前記制御バスを介して前記エンジン制御部に印加されるアドレス及び読み出し命令に応じて、前記エンジン制御部に設けられたレジスタが応答し、当該レジスタに格納された前記エンジン部の状態情報が前記データバスを介して前記プロセッサにフィードバックされることを特徴とする画像形成装置。
前記エンジン制御部は前記単一ＰＣＢの表面上の第１の領域に配置され、前記画像処理部は前記単一ＰＣＢの表面上において前記第１の領域と所定距離離隔された第２の領域に配置されたことを特徴とする請求項１８に記載の画像形成装置。
前記単一ＰＣＢの表面に前記画像処理部及びエンジン制御部がともに集積され、前記画像処理部及び前記エンジン制御部によって共有される少なくとも１つの回路素子をさらに含むことを特徴とする請求項１８に記載の画像形成装置。
前記ＰＣＢは矩形状であり、
前記画像処理部は、
前記矩形状のＰＣＢの１辺の縁部に配置され、前記印刷データが印加されるコネクタと、
前記コネクタと対向して配置され、前記コネクタと最短距離で接続される接続ピンと、を含むことを特徴とする請求項１８乃至２０のいずれかに記載の画像形成装置。
前記ＰＣＢは矩形状であり、
前記エンジン制御部は、
前記矩形状のＰＣＢの３辺の縁部のうち少なくとも１つにそれぞれ配置され、前記エン
ジン部とインターフェースするための少なくとも１つのコネクタと、
前記少なくとも１つのコネクタと対向して配置され、前記コネクタと最短距離で接続される接続ピンと、
を含むことを特徴とする請求項１８乃至２０のいずれかに記載の画像形成装置。
前記ＰＣＢは矩形状であり、
前記画像処理部は、
前記矩形状のＰＣＢの１辺の縁部に配置され、前記印刷データが印加される第１のコネクタと、
前記第１のコネクタと対向して配置され、前記第１のコネクタと最短距離で接続される第１の接続ピンと、
を含み、
前記エンジン制御部は、
前記矩形状のＰＣＢの他の３辺の縁部のうち少なくとも１つにそれぞれ配置され、前記エンジン部とインターフェースするための少なくとも１つの第２のコネクタと、
前記少なくとも１つの第２のコネクタと対向して配置され、前記第２のコネクタと最短距離で接続される第２の接続ピンと、
を含むことを特徴とする請求項１８乃至２０のいずれかに記載の画像形成装置。