KR100498917B1 - 오토 벡터 생성 회로 - Google Patents

오토 벡터 생성 회로 Download PDF

Info

Publication number
KR100498917B1
KR100498917B1 KR1019980006217A KR19980006217A KR100498917B1 KR 100498917 B1 KR100498917 B1 KR 100498917B1 KR 1019980006217 A KR1019980006217 A KR 1019980006217A KR 19980006217 A KR19980006217 A KR 19980006217A KR 100498917 B1 KR100498917 B1 KR 100498917B1
Authority
KR
South Korea
Prior art keywords
receives
signal
address
inverter
gate
Prior art date
Application number
KR1019980006217A
Other languages
English (en)
Other versions
KR19990071018A (ko
Inventor
한철희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980006217A priority Critical patent/KR100498917B1/ko
Publication of KR19990071018A publication Critical patent/KR19990071018A/ko
Application granted granted Critical
Publication of KR100498917B1 publication Critical patent/KR100498917B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Bus Control (AREA)

Abstract

가. 청구범위에 기재된 발명이 속하는 기술분야
오토 벡터 생성 회로
나. 발명이 해결하려고 하는 기술적 과제
프로세서의 오토 벡터를 생성하는 회로를 제공한다.
다. 발명의 해결 방법의 요지
프로세서에서는 인터럽트가 발생하면, 해당 인터럽트를 인지한 후 어드레스로 출력하고 기능 코드를 하이 상태로 출력한다. 인터럽트 발생시 프로세서가 자동으로 특정 번지로 점프하게 하는 오토 벡터를 생성한다.
라. 발명의 중요한 용도
프로세서에서 인터럽트 발생시 오토 벡터를 제공함으로써 인터럽트 발생시마다 외부에서 인터럽트 벡터값을 제공할 필요가 없다.

Description

오토 벡터 생성 회로
본 발명은 오토 벡터를 생성하는 회로에 관한 것으로, 특히 마이크로 프로세서의 인터럽트 발생시 프로그램의 점프 위치를 결정해주는 오토 벡터를 생성하는 회로에 관한 것이다.
종래 마이크로 프로세서110에서는 도 1에 도시된 것과 같이 오토 벡터(Auto vector; /AVEC)를 하이 상태로 만들어 사용했다. 따라서, 외부의 인터럽트 발생시 인터럽트 벡터값을 외부에서 프로세서로 제공해야만 한다.
따라서, 본 발명의 목적은 인터럽트 벡터값을 자체적으로 생성하는 오토 벡터 생성 회로를 제공함에 있다.
본 발명의 다른 목적은 인터럽트 발생시 프로세서가 자동으로 특정 번지로 점프하게 하는 오토 벡터를 생성하는 회로를 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 프로세서에서 인터럽트가 발생하면, 해당 인터럽트를 인지한 후 어드레스로 출력하고 기능 코드를 하이 상태로 출력하고, 인터럽트 발생시 프로세서가 자동으로 특정 번지로 점프하게 하는 오토 벡터를 생성하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 2는 본 발명의 실시예에 따른 오토 벡터 생성 회로도로서, 제1인버터201과 제2인버터202와 제1앤드게이트211과 제2앤드게이트212와 제3인버터203과 제3앤드게이트213과 제4앤드게이트214와 제5앤드게이트215와 제4인버터204와 오아게이트221로 구성된다.
도 3은 본 발명의 실시예에 따른 오토 벡터 회로의 타이밍도로서, 각 신호는 다음과 같다. 301신호는 어드레스A3를 나타내고, 302신호는 어드레스A2를 나타내고, 303신호는 어드레스A1을 나타내고, 304신호는 어드레스 스트로브/AS를 나타낸다. 305신호는 기능 코드(Function Code)FC1을 나타내고, 306신호는 기능 코드FC2를 나타내고, 307신호는 기능 코드FC3를 나타내고, 308신호는 오토 벡터/AVEC를 나타낸다.
도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 오토 벡터를 생성하는 회로의 동작을 설명한다. 인터럽트가 발생하면 프로세서에서는 해당 인터럽트를 인지한 후 어드레스A3,A2,A1으로 출력하며, 이때 기능 코드FC2,FC1,FC0는 하이 상태를 출력한다.
제1인버터201은 302와 같은 어드레스A2 신호를 입력받아 반전하여 출력하고, 제2인버터202는 303과 같은 어드레스A1 신호를 입력받아 반전하여 출력한다. 제1앤드게이트211은 제1인버터201으로부터 출력되는 신호와 제2인버터202로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력한다. 제2앤드게이트212는 301과 같은 어드레스A3 신호를 입력받고, 제1앤드게이트211로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력한다. 제3인버터203은 304와 같은 어드레스 스트로브/AS 신호를 입력받아 반전하여 출력한다. 제3앤드게이트213은 제3인버터203으로부터 출력되는 신호를 입력받고, 305와 같은 기능 코드FC2 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력한다. 제4앤드게이트214는 306과 같은 기능 코드FC1 신호와 307과 같은 기능 코드FC0 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력한다. 제5앤드게이트215는 제3앤드게이트213으로부터 출력되는 신호와 제4앤드게이트214로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력한다. 제4인버터204는 제5앤드게이트215으로부터 출력되는 신호를 입력받아 반전하여 출력한다. 오아게이트221은 제2앤드게이트212로부터 출력되는 신호를 입력받고, 제4인버터204로부터 출력되는 신호를 입력받아 오아 논리를 수행하여 308과 같은 오토 벡터/AVEC를 출력한다.
한편, 본 발명의 구체적인 실시예에서는 인터럽트의 레벨2가 발생하였을 때를 가정하여 설명한다. 인터럽트 레벨2일 경우 상기 출력된 어드레스값은 다음과 같다. 어드레스A3는 로우 상태이고, 어드레스A2는 하이 상태이고, 어드레스A1은 로우 상태가 된다.
도 2 및 도 3를 참조하면, 제1인버터201은 302신호와 같은 하이 상태의 어드레스A2를 입력받아 반전하여 로우 상태의 신호를 출력한다. 제2인버터202는 303신호와 같은 로우 상태의 어드레스A1을 입력받아 반전하여 하이 상태의 신호를 출력한다. 제1앤드게이트211은 제1인버터201으로부터 출력되는 로우 상태의 신호와 제2인버터202로부터 출력되는 하이 상태의 신호를 입력받아 앤드 논리를 수행하여 로우 상태의 신호를 출력한다. 제2앤드게이트212는 301신호와 같은 로우 상태의 어드레스A3를 입력받고, 제1앤드게이트211로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력한다. 제3인버터203은 304와 같은 로우 상태의 어드레스 스트로브/AS 신호를 입력받아 반전하여 하이 상태의 신호를 출력한다. 제3앤드게이트213은 제3인버터203으로부터 출력되는 하이 상태의 신호를 입력받고, 305와 같은 하이 상태의 기능 코드FC2 신호를 입력받아 앤드 논리를 수행하여 하이 상태의 신호를 출력한다. 제4앤드게이트214는 306과 같은 하이 상태의 기능 코드FC1 신호와 307과 같은 하이 상태의 기능 코드FC0 신호를 입력받아 앤드 논리를 수행하여 하이 상태의 신호를 출력한다. 제5앤드게이트215는 제3앤드게이트213으로부터 출력되는 하이 상태의 신호와 제4앤드게이트214로부터 출력되는 하이 상태의 신호를 입력받아 앤드 논리를 수행하여 하이 상태의 신호를 출력한다. 제4인버터204는 제5앤드게이트215으로부터 출력되는 하이 상태의 신호를 입력받아 반전하여 로우 상태의 신호를 출력한다. 오아게이트221은 제2앤드게이트212로부터 출력되는 로우 상태의 신호를 입력받고, 제4인버터204로부터 출력되는 로우 상태의 신호를 입력받아 오아 논리를 수행하여 308과 같은 로우 상태의 오토 벡터/AVEC를 출력한다.
따라서, 마이크로 프로세서는 상기 오토 벡터가 입력되면, 해당 인터럽트의 레벨에 해당하는 번지로 자동 점프하여 인터럽트 프로그램을 수행한다.
상술한 바와 같이 본 발명은 인터럽트 발생시 자체적으로 오토 벡터를 생성하여 마이크로 프로세서로 제공함으로써 인터럽트 발생시마다 외부에서 인터럽트 벡터값을 제공할 필요가 없다.
도 1은 종래 인터럽트 생성 회로도.
도 2는 본 발명의 실시예에 따른 오토 벡터 생성 회로도.
도 3은 본 발명의 실시예에 따른 오토 벡터 타이밍도.

Claims (1)

  1. 오토 벡터 생성 회로에 있어서,
    제1어드레스를 입력받아 반전하여 출력하는 제1인버터와,
    제2어드레스를 입력받아 반전하여 출력하는 제2인버터와,
    상기 제1인버터로부터 출력되는 신호와 상기 제2인버터로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력하는 제1앤드게이트와,
    제3어드레스를 입력받고, 상기 제1앤드게이트로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력하는 제2앤드게이트와,
    어드레스 스트로브 신호를 입력받아 반전하여 출력하는 제3인버터와,
    상기 제3인버터로부터 출력되는 신호를 입력받고, 제1기능 코드를 입력받아 앤드 논리를 수행하여 그 결과를 출력하는 제3앤드게이트와,
    제2기능 코드와 제3기능 코드를 입력받아 앤드 논리를 수행하여 그 결과를 출력하는 제4앤드게이트와,
    상기 제3앤드게이트로부터 출력되는 신호와 상기 제4앤드게이트로부터 출력되는 신호를 입력받아 앤드 논리를 수행하여 그 결과를 출력하는 제5앤드게이트와,
    상기 제5앤드게이트로부터 출력되는 신호를 입력받아 반전하여 출력하는 제4인버터와,
    상기 제2앤드게이트로부터 출력되는 신호를 입력받고, 상기 제4인버터로부터 출력되는 신호를 입력받아 오아 논리를 수행하여 그 결과를 출력하는 오아게이트로 구성되는 것을 특징으로 하는 회로.
KR1019980006217A 1998-02-26 1998-02-26 오토 벡터 생성 회로 KR100498917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980006217A KR100498917B1 (ko) 1998-02-26 1998-02-26 오토 벡터 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006217A KR100498917B1 (ko) 1998-02-26 1998-02-26 오토 벡터 생성 회로

Publications (2)

Publication Number Publication Date
KR19990071018A KR19990071018A (ko) 1999-09-15
KR100498917B1 true KR100498917B1 (ko) 2005-09-02

Family

ID=37304520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006217A KR100498917B1 (ko) 1998-02-26 1998-02-26 오토 벡터 생성 회로

Country Status (1)

Country Link
KR (1) KR100498917B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410985B1 (ko) * 2001-08-09 2003-12-18 삼성전자주식회사 오토벡터 방식 마이크로 프로세서의 벡터드 인터럽트 처리장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014072A (ko) * 1991-12-30 1993-07-22 이헌조 Pc의 하드웨어 인터럽트 벡터 자동 감지회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014072A (ko) * 1991-12-30 1993-07-22 이헌조 Pc의 하드웨어 인터럽트 벡터 자동 감지회로

Also Published As

Publication number Publication date
KR19990071018A (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR960036332A (ko) 논리회로
JPH0541088A (ja) 半導体集積回路
KR970029097A (ko) 인터럽트 발생회로
KR950003986A (ko) 소규모 회로 및 어드레스 영역 확장 능력을 갖는 어드레스 디코더
KR100498917B1 (ko) 오토 벡터 생성 회로
KR970051143A (ko) 반도체 메모리의 내부 어드레스 발생장치
JP2850825B2 (ja) 半導体集積装置
KR100486255B1 (ko) 데이터 검출회로 및 데이터 검출 방법
KR19990001271A (ko) 프로세서간 비정상적인 알람신호 검출 보완회로.
KR920001358Y1 (ko) 마이크로 프로세서 시스템의 리세트용 롬 전환 장치
KR960016407B1 (ko) Mcu내의 인터럽트 신호 발생회로
KR940008483B1 (ko) 인터럽트 제어기
KR100240963B1 (ko) 피엘씨 장치 및 제어방법
KR200360607Y1 (ko) 웨이트발생회로
JP2001014897A (ja) 半導体装置
KR100219076B1 (ko) 래치된 데이터를 출력하는 기능을 갖는 메모리 테스트 레지스터
KR100494646B1 (ko) 반도체 메모리 소자의 어드레스 천이 검출기
KR0140471B1 (ko) 비트 카운터 회로
KR0173956B1 (ko) 인터럽트신호 변환장치
JP2584041B2 (ja) データ処理装置
KR970049534A (ko) 에러 정정 회로
JPH05216661A (ja) マイクロコンピュータ
JPH0512047A (ja) エラー検出回路
KR920000138A (ko) 반도체집적회로
KR970060245A (ko) 반도체 메모리 장치의 오류검출정정 (ecc) 회로의 디세이블회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee