KR930014072A

KR930014072A - Pc의 하드웨어 인터럽트 벡터 자동 감지회로

Info

Publication number: KR930014072A
Application number: KR1019910025036A
Authority: KR
Inventors: 김용식
Original assignee: 이헌조; 주식회사 금성사
Priority date: 1991-12-30
Filing date: 1991-12-30
Publication date: 1993-07-22

Abstract

본 발명은 개인용 컴퓨터의 하드웨어 인터럽트 벡터 자동감지회로에 관한 것으로, 특히 하드웨어 인터럽트 벡터값을 자동인식하여 표시하도록 하는 PC의 하드웨어 인터럽트 벡터 자동감지회로에 관한 것이다.

이와같은 본 발명은, 어드레스 인에이블신호(AEN), 인터럽트신호(INT) 및 입/출력 읽기신호(IOR)에 의해래치 인에이블 신호(LE)로 발생시키는 래치인에이블 신호발생부(10)와, 스위치를 통해 사용자가 원하는 벡터래치를 초기화 시키기 위한 초기화회로(20)와, 인터럽트 벡터데이타(D0, …D7)를 각 벡터 래치수단을 통해 래치시키는 벡터 래치부(40)와, 그 벡터 래치부(40)에서 출력되는 인터럽트 벡터데이타를 표시하는 표시부(50)와, 현재 출력 데이타가 없는 벡터 래치에 현재 진행중인 인터럽트 벡티 데이타를 래치하도록 래치인에이블신호를 제어함과 아울러 상기 초기화 회로(20)의 각 초기화 제어가 있을 때까지 해당 벡티 래치에 새로운 값이 래치되지 못하도록 해당 벡터 래치의 출력 인에이블을 제어하하는 래치 선택부(30)로 구성되어 있다.

Description

PC의 하드웨어 인터럽트 벡터 자동 감지회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 의한 PC의 하드웨어 인터럽트벡티 자동감지회로도.

제2도 (a) 내지 (k)는 제1도에 따른동작 타이밍도.

Claims

어드레스 인에이블신호(AEN)가 비활성화 상태이고, 인터럽트신호(INT)가 활성화 상태일때 입/출력 읽기신호(IOR)의 활성상태 신호를 래치 인에이블 신호(LE)로 발생시키는 래치인에이블 신호발생부(10)와, 스위치를 통해 사용자가 원하는 벡터 래치를 초기화 시키기 위한 초기화회로(20)와, 인터럽트 벡터데이타(D0, …D7)를 각벡터 래치수단을 통해 래치시키는 벡터 래치부(40)와, 그 벡터 래치부(40)에서 출력되는 인터럽트 벡터데이타를 각각 소정수의 LED를 통해 표시하는 표시부(50)와, 초기화 제어신호, 해당 벡터 래치의 현재 래치출력 데이타 및 래치인에이블 신호(LE)를 입력받아 현재 출력 데이타가 없는 벡터 래치에 현재 진행중인 인터럽트 벡터 데이타를 래치하도록 래치인에이블신호를 제어함과 아울러 상기 초기화 회로(20)의 각 초기화 제어가 있을 때까지 해당벡터 래치에 새로운 값이 래치되지 못하도록 해당 벡터 래치의 출력 인에이블을 제어하는 래치 선택부(30)로 구성된 것을 특징으로 하는 PC의 하드웨어 인티럽트 벡터 자동감지회로.
제1항에 있어서, 상기 래치인에이블 신호 발생부(10)는, 중앙처리장치(CPU)가 홀드(정지)상태 유/무를 나타내는 어드레스 인에이블 신호(AEN)를 반전시키는 인버터 게이트(I1)와, 인터럽트 진행시 활성화 되도록하는 입/출력 읽기신호(IOR)를 반전시키는 인버티 게이트(12)와, 그 인버티 게이트(12)의 출력신호와 인터럽트신호(INT)를 앤드조합하는 앤드 게이트(ADl)와, 그 앤드게이트(AD1)의 출력신호와 상기 인버터 게이트(I1)의 출력신호를 앤드 조합하여 래치인에이블 신호(LE)로 출력하는 앤드 게이트(AD2)로 구성된 것을 특징으로 하는 PC의 하드웨어 인터럽트 벡티 자동 감지회로.
제1항에 있어서, 상기 초기화회로(20)는, 리세트 신호(Reset)를 반전 시키는 인버터 게이트(I3)와, 스위치온시 벡터 래치 초기화 하이신호를 발생하는 스위치(SW1)와, 그 스위치(SW1)의 신호를 반전시키는 인버터 게이트(I4)와, 그 인버터 게이트(I4)의 출력신호와 상기 인버티 게이트(I3)의 출력신호를 각각 앤드조합하여 초기화제어신호로 출력하는 앤드 게이트(AD3)로 구성묀 것을 특징으로 하는PC의 하드웨어 인터럽트 벡티 자동감지회로.
제1항에 있어서, 상기 래치선택부(30)는, 상기 벡터 래치부(40)의 해당 벡터래치의 출력(Q6,Q3)을 각각조합하는 오아게이트(OR1)와, 그 오아게이트(OR1)의 출력신호를 반진시키는 인버터 게이트(I8)와, 그 인버터게이트(I8)의 출력신호와 상기 래치인에이블 신호(LE)를 앤드조합하여 벡티래치부(40)의 해당 벡터 래치에 인에이블 신호로 인가하는 앤드게이트(AD7)와, 상기 초기화 회로(20)의 앤드게이트(AD3)의 출력신호를 리세트 신호로 인가받고, 앞단의 오아게이트의 출력신호를데이타 입력으로 인가받아 상기 래치인에이블신호(LE)에 의한 클럭신호에 동기시켜 2분주한후 벡티 래치부(40)의 해당 벡티래치의 출력인에이블 신호로 출력하는 디플립플롭(D-F/F1)으로 구성된 것을 특징으로 하는 PC의 하드웨어 인터럽트 벡터 자동 감지회로.
제1항에 있어서, 상기 벡터 래치부(40)는, 상기 래치 선택부(30)로 부터 해당되는 단의 래치인에이블신호(LE)를 인가받아 인터럽트 벡터데이타(D0,…D7)를 래치시키고, 상기 래치선택부(30)로 부터 출력인에비르 제어를 받아 래치데이타를 출력하는 래치(41)로 구성된 것을 특징으로 하는 PC의 하드웨어 인터럽트 벡터 자동감지회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.