KR100496171B1 - 증폭형 고체 촬상장치 - Google Patents

증폭형 고체 촬상장치 Download PDF

Info

Publication number
KR100496171B1
KR100496171B1 KR10-2003-0005573A KR20030005573A KR100496171B1 KR 100496171 B1 KR100496171 B1 KR 100496171B1 KR 20030005573 A KR20030005573 A KR 20030005573A KR 100496171 B1 KR100496171 B1 KR 100496171B1
Authority
KR
South Korea
Prior art keywords
mos transistor
voltage
reset
amplifying
reset mos
Prior art date
Application number
KR10-2003-0005573A
Other languages
English (en)
Other versions
KR20030065375A (ko
Inventor
와타나베다카시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030065375A publication Critical patent/KR20030065375A/ko
Application granted granted Critical
Publication of KR100496171B1 publication Critical patent/KR100496171B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 증폭형 고체 촬상장치는 포토다이오드(4), 상기 포토다이오드(4)에 축적된 신호전하를 증폭하기 위한 신호증폭용 MOS 트랜지스터(1), 상기 포토다이오드(4)에 축적된 신호전하를 리셋하기 위한 리셋용 MOS 트랜지스터(2) 및 상기 신호증폭용 MOS 트랜지스터(1)에 의해 증폭된 신호를 선택하기 위한 화소선택용 MOS 트랜지스터(3)를 각각 포함하는 복수의 화소를 갖는다. 제1 기간 동안, 리셋 드레인전압 VP(i)를 로우상태로 전환하여 유지한다. 제2 및 제3 기간 동안, 리셋 드레인전압 VP(i)를 하이상태로 변화시킨다. 상기 제1 및 제2 기간 동안 리셋 게이트전압 RS(i)를 제1 전압 (VDD-ΔV)로 설정하고, 제3 기간 동안, 리셋 게이트전압 RS(i)를 제1 전압보다 소정전압 ΔV만큼 더 높은 제2 전압 VDD로 설정한다.

Description

증폭형 고체 촬상장치{AMPLIFICATION TYPE SOLID-STATE IMAGE PICKUP DEVICE}
본 발명은 증폭형 고체 촬상장치에 관한 것이다.
종래에는, 각각의 화소에 대해 증폭기능이 부여된 화소부를 가지며, 이 화소부의 주변에 주사회로가 제공되어 이 주사회로에 의해 화소데이터를 판독하는 증폭형 고체 촬상장치가 제안되어 있었다. 특히, 상기 화소부를 주변의 구동회로 및 신호처리회로와의 일체화에 유리한 CMOS로 구성된 APS(Active Pixel Sensor)형 영상감지기가 공지되어 있다.
이 APS형 영상감지기는 하나의 화소 내에 광전변환부, 증폭부, 화소선택부 및 리셋부를 형성할 필요가 있다. 통상, 광전변환부는 포토다이오드(PD)로 형성되고, 증폭부, 화소선택부 및 리셋부는 3개 내지 4개의 MOS 트랜지스터(Tr)를 사용하고 있다.
도 5는 1개의 포토다이오드(PD) 및 3개의 MOS 트랜지스터(Tr)를 사용하여 PD+3Tr 방식의 APS형 영상감지기의 구성을 나타낸다. 이 PD+3Tr 방식은, 예컨대 마부치 외., "1/4인치 330K 화소 VGA CMOS 영상감지기"(Technical report of the institute of image information and television engineers, IPU'97-13, 1997년 3월)에 개시되어 있다.
도 5에 있어서, 도면부호 201은 증폭용 MOS 트랜지스터를 나타내고, 202는 리셋용 MOS 트랜지스터를 나타내고, 203은 화소선택용 MOS 트랜지스터를 나타내고, 204는 광전변환용 포토다이오드를 나타내고, 205는 신호선을 나타내고, 206은 전원공급선을 나타내고, 207은 화소선택클록선을 나타내며, 280은 리셋클록선을 나타낸다. 화소선택용 MOS 트랜지스터(203)는 화소선택클록선(207)을 통해서 수직주사회로(221)에 의해 구동된다. 또한, 리셋용 MOS 트랜지스터(202)는 리셋클록선(280)을 통해서 수직주사회로(222)에 의해 구동된다. 또한, 정전류 부하로서 작용하는 MOS 트랜지스터(230)(게이트 바이어스 전압: VG)는 신호선(205)에 접속되고, 이 신호선(205)의 출력전압은 증폭기(증폭용 MOS 트랜지스터)(231) 및 MOS 트랜지스터(232)를 통해서 수평신호선(236)로 판독된다. MOS 트랜지스터(232)는 수평클록선(235)을 통해서 수평주사회로(234)에 의해 구동된다. 정전류 부하로서 작용하는 MOS 트랜지스터(233)(게이트 바이어스 전압: VI2)는 수평신호선(236)에 접속되고, 이 수평신호선(236)의 전압은 증폭기(237)에 의해 증폭되어, 신호 OS로서 출력된다.
도 5에 나타낸 증폭형 고체 촬상장치에 있어서, 리셋용 MOS 트랜지스터(202)의 온했을 때의 언더게이트 채널전압이 ΦRH이고, 리셋 드레인전압을 전원공급전압 VDD으로 하여,
VDD < ΦRH
으로 표시하면, 표 6에 나타내듯이, 리셋용 MOS 트랜지스터(202)를 온했을 때, 포토다이오드(204)의 전압은 전원공급전압 VDD으로 리셋된다. 그러나, 리셋용 MOS 트랜지스터(202)가 오프된 후, 포토다이오드(204)에는 하기의 전자수로 표시되는 리셋 노이즈(ΔNrn)가 발생한다.
식중, k는 볼츠만상수이고, T는 절대온도이고, Cp는 포토다이오드(204) 및 이것에 접속하는 영역의 캐패시턴스이며, q는 기본전하이다. 상기 식(1)으로부터 명백해지듯이, 리셋 노이즈(ΔNrn)는 캐패시턴스(Cp)에 의존적이어서, 캐패시턴스(Cp)가 증가함에 따라 증가한다. 이하 설명에 있어서, 이 리셋용 MOS 트랜지스터(202)에 의한 포토다이오드(204)의 전압 리셋을 "하드 리셋동작"으로 정의한다.
도 5에서 명백해지듯이, 캐패시턴스(Cp)는 포토다이오드(204) 자체의 캐패시턴스 이외에, 증폭용 MOS 트랜지스터(201)의 게이트 캐패시턴스뿐만 아니라 이들의 상호접속 캐패시턴스를 포함하기 때문에, 리셋 노이즈(ΔNrn)를 저감시키는 것은 곤란하다. 즉, 도 5의 구성의 경우, 리셋 노이즈(ΔNrn)는 큰 문제점이 되었다.
그러므로, 상기와 같은 리셋 노이즈를 저감시키는 방법으로서, 하기에 나타낸 "소프트 리셋동작"에 의한 노이즈 저감방법이 제안되어 있다(베다브라타 페인 외, Analysis and enhancement of low-light-level performance of photodiode-type CMOS active pixel imagers operated with sub-threshold reset, IEEE Workshop on CCDs and Advanced Image Sensors 1999년, p.140).
도 7은 이러한 소프트 리셋동작시 화소부에서의 전위관계를 나타낸다. 이하, 도 7을 참조하여 소프트 리셋동작을 설명한다. 이 경우의 증폭형 고체 촬상장치의 구성은 동작타이밍을 제외하고는 도 5의 증폭형 고체 촬상장치의 구성과 동일하다.
도 7에 있어서, 리셋용 MOS 트랜지스터(202)를 온했을 때, 언더게이트 채널전압 ΦRH이
ΦRH < VDD'
의 관계를 만족하면, 이 때의 포토다이오드(204)의 전압은 언더게이트 채널전압 ΦRH 부근의 서브스레솔드(sub-threshold) 영역으로 리셋된다. 이 경우, 리셋용 MOS 트랜지스터(202)를 오프한 후, 포토다이오드(204)에는 하기의 전자수로 표시되는 소프트 리셋 노이즈(ΔNsr)가 발생한다.
즉, 이러한 소프트 리셋동작은 식(1)의 경우의 하드 리셋동작 보다 전자수로 배로 노이즈가 저감된다.
그러나, 도 7에 있어서, 리셋용 MOS 트랜지스터(202)의 드레인의 전압이 전원공급전압 VDD으로 고정되어 있는 경우, 리셋용 MOS 트랜지스터(202)의 게이트에서 서브스레솔드 전류에 인한 누설 때문에 포토다이오드(204)의 전압은 고정되지 않기 때문에, 잔상이 생긴다는 문제가 있다.
그러므로, 이 문제를 회피하기 위해서, 소프트 리셋동작 전에 하드 리셋동작을 수행하는 것이 제안되어 있다. 즉, 소프트 리셋동작 전에, 한번 리셋 드레인전압을 언더게이트 채널전압 VRH 보다 낮은 전압(VDD-ΔΦm)으로 설정한다. 이것에 의해서, 포토다이오드(204)의 전압은 (VDD-ΔΦm)로 고정되기 때문에, 서브스레솔드 전류에 의한 누설에 의해서 시프트된 포토다이오드(204)의 전압은 축적기간마다 고정되어 잔상이 생기지 않는다. 이 경우의 회로도를 도 8에 나타내고, 이것의 타이밍챠트를 도 9의 (A)~(H)에 나타낸다.
도 8에 있어서, 도면부호 301은 증폭용 MOS 트랜지스터를 나타내고, 302는 리셋용 MOS 트랜지스터를 나타내고, 303은 화소선택용 MOS 트랜지스터를 나타내고, 304는 광전변환용 포토다이오드를 나타내고, 305는 신호선을 나타내고, 307은 화소선택클록선을 나타내며, 310은 상기 증폭용 MOS 트랜지스터(301) 및 리셋용 MOS 트랜지스터(302)의 드레인이 연결되어 있고, 화소배열의 행의 단위로 수평방향으로 연장된 전원공급선을 나타낸다. 이 전원공급선(310)을 통해서 리셋용 MOS 트랜지스터(302)의 드레인에 리셋 드레인전압 VP(i)이 인가된다. 또한, 도면부호 380은 리셋용 MOS 트랜지스터(302)의 게이트가 연결되어 있고, 화소배열의 행의 단위로 수평으로 연장되어 있는 리셋클록선을 나타낸다. 상기 리셋클록선(308)을 통해서 리셋용 MOS 트랜지스터(302)의 게이트에 리셋게이트전압 RS(i)이 인가된다.
리셋 드레인전압 VP(i)은 MOS 트랜지스터(311, 312) 및 펄스 VPo(i)에 의해 2레벨 사이에서 변화한다. 즉, 펄스 VPo(i)가 로우레벨이면, MOS 트랜지스터(311)는 온으로 되어, 리셋 드레인전압 VP(i)은
VP(i) = VDD
로 된다. 한편, 펄스 VPo(i)가 하이레벨이면, MOS 트랜지스터(311)가 오프로 되어, 리셋 드레인전압 VP(i)은 MOS 트랜지스터(312)의 전압하강(ΔΦm)에 의해서 전원공급전압 VDD로부터 저하하여,
VP(i) = VDD- ΔΦm
로 되고, 그 결과 리셋 드레인전압 VP(i)이 전압공급선(310)에 인가된다. 이들 동작 타이밍을 도 9의 (A)~(H)의 타이밍챠트로 나타낸다.
도 9의 (A)~(H)에 있어서, 리셋 게이트전압 RS(i)이 하이레벨로 유지하는 리셋기간(T11+T12)에 있어서, 그것의 전반기간(T11)에 있어서의 리셋 드레인전압 VP(i)은
VP(i) = VDD - ΔΦm
으로 되고,
VDD - ΔΦm < ΔΦRH
로 함으로써, 포토다이오드(304)의 전압이 (VDD - ΔΦm)으로 고정되도록 한다. 즉,하드 리셋동작이 행해진다.
다음으로, 후반기간(T12)에 있어서는 리셋 드레인전압 VP(i)이 전압공급전압 VDD으로 되고, 언더게이트 채널전압(ΔΦRH)을
ΔΦRH < VDD
로 함으로써, 소프트 리셋동작이 행해진다.
그러나, 도 8 및 도 9의 (A)~(H)에 나타낸 "하드 리셋동작에서 소프트 리셋동작"의 노이즈 저감방법에 의해서는 잔상을 회피할 수는 있지만, 리셋 노이즈는 식(2)에 나타내듯이 통상의 하드 리셋동작에 비해서 전자수로 최고 0.71배 저감되었을 뿐이고, 고화질의 화상감지기로는 불충분한 수준이다.
따라서, 본 발명의 목적은 매우 간단한 구성으로 리셋 노이즈를 크게 저감시킬 수 있는 증폭형 고체 촬상장치를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에 따른 증폭형 고체 촬상장치는 광전변환소자; 상기 광전변환소자에 축적된 신호전하를 증폭시키기 위한 신호증폭용 MOS 트랜지스터; 상기 광전변환소자에 축적된 신호전하를 리셋하기 위한 리셋용 MOS 트랜지스터; 및 상기 신호증폭용 MOS 트랜지스터에 의해 증폭된 신호를 선택하기 위한 화소선택용 MOS 트랜지스터를 각각 포함하는 복수의 화소의 배열을 갖는 증폭형 고체 촬상장치로서,
상기 리셋용 MOS 트랜지스터를 온하여 유지하는 리셋기간이 제1 기간, 제2 기간 및 제3 기간으로 이루어지며,
상기 제1 기간 동안, 상기 리셋용 MOS 트랜지스터의 드레인전압을 로우상태로 전환하여 유지하는 동시에, 상기 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압으로 설정하고; 상기 제2 기간 동안, 상기 리셋용 MOS 트랜지스터의 드레인전압을 하이상태로 전환하여 유지하는 동시에, 상기 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압으로 유지하고; 상기 제3 기간 동안, 상기 리셋용 MOS 트랜지스터의 드레인전압을 하이상태로 전환하여 유지하는 동시에, 상기 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압보다 소정전압 더 높은 제2 전압으로 설정하는 제어동작을 행하기 위한 제어수단을 더 포함하는 것을 특징으로 한다.
이러한 구성에 의해서, 상기 제어수단에 의해서 제1 기간 동안 리셋용 MOS 트랜지스터의 드레인전압을 로우상태로 변화시키고, 또한 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압으로 설정하여, 광전변환소자의 전압을 로우상태의 드레인전압으로 리셋한다. 이어지는 제2 기간 동안, 리셋용 MOS 트랜지스터의 드레인전압을 하이상태로 변화시키고, 또한 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압으로 유지하여, 광전변환소자의 전압을 언더게이트 채널전압으로 리셋한다. 또한, 제3 기간동안, 리셋용 MOS 트랜지스터의 드레인전압을 하이상태로 유지하고, 또한 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압보다 소정전압 더 높은 제2 전압으로 설정하면, 상기 언더게이트 채널전압이 상기 소정전압에 상당하는 만큼 높아져서, 광전변환소자로 전하가 주입되고, 그 광전변환소자의 전압이 높아진 언더게이트 채널전압으로 리셋된다. 이것에 의해서, 이러한 리셋동작에 의한 노이즈발생은 큰 폭으로 저감된다.
또한, 실시형태에 있어서, 상기 소정전압을 ΔV로 하면,
ΔV ≤kT/(2q)
(여기서, k는 볼츠만상수, T는 절대온도, q는 기본전하)
의 조건을 만족한다.
본 실시형태에 있어서, 소정전압 ΔV를 kT/(2q) 보다 더 큰 값으로 설정함으로써, 큰 폭으로의 노이즈 저감이 행해질 수 있게 된다. 예컨대,
ΔV = kT/(8q)
로 하면, 전자수로 표시된 노이즈는 하드 리셋동작 보다 0.35배, 소프트 리셋동작 보다 0.5배 저감시킬 수 있다.
또한, 실시형태에 있어서, 상기 리셋용 MOS 트랜지스터의 게이트전압이 상기 제1 전압인 경우에 얻어지는 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압이 ΦRH라고 하면, 상기 리셋용 MOS 트랜지스터의 드레인의 하이상태에서의 전압은 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압 ΦRH보다 높고, 상기 리셋용 MOS 트랜지스터의 드레인의 로우상태에서의 전압은 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압 ΦRH보다 낮다.
본 실시형태에 따르면, 상기 리셋용 MOS 트랜지스터의 드레인의 하이상태에서의 전압을 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압 ΦRH보다 높은 전압으로 설정하여, 상기 제2 , 제3 기간 동안의 상기 광전변환소자의 전압을 언더게이트 채널전압 ΦRH으로 리셋할 수 있다. 또한, 상기 리셋용 MOS 트랜지스터의 드레인의 로우상태에서의 전압을 언더게이트 채널전압 ΦRH보다 낮은 전압으로 설정하여, 제1 기간 동안의 광전변환소자의 전압을 언더게이트 채널전압 ΦRH보다 낮은 전압으로 리셋할 수 있다.
또한, 실시형태에 있어서, 상기 복수의 화소는 매트릭스형상으로 배열되어 있고, 상기 제어수단은
상기 복수의 화소의 리셋용 MOS 트랜지스터의 드레인이 행단위로 접속되어 있고, 상기 리셋용 MOS 트랜지스터의 드레인에 2레벨의 펄스구동전압을 행단위로 순차 인가하는 제1 주사회로; 및
상기 복수의 화소의 리셋용 MOS 트랜지스터의 게이트가 행단위로 접속되어 있고, 상기 리셋용 MOS 트랜지스터의 게이트에 3레벨의 펄스구동전압을 행단위로 순차 인가하는 제2 주사회로를 포함하는 것을 특징으로 한다.
상기 실시형태에 따르면, 상기 복수의 화소의 리셋용 MOS 트랜지스터의 드레인이 행단위로 접속된 제1 주사회로에 의해서, 리셋용 MOS 트랜지스터의 드레인에 2레벨(로우상태, 하이상태의 전압)의 펄스구동전압을 행단위로 순차 인가한다. 상기 복수의 화소의 리셋용 MOS 트랜지스터의 게이트가 행단위로 접속된 제2 주사회로에 의해서, 리셋용 MOS 트랜지스터의 게이트에 3레벨(로우레벨 전압, 제1 전압 및 제2 전압)의 펄스구동전압을 행단위로 순차 인가한다. 그 결과, 매트릭스형상으로 배열된 복수의 화소의 광전변환소자의 전압을 행단위로 순차 리셋할 수 있다.
또한, 실시형태에 있어서, 상기 증폭용 MOS 트랜지스터와 화소선택용 MOS 트랜지스터는 서로 직렬로 접속되고, 상기 증폭형 고체 촬상장치는
상기 직렬로 접속된 상기 증폭용 MOS 트랜지스터와 상기 화소선택용 MOS 트랜지스터의 양 단 중 일단이 접속된 신호선;
상기 직렬로 접속된 상기 증폭용 MOS 트랜지스터와 상기 화소선택용 MOS 트랜지스터의 양 단 중 타단이 접속된 전원공급선; 및
상기 화소선택용 MOS 트랜지스터의 게이트가 행단위로 접속되고, 상기 화소선택용 MOS 트랜지스터의 게이트에 펄스구동전압을 행단위로 순차 인가하는 제3 주사회로를 더 포함하는 것을 특징으로 한다.
상기 실시형태에 따르면, 전원공급선에 접속된 증폭용 MOS 트랜지스터에 의해 광전변환소자에 축적된 신호전하를 증폭한다. 또한, 상기 화소선택용 MOS 트랜지스터의 게이트가 행단위로 접속된 제3 주사회로에 의해서, 화소선택용 MOS 트랜지스터의 게이트에 펄스구동전압이 행단위로 순차 인가된다. 따라서, 선택되어 온된 화소선택용 MOS 트랜지스터를 통해서 상기 증폭용 MOS 트랜지스터에 의해 증폭된 신호전하가 상기 신호선으로 판독될 수 있다.
이하, 본 발명의 증폭형 고체 촬상장치에 대해서 첨부한 도면에 나타낸 실시예에 의해서 상세히 설명한다.
이하 n형 채널 MOS 트랜지스터를 사용한 경우에 대해서 설명한다. 그러나, 복수의 전압이 반전되는 것을 제외하고는 p형 채널 MOS 트랜지스터의 경우에 대해서도 마찬가지이다.
(제1 실시예)
도 1의 (A)는 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치의 화소의 회로구성을 나타내는 도이고, 도 1의 (B)는 상기 화소의 전위관계를 나타내는 전위도이다.
도 1의 (A)에 나타내었듯이, 상기 화소는 증폭용 MOS 트랜지스터(1), 리셋용 MOS 트랜지스터(2), 화소선택용 MOS 트랜지스터(3) 및 광전변환소자로서의 포토다이오드(4)를 갖는다.
도 1의 (B)에 나타내었듯이, 상기 구성의 증폭형 고체 촬상장치의 화소에 있어서, 리셋용 MOS 트랜지스터(2)의 게이트전압은 3단계로 변화된다. 즉, 상기 리셋용 MOS 트랜지스터(2)의 게이트전압이 로우레벨일 때의 언더게이트 채널전압을 ΦRL로 하고, 상기 리셋용 MOS 트랜지스터(2)의 게이트전압이 하이레벨 1일 때의 언더게이트 채널전압을 ΦRH1로 하고, 상기 리셋용 MOS 트랜지스터(2)의 게이트전압이 하이레벨 2(> 하이레벨 1)일 때의 언더게이트 채널전압을 ΦRH2로 한다. 여기서,
ΦRH2 - ΦRH1 = ΔΦ
이라고 한다. 또한, 상기 리셋용 MOS 트랜지스터(2)의 드레인전압은 2단계로 변화된다. 즉, 상기 리셋용 MOS 트랜지스터(2)의 드레인의 하이레벨일 때의 전압을 전원공급전압 VDD, 로우레벨일 때의 전압을 VL로 한다. 여기서, 전원공급전압 VDD 는 상기 언더게이트 채널전압 ΦRH1보다 높은 전압이고, VL은 상기 언더게이트 채널전압 ΦRH1보다 낮은 전압이다. 본 발명은 포토다이오드(4)의 리셋동작을 3단계로 수행하는 것을 특징으로 한다. 이하, 이 리셋동작에 대해서 설명한다.
우선, 리셋용 MOS 트랜지스터(2)의 게이트를 제1 전압으로서 하이레벨 1(이 경우, 언더게이트 채널전압 = ΦRH1)로 설정하여, 리셋 드레인전압을 VL로 저하시켜, 포토다이오드(4)를 VL로 하드 리셋한다(제1 기간).
그 다음, 리셋용 MOS 트랜지스터(2)의 게이트를 그대로 하이레벨 1로 하여, 리셋 드레인전압을 전원공급전압 VDD으로 복귀시켜서, 포토다이오드(4)를 언더게이트 채널전압 ΦRH1 부근의 서브스레솔드 영역으로 소프트 리셋한다(제2 기간).
최종적으로, 리셋 드레인전압을 그대로 전원공급전압 VDD으로 하여, 리셋용 MOS 트랜지스터(2)의 게이트를 하이레벨 2(이 경우, 언더게이트 채널전압 = ΦRH2 =ΦRH1 + ΔΦ)로 변화시켜, 제2 소프트 리셋동작을 행한다(제3 기간). 이 제3 기간에 있어서 리셋용 MOS 트랜지스터의 게이트전압이 ΔΦ만큼 상승되는 것은 포토다이오드(4)에
ΔＱ = ΔΦㆍCp
로 표시되는 전하 ΔＱ가 효율적으로 주입되는 것과 동일하며, 그 직후 과잉전하의 방출이 시작된다. 즉, 상기 제3 기간에서는 소량의 전하주입 후, 소프트 리셋동작을 행하는 것과 동일하다. 캐패시턴스 Cp는 포토다이오드(4) 및 그것에 접속하는 영역의 캐패시턴스이고, 이하에 사용되는 기호는 식(1)과 동일한 정의이다.
따라서, 이 동작에 의해 발생하는 노이즈는 하기와 같이 표시할 수 있다. 이하, 설명을 간단하게 하기 위해서,
ΔΦ= (kT/q)/α
로 표시한다. α>2인 경우, 제2 소프트 리셋동작에 의한 포토다이오드(4)에 발생하는 노이즈는 하기 식에 의해 전자수로 표시된다(베다브라타 페인 외, Analysis and enhancement of low-light-level performance of photodiode-type CMOS active pixel imagers operated with sub-threshold reset, IEEE Workshop on CCDs and Advanced Image Sensors 1999년, p.140):
상기 식(3)을 식(2)과 비교하면, α를 2보다 충분히 큰 값으로 설정함으로써, 본 발명에서는 종래의 소프트 리셋동작보다 대폭으로 노이즈를 저감시킬 수 있다. 예컨대, α=8로 하면, 전자수로 표시되는 노이즈는 하드 리셋동작의 0.35배, 소프트 리셋동작의 0.5배 저감될 수 있다.
또한, 실온에서는
(kT/q) = 26mV
이므로, α=8인 경우
ΔΦ= 3mV
로 된다. 얻어진 값은 언더게이트 채널전압이고, 통상의 CMOS처리에서의 게이트전압 약 4mV에 상당하는 것이다.
도 2는 도 1의 (A)에 나타낸 화소를 사용한 증폭형 고체 촬상장치의 회로구성을 나타내는 도이다. 도 2에 있어서, 도면부호 1은 증폭용 MOS 트랜지스터, 2는 상기 증폭용 MOS 트랜지스터(1)의 게이트에 소스가 접속된 리셋용 MOS 트랜지스터, 3은 상기 증폭용 MOS 트랜지스터(1)의 소스에 드레인이 접속된 화소선택용 MOS 트랜지스터, 4는 상기 증폭용 MOS 트랜지스터(1)의 게이트에 캐소드가 접속되고, 접지에 애노드가 접속된 광전자 변환소자로서의 포토다이오드를 나타내며, 증폭용 MOS 트랜지스터(1), 리셋용 MOS 트랜지스터(2), 화소선택용 MOS 트랜지스터(3) 및 포토다이오드(4)로 화소를 구성한다. 이러한 증폭형 고체 촬상장치는 매트릭스형상으로 배열된 복수의 화소(도 2에서는 1개만 나타냄)를 구비하고 있다. 상기 증폭용 MOS 트랜지스터(1), 리셋용 MOS 트랜지스터(2) 및 화소선택용 MOS 트랜지스터(3)는 n형 MOS 트랜지스터이다.
또한, 도면부호 5는 화소선택용 MOS 트랜지스터(3)의 소스가 열단위로 접속된 복수의 신호선 Vsig(j), 6은 상기 증폭용 MOS 트랜지스터(1)의 드레인이 열단위로 접속되고, 전원공급전압 VDD에 접속된 복수의 전원공급선, 7은 상기 화소선택용 MOS 트랜지스터(3)의 게이트에 접속된 화소선택클록선, 8은 상기 리셋용 MOS 트랜지스터(2)의 드레인이 행단위로 연결된 복수의 리셋 드레인선(리셋 드레인전압: VP(i)), 9는 상기 리셋용 MOS 트랜지스터(2)의 게이트가 행단위로 접속된 복수의 리셋 게이트선(리셋 게이트전압: RS(i))을 나타낸다. 도 2에 있어서, 상기 신호선(5), 전압공급선(6), 리셋 드레인선(8) 및 리셋 게이트선(9)을 각각 1개만 나타낸다.
상기 리셋 드레인선(8)의 일단에 p형 MOS 트랜지스터(11) 및 n형 MOS 트랜지스터(12)를 접속한다. 상기 MOS 트랜지스터(11, 12)의 게이트에 펄스 VPo(i)를 입력한다. MOS 트랜지스터(13, 14)로 구성된 인버터의 출력을 상기 리셋 게이트선(9)의 일단에 접속하여, 상기 인버터에 신호 를 입력한다. 상기 인버터에 있어서, 상기 소스가 접지된 n형 MOS 트랜지스터(14)의 드레인 및 p형 MOS 트랜지스터(13)의 드레인이 서로 접속하여, MOS 트랜지스터(13, 14)의 게이트를 공통 접속하여 있다. 상기 p형 MOS 트랜지스터(13)의 소스에 저항(R1)의 일단을 접속하고, 이 저항(R1)의 타단에 전원공급전압 VDD를 접속한다. 또한, 상기 저항(R1)의 일단에 저항(R2)의 일단을 접속하고, 이 저항(R2)의 타단에 n형 MOS 트랜지스터(15)의 드레인을 접속하고, 이 MOS 트랜지스터(15)의 소스를 접지한다. 그 후, 상기 MOS 트랜지스터(15)의 게이트에 클록(ΦR)을 입력한다.
상기 MOS 트랜지스터(11~15) 및 저항(R1, R2)으로 제어수단을 구성한다.
상기 리셋 드레인전압 VP(i)은 MOS 트랜지스터(11, 12) 및 펄스 VPO(i)에 의해서 전원공급전압 VDD과 VL 사이에서 전환된다. 구체적으로, 펄스 VPO(i)가 로우레벨일 때, MOS 트랜지스터(11)는 온, MOS 트랜지스터(12)는 오프로 되어, 리셋 드레인전압 VP(i)는 전원공급전압 VDD(예컨대, 하이레벨)이 된다. 펄스 VPO(i)가 하이레벨일 때, MOS 트랜지스터(12)는 온으로 되고, MOS 트랜지스터(11)는 오프로 되어, 리셋 드레인전압 VP(i)은 전원공급전압 VL(예컨대, 로우레벨)이 된다.
한편, 리셋 게이트선(9)(리셋 게이트전압: RS(i))에는 MOS 트랜지스터(13, 14)로 구성된 인버터에 의해 신호 의 반전신호가 인가된다. 이 경우, 인버터의 전원공급은 MOS 트랜지스터(15)의 게이트에 인가된 클록 ΦR이 로우레벨일 때는 전원공급전압 VDD가 된다. 그러나, 클록 ΦR이 하이레벨일 때는 전원공급전압 V DD 가 저항(R1) 및 저항(R2)로 나누어지므로, 이하의 전압으로 저하한다.
VDD - ΔV =VDDㆍR2/(R1+R2) …(4)
예컨대,
R1/R2 = 1/750
이라고 하면, VDD = 3V일 때 ΔV = 4mV로 된다. 이것은 도 1의 (B)와 관해서 설명한 경우에 상응한다. 이것은 MOS 트랜지스터(15)의 온 저항은 저항(R2)보다 충분히 낮다는 것을 나타낸다.
이 경우의 동작을 도 3의 (A)~(K)의 타이밍챠트에 나타낸다. 도 3의 (A)는 신호 TX(i)를 나타내고, 도 3의 (B)는 신호 RSO(i)를 나타내고, 도 3의 (C)는 리셋 게이트전압 RS(i)를 나타내고, 도 3의 (D)는 펄스 VPo(i)를 나타내고, 도 3의 (E)는 리셋 드레인전압 VP(i)를 나타내고, 도 3의 (F)는 클록 ΦR을 나타내고, 도 3의 (G)는 신호 TX(i+1)를 나타내고, 도 3의 (H)는 신호 RSo(i+1)을 나타내고, 도 3의 (I)는 리셋 게이트전압 RS(i+1)을 나타내고, 도 3의 (J)는 펄스 VPo(i)를 나타내며, 도 3의 (K)는 리셋 드레인전압 VP(i+1)을 나타낸다. 도 3의 (A)~(K)는 i번째 행에 대한 하나의 수평주사기간 동안의 리셋동작 타이밍을 나타내고, 도 3의 (G)~(K)는 (i+1)번째 행에 대한 하나의 수평주사기간 동안의 리셋동작 타이밍을 나타낸다.
도 3의 (A)~(F)에 나타내듯이, 리셋 게이트전압 RS(i)이 하이레벨인 리셋기간(T1+T2+T3)에 있어서, 그 제1 기간(T1) 시, 리셋 게이트전압 RS(i)은 제1 전압으로서의 (VDD-ΔV)로 설정되는 동시에, 리셋 드레인전압 VP(i)는 VL로 되어
VL < ΦRH
를 만족시킴으로써, 포토다이오드(4)가 전압 VL로 리셋된다. 즉, 하드 리셋작동이 행해진다.
다음으로, 제2 기간(T1)에 있어서, 리셋 게이트전압 RS(i)은 (VDD-ΔV)로 유지되는 동시에, 리셋 드레인전압 VP(i)는 전원공급전압 VDD로 되어
VDD > ΦRH
를 만족시킴으로써, 제1 소프트 리셋동작이 행해진다.
또한, 제3 기간(T1)에 있어서, 리셋 드레인전압 VP(i)은 전원공급전압 VDD로 유지되는 동시에, 리셋 게이트전압 RS(i)는 제2 전압으로서의 전원공급전압 VDD로 되어, 전상태로부터 ΔV 증가하여 소량의 전하주입과 제2 소프트 리셋동작이 행해진다. ΔV = 4정도로 하면, 도 1에서 설명하였듯이 이러한 조작에 의해 발생하는 노이즈는 전자수로 하드 리셋동작의 0.35배, 소프트 리셋동작의 0.5배 저감될 수 있다.
따라서, 이 제1 실시예의 증폭형 고체 촬상장치에 의하면, 리셋노이즈를 간단한 구성으로 대폭 저감시킬 수 있다.
(제2 실시예)
도 4는 본 발명의 제2 실시예에 따른 2차원 증폭형 고체 촬상장치의 주요 부분의 회로구성을 나타내는 도이다. 이 증폭형 고체 촬상장치의 화소구성은 제1 실시예의 증폭형 고체 촬상장치의 화소와 동일한 구성이다.
도 4에 있어서, 도면부호 101은 증폭용 MOS 트랜지스터를 나타내고, 102는 리셋용 MOS 트랜지스터를 나타내고, 103은 화소선택용 MOS 트랜지스터를 나타내고, 104는 광전변환소자로서의 포토다이오드를 나타내고, 105는 신호선을 나타내고, 106은 전원공급선을 나타내고, 107은 화소선택클록선을 나타내고, 108은 리셋클록선을 나타내며, 109는 리셋 드레인용 전원공급선을 나타낸다.
상기 화소선택용 MOS 트랜지스터(103)의 게이트는 상기 화소선택클록선(107)을 통해서 제3 주사회로로서의 수직주사회로(121)에 의해 구동된다. 또한, 상기 리셋용 MOS 트랜지스터(102)의 게이트는 상기 리셋클록선(108)을 통해서 제2 주사회로로서의 수직주사회로(122)에 의해 구동된다. 또한, 상기 리셋용 MOS 트랜지스터(102)의 드레인은 상기 리셋 드레인용 전원공급선(109)을 통해서 제1 주사회로로서의 수직주사회로(123)에 의해서 구동된다. 상기 수직주사회로(122) 및 수직주사회로(123)로 제어수단이 구성된다.
또한, 상기 신호선(105)에 정전류 부하로서 작용하는 MOS 트랜지스터(130)(게이트 바이어스전압: VG)을 접속하고, 이 신호선(105)의 전압은 증폭기(증폭용 MOS 트랜지스터)(131) 및 MOS 트랜지스터(132)를 통해서 수평신호선(136)으로 판독된다. 상기 MOS 트랜지스터(132)는 수평클록선(135)를 통해서 수평주사회로(134)에 의해 구동된다. 또한, 상기 수평신호선(136)에 정전류 부하로서 작용하는 MOS 트랜지스터(133)(게이트 바이어스전압: VL2)를 접속하고, 그 수평신호선(136)의 전압을 증폭기(137)에 의해 증폭하여 신호 OS로서 출력한다.
도 3의 (C)에 나타내듯이, 상기 리셋클록선(108)에 VDD, (VDD-ΔV) 및 로우레벨로 이루어진 3레벨 펄스의 리셋 게이트전압 RS(i)을 인가하고, 이것을 구동하는 수직주사회로(122)에 도 2에 나타내듯이 3레벨 펄스발생기능을 부여한다.
또한, 도 3의 (A)~(K)에 나타내듯이, 상기 리셋 드레인선(109)에 VL 및 VDD로 이루어진 2레벨 펄스의 리셋 드레인전압 VP(i)을 인가하고, 이것을 구동하는 수직주사회로(123)에 도 2에 나타내듯이 2레벨 펄스발생기능을 부여한다.
상기 구성의 증폭형 고체 촬상장치는 상기 제1 실시예의 증폭형 고체 촬상장치와 동일한 기능 및 효과를 갖는다.
이 제2 실시예에 있어서, 리셋용 MOS 트랜지스터의 드레인 및 증폭용 MOS 트랜지스터(101)의 드레인의 접속선은 서로 다르다. 상기 증폭용 MOS 트랜지스터(101)는 행단위로 구동되기 때문에, 증폭용 MOS 트랜지스터(101)의 드레인을 수평방향으로 상호접속하는 것은 행단위 전원공급선에 구동전류가 집중되어, 신호가 배선저항에 영향을 받을 가능성이 있다. 이것과는 반대로, 도 4에 나타낸 구성의 경우에는, 증폭용 MOS 트랜지스터(101)의 드레인에 전원공급선(106)은 열단위로 수직방향으로 접속되어, 구동전류의 집중을 회피할 수 있다. 더욱이, 리셋용 MOS 트랜지스터(102)의 드레인을 통해서 흐르는 전류는 광검출부(포토다이오드 (104))의 전하의 방전과 캐패시턴스의 충전 및 방전에 의한 것이기 때문에 작아서, 리셋드레인용 전원공급선(109)에 의해 리셋용 MOS 트랜지스터(102)의 드레인이 수평방향으로 상호접속하여도 문제가 없다.
또한, 상기 제2 실시예에서는, 리셋용 MOS 트랜지스터(102) 및 증폭용 MOS 트랜지스터(101)의 드레인의 접속선이 서로 다르지만, 본 발명은 이것에 한정되지 않는다. 상기 증폭용 MOS 트랜지스터(101)를 통해서 전류가 흐르는 것은 도 3의 (A)에 있어서 화소선택용 MOS 트랜지스터(103)를 온으로 하는 기간, 즉 신호 TX(i)가 하이레벨인 기간이므로, 리셋 드레인전압 VP(i)을 함께 사용하여 실행할 수 있다. 따라서, 행단위의 전원공급선(106)에 증폭용 MOS 트랜지스터(101)의 구동전류가 집중되어도, 배선저항의 영향을 받지 않도록 하는 것으로, 도시하지는 않았지만 증폭용 MOS 트랜지스터의 드레인과 리셋용 MOS 트랜지스터의 드레인을 공통접속하고, 수직주사회로(123)로부터의 리셋 드레인전압 VP(i) 등이 인가되게 할 수 있다.
상기 제1 및 제2 실시예는 복수의 화소를 매트릭스형상으로 배열한 증폭형 고체 촬상장치에 대해서 각각 설명하였다. 그러나, 화소배열은 이것에 한정되지 않는 것은 물론이다.
상기 설명으로부터 명백해지듯이, 본 발명의 증폭형 고체 촬상장치에 의하면, 하드 리셋동작과 그것에 연속한 제1 소프트 리셋동작을 행한 다음, 소량의 전하의 주입 및 제2 소프트 리셋동작을 행함으로써 리셋 노이즈를 대폭으로 저감시킬 수 있다. 이상에 의해, 본 발명은 고성능 영상감지기의 형성에 매우 유용하게 된다.
이와 같이 설명한 본 발명은 여러 방법으로 변형될 수 있는 것은 물론이다. 이러한 변형은 본 발명의 사상과 범주를 이탈하지 않고, 당업자에 의해서 하기 청구항의 내용 안에 포함되어지는 각종 수정이 가해질 수 있다.
도 1의 (A)는 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치의 화소의 회로구성을 나타내는 도이고, 도 1의 (B)는 상기 화소의 전위관계를 나타내는 전위도이고;
도 2는 상기 증폭형 고체 촬상장치의 주요 부분의 회로구성을 나타내는 도이고;
도 3의 (A)~(K)는 상기 증폭형 고체 촬상장치의 펄스를 구동하는 타이밍챠트이고;
도 4는 본 발명의 제2 실시예에 따른 증폭형 고체 촬상장치의 주요 부분의 회로구성을 나타내는 도이고;
도 5는 종래의 증폭형 고체 촬상장치의 회로구성을 나타내는 도이고;
도 6은 상기 증폭형 고체 촬상장치의 하드 리셋동작시의 전위도이고;
도 7은 종래의 다른 증폭형 고체 촬상장치의 소프트 리셋동작시의 전위도이고;
도 8은 종래의 또 다른 증폭형 고체 촬상장치의 회로구성을 나타내는 도이고;
도 9의 (A)~(H)는 상기 증폭형 고체 촬상장치의 펄스를 구동하는 타이밍챠트이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
1 …증폭용 MOS 트랜지스터 2 …리셋용 MOS 트랜지스터
3 …화소선택용 MOS 트랜지스터 4 …포토다이오드
5 …신호선 6 …전원공급선
7 …화소선택클록선 8 …리셋드레인선
9 …리셋게이트선 11~15 …MOS 트랜지스터
R1, R2 …저항

Claims (5)

  1. 광전변환소자; 상기 광전변환소자에 축적된 신호전하를 증폭시키기 위한 신호증폭용 MOS 트랜지스터; 상기 광전변환소자에 축적된 신호전하를 리셋하기 위한 리셋용 MOS 트랜지스터; 및 상기 신호증폭용 MOS 트랜지스터에 의해 증폭된 신호를 선택하기 위한 화소선택용 MOS 트랜지스터를 각각 포함하는 복수의 화소의 배열을 갖는 증폭형 고체 촬상장치로서,
    상기 리셋용 MOS 트랜지스터를 온하여 유지하는 리셋기간이 제1 기간, 제2 기간 및 제3 기간으로 이루어지며,
    상기 제1 기간 동안, 상기 리셋용 MOS 트랜지스터의 드레인전압을 로우상태로 전환하여 유지하는 동시에, 상기 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압으로 설정하고; 상기 제2 기간 동안, 상기 리셋용 MOS 트랜지스터의 드레인전압을 하이상태로 전환하여 유지하는 동시에, 상기 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압으로 유지하고; 상기 제3 기간 동안, 상기 리셋용 MOS 트랜지스터의 드레인전압을 하이상태로 유지하면서, 상기 리셋용 MOS 트랜지스터의 게이트전압을 제1 전압보다 소정전압 더 높은 제2 전압으로 설정하는 제어동작을 행하기 위한 제어수단을 더 포함하는 것을 특징으로 하는 증폭형 고체 촬상장치.
  2. 제1항에 있어서, 상기 소정전압을 ΔV로 하면,
    ΔV ≤kT/(2q)
    (여기서, k는 볼츠만상수, T는 절대온도, q는 기본전하)
    의 조건을 만족하는 것을 특징으로 하는 증폭형 고체 촬상장치.
  3. 제1항에 있어서, 상기 리셋용 MOS 트랜지스터의 게이트전압이 상기 제1 전압인 경우에 얻어지는 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압을 ΦRH라고 하면, 상기 리셋용 MOS 트랜지스터의 드레인의 하이상태에서의 전압은 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압 ΦRH보다 높고, 상기 리셋용 MOS 트랜지스터의 드레인의 로우상태에서의 전압은 상기 리셋용 MOS 트랜지스터의 언더게이트 채널전압 ΦRH보다 낮은 것을 특징으로 하는 증폭형 고체 촬상장치.
  4. 제1항에 있어서, 상기 복수의 화소는 매트릭스형상으로 배열되어 있고, 상기 제어수단은
    상기 복수의 화소의 리셋용 MOS 트랜지스터의 드레인이 행단위로 접속되어 있고, 상기 리셋용 MOS 트랜지스터의 드레인에 2레벨의 펄스구동전압을 행단위로 순차 인가하는 제1 주사회로; 및
    상기 복수의 화소의 리셋용 MOS 트랜지스터의 게이트가 행단위로 접속되어 있고, 상기 리셋용 MOS 트랜지스터의 게이트에 3레벨의 펄스구동전압을 행단위로 순차 인가하는 제2 주사회로를 포함하는 것을 특징으로 하는 증폭형 고체 촬상장치.
  5. 제4항에 있어서, 상기 증폭용 MOS 트랜지스터와 상기 화소선택용 MOS 트랜지스터는 서로 직렬로 접속되고, 상기 증폭형 고체 촬상장치는
    상기 직렬로 접속된 상기 증폭용 MOS 트랜지스터와 상기 화소선택용 MOS 트랜지스터의 양 단 중 일단이 접속된 신호선;
    상기 직렬로 접속된 상기 증폭용 MOS 트랜지스터와 상기 화소선택용 MOS 트랜지스터의 양 단 중 타단이 접속된 전원공급선; 및
    상기 화소선택용 MOS 트랜지스터의 게이트가 행단위로 접속되고, 상기 화소선택용 MOS 트랜지스터의 게이트에 펄스구동전압을 행단위로 순차 인가하는 제3 주사회로를 더 포함하는 것을 특징으로 하는 증폭형 고체 촬상장치.
KR10-2003-0005573A 2002-01-29 2003-01-28 증폭형 고체 촬상장치 KR100496171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002020302A JP3921093B2 (ja) 2002-01-29 2002-01-29 増幅型固体撮像装置
JPJP-P-2002-00020302 2002-01-29

Publications (2)

Publication Number Publication Date
KR20030065375A KR20030065375A (ko) 2003-08-06
KR100496171B1 true KR100496171B1 (ko) 2005-06-17

Family

ID=27606272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005573A KR100496171B1 (ko) 2002-01-29 2003-01-28 증폭형 고체 촬상장치

Country Status (4)

Country Link
US (1) US7283168B2 (ko)
JP (1) JP3921093B2 (ko)
KR (1) KR100496171B1 (ko)
TW (1) TW595217B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063963B2 (en) * 1998-02-09 2011-11-22 On Semiconductor Image Sensor Imaging device having a pixel structure with high dynamic range read-out signal
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US7446805B2 (en) * 2003-01-08 2008-11-04 Cypress Semiconductor Corporation CMOS active pixel with hard and soft reset
JP4355148B2 (ja) * 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
US7012238B2 (en) * 2003-07-02 2006-03-14 Sharp Kabushiki Kaisha Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function
US7369168B2 (en) * 2003-07-29 2008-05-06 Micron Technology, Inc. Circuit for an active pixel sensor
KR100890152B1 (ko) 2006-12-22 2009-03-20 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀
US7944020B1 (en) 2006-12-22 2011-05-17 Cypress Semiconductor Corporation Reverse MIM capacitor
JP2008306439A (ja) * 2007-06-07 2008-12-18 Konica Minolta Holdings Inc 撮像素子および撮像装置
JP5661260B2 (ja) * 2009-07-16 2015-01-28 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5538876B2 (ja) * 2009-12-25 2014-07-02 キヤノン株式会社 固体撮像装置
JP4921615B2 (ja) 2010-01-25 2012-04-25 パナソニック株式会社 プロテインａを自己組織化膜上に固定する方法
KR101156445B1 (ko) * 2010-05-14 2012-06-18 삼성모바일디스플레이주식회사 광검출 픽셀의 구동방법 및 이 광검출 픽셀을 포함하는 엑스레이 검출기의 구동방법
CN102918064B (zh) 2010-08-30 2015-03-11 松下健康医疗控股株式会社 在自组装单层上固定链霉亲和素的方法
WO2012053138A1 (ja) 2010-10-19 2012-04-26 パナソニック株式会社 グルコースオキシダーゼを自己組織化膜上に固定する方法
JP2017120973A (ja) * 2015-12-28 2017-07-06 ルネサスエレクトロニクス株式会社 撮像素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882367B1 (en) * 2000-02-29 2005-04-19 Foveon, Inc. High-sensitivity storage pixel sensor having auto-exposure detection
US7042507B2 (en) * 2000-07-05 2006-05-09 Minolta Co., Ltd. Digital camera, pixel data read-out control apparatus and method, blur-detection apparatus and method
US6864920B1 (en) * 2001-08-24 2005-03-08 Eastman Kodak Company High voltage reset method for increasing the dynamic range of a CMOS image sensor

Also Published As

Publication number Publication date
TW200307456A (en) 2003-12-01
KR20030065375A (ko) 2003-08-06
JP3921093B2 (ja) 2007-05-30
US20030141497A1 (en) 2003-07-31
US7283168B2 (en) 2007-10-16
TW595217B (en) 2004-06-21
JP2003224777A (ja) 2003-08-08

Similar Documents

Publication Publication Date Title
KR100496171B1 (ko) 증폭형 고체 촬상장치
US9860471B2 (en) Solid-state imaging device
JP3466886B2 (ja) 固体撮像装置
US7511275B2 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
US7714920B2 (en) Solid-state imaging device driving method
KR100817801B1 (ko) 고체 촬상 장치 및 카메라 시스템
US20120008177A1 (en) Solid-state imaging apparatus and imaging system
JP2897106B2 (ja) 固体撮像装置
US7012238B2 (en) Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function
JP4724893B2 (ja) 固体撮像素子およびその画素信号処理方法
US4806779A (en) Solid-state image pickup apparatus using static induction transistors for performing non-destructive readout
JP4720836B2 (ja) 固体撮像装置
JP3697164B2 (ja) 走査回路とそれを用いた撮像装置
US7042031B2 (en) Solid-state imaging device and method for driving the same
JP2005027013A (ja) 増幅型固体撮像装置
JP4054624B2 (ja) 固体撮像装置およびその信号読み出し方法
JPH02171088A (ja) 固体撮像素子
JP2002077732A (ja) 固体撮像装置
JP2005123950A (ja) 増幅型固体撮像装置
JPH08172580A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee