KR100491735B1 - 표시장치, 구동방법 및 프로젝터 장치 - Google Patents

표시장치, 구동방법 및 프로젝터 장치 Download PDF

Info

Publication number
KR100491735B1
KR100491735B1 KR10-2003-0018847A KR20030018847A KR100491735B1 KR 100491735 B1 KR100491735 B1 KR 100491735B1 KR 20030018847 A KR20030018847 A KR 20030018847A KR 100491735 B1 KR100491735 B1 KR 100491735B1
Authority
KR
South Korea
Prior art keywords
video
line
lines
wiring
signal
Prior art date
Application number
KR10-2003-0018847A
Other languages
English (en)
Other versions
KR20030077466A (ko
Inventor
오가와야스유키
사카이타모츠
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030077466A publication Critical patent/KR20030077466A/ko
Application granted granted Critical
Publication of KR100491735B1 publication Critical patent/KR100491735B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Projection Apparatus (AREA)

Abstract

본 발명의 표시장치는, 영상 신호를 공급하는 복수의 비디오 라인으로부터 공급된 영상 신호를 샘플링하는 샘플링 회로와, 상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 샘플링 회로내의 아날로그 스위치군을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성되고, 또한 상기 각 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하도록 상기 각 비디오 라인에 흐르는 영상 신호를 지연시키는 지연량 조정부가 제공되어 있다. 이에 의해, 비디오 라인으로부터 샘플링 회로까지의 영상 신호의 각 전달 경로에 있어서의 지연차를 보상하도록 되기 때문에, 표시장치에 있어서, 라인 모양의 표시 불균일을 제거하여, 표시 품위를 향상시킬 수 있다.

Description

표시장치, 구동방법 및 프로젝터 장치{DISPLAY APPARATUS, DRIVING METHOD, AND PROJECTION APPARATUS}
본 발명은, 화소 표시부와, 상기 화소 표시부에 영상 신호를 전달하기 위한 영상 신호선과, 상기 화소 표시부를 구동하는 구동회로 중 적어도 샘플링 회로가 동일 기판상에 일체로 형성된 표시장치, 구동방법 및 프로젝터 장치에 관한 것이다.
액정표시장치는, CRT(cathode ray tube)에 비해 소형화·박형화가 가능한 것이나, 소비전력이 적은 것 등의 이점을 가지고 있기 때문에, 휴대용 전자 기기의 표시장치뿐만 아니라, 퍼스널 컴퓨터 등의 거치(据置)형 전자 기기의 표시장치에도 널리 사용되고 있다. 그 중에서도, 표시 패널내의 각 화소 표시부에 스위칭 소자를 제공하여 액정을 구동하는 액티브 매트릭스형 액정표시장치는, 원리적으로 콘트라스트가 높고, 또한 응답 속도를 빠르게 할 수 있다는 등의 점에서 특히 뛰어나서, 최근 널리 사용되고 있다.
이 액티브 매트릭스형 액정표시장치의 스위칭 소자에는, 비선형 저항 소자나 반도체 소자가 사용되지만, 그 중에서도 투과형 표시가 가능하고, 대면적화도 용이하다는 등의 이유 때문에, 투명한 절연성 기판상에 형성된 박막 트랜지스터(Thin Film Transistor : 이하, 「TFT」라고 칭한다)가 최근 널리 사용되고 있다.
이와 같은 TFT 중, 그 채널 부분의 반도체층에 다결정 실리콘(p-Si)을 사용한 액정표시장치는, 종래의 비정질 실리콘(a-Si)을 사용한 것에 비해, 더욱 저소비전력이고, 고속 응답이 가능하다. 또한, 이 고속 응답이 가능한 이점을 살려서, 다결정 실리콘을 사용한 TFT를 액정표시장치의 외주부에 설치하여 액정구동용 회로를 구성할 수 있다. 이와 같이, 다결정 실리콘을 사용한 TFT는, 동일 기판상에 표시부와 구동회로부를 일체적으로 형성하는 모노리틱 프로세스에 응용하는 것이 가능하다. 이와 같은 일체적으로 형성된 액정표시장치는, 드라이버 모노리틱형 액정표시장치(driver-monolithic liquid crystal display apparatus)라고 칭하고 있다.
여기서, 구동회로를 내장한 드라이버 모노리틱형 액정표시장치의 구성예에 대해서, 도7 및 도8을 참조하면서 이하에 설명한다.
도7은, 표시장치의 개략 구성을 도시한 개략도이다.
즉, 표시장치는, 도7에 도시된 바와 같이, 매트릭스 형태로 배치된 복수의 화소 TFT 및 화소 표시부 및 이들에 접속되어 서로 직교하는 복수의 신호선 및 주사선을 포함하는 표시부(100)와, 화소 TFT에 접속된 이들의 신호선 및 주사선을 통하여 소망의 화소 표시부에 소망의 영상 신호를 전달하는 제어를 행하는 신호선 구동회로(200) 및 주사선 구동회로(300)와, 영상 신호를 전달하는 비디오 라인(400)을 구비한다.
도8은, 상기 표시부(100)의 상세한 구성을 도시한 개략도이다.
즉, 표시부(100)는, 도8에 도시된 바와 같이, 복수의 신호선으로 이루어지는 신호선군(120)과, 복수의 주사선으로 이루어지는 주사선군(110)과, 화소 TFT(130)를 구비한다. 화소 TFT(130)는, 신호선군(120)과 주사선군(110)과의 각 교차 부분에 대응하여 배치되고, 화소 TFT(130)의 게이트 단자가 주사선에, 그 소스 단자 또는 드레인 단자의 일방이 신호선에, 그 타방이 화소 표시부에 접속되어 있다. 예컨대, 도8에서는, 화소 TFT(130)의 게이트 단자(131)가 주사선(111)에, 그 소스 단자(132)가 신호선(121)에, 그 드레인 단자(133)가 화소 표시부(140)에, 각각 접속된 상태를 도시하고 있다.
여기서, 상기 화소 TFT(130)는, 주사선(111)의 전위에 의해, 화소 표시부에 포함되는 화소 전극을 신호선(121)과 전기적으로 접속하기 위한 스위칭 소자로서 기능한다.
또한, 신호선 구동회로(200)는, 비디오 라인(400)으로부터 공급된 영상 신호를 소망의 신호선으로 공급하는 역할을 가진다.
또한, 주사선 구동회로(300)는, 각 수평 기간에 소망의 주사선에 대하여 화소 TFT를 온(ON) 하기 위한 전압(이하, 「주사선 선택 전압」이라고 칭한다) 또는 오프(OFF) 하기 위한 전압(이하, 「주사선 비선택 전압」이라고 칭한다)을 인가하는 역할을 가진다.
상기 구성에서, 각 화소 표시부의 화소 전극과 대향 전극 사이에 소망의 영상 신호에 상당하는 전압을 인가함으로써, 전극 사이에 존재하는 액정층의 광투과율을 제어할 수 있어, 소망의 화소 표시가 행해진다.
또, 이상에서는, 액정표시장치를 예로 설명하였지만, 액티브 매트릭스형의 EL(Electro luminescence) 표시장치 등의 표시장치에 있어서도, 화소 TFT를 가지고 있어, 그 화소 TFT를 통하여 영상 신호를 각 화소 표시부에 전달하고 있다는 점에서는 동등한 구성이다. 따라서, 여기서의 설명은, 드라이버 모노리틱형 표시장치 일반에 대하여 적응할 수 있다.
여기서, 액정표시장치를 구비한 프로젝터 장치의 구성에 대해서, 도10을 참조하면서 설명한다.
도10에 도시된 프로젝터 장치는, RGB에 각각 대응하는 액정 패널(601∼603)을 구비한, 소위 3판식 액정 프로젝터 장치이다. UHP 램프(고압 수은 램프) 등의 램프(614)로부터 얻어지는 광을, 다이크로익 미러(605)에 의해 RGB로 분리하도록 한 다음에, 액정 패널(601∼603)로 입사시키고, 크로스 프리즘(606)에 의해 다시 RGB를 합성하여, 투사 렌즈(607)를 통해 스크린에 투사하도록 되어 있다. 즉, 액정 패널(601∼603)은, RGB 어느 것의 단색광을 투과하는 셔터의 역할을 가지며, 광투과율을 제어함으로써 중간조를 포함한 계조표시를 가능하게 한다.그리고, RGB 각각에서 얻어지는 계조를 합성함으로써, 풀 칼라 표시를 행할 수 있다.
그런데, 최근, 보다 고정세의 표시장치가 요구되게 되고, 그 표시 화소수가 많아짐에 따라서, 동일한 주파수로 리프레쉬할 때의 1화소당 할당되는 시간이 계속해서 짧아지고 있다. 그 때문에, 영상 신호의 고속의 샘플링이 요구되고 있다. 예컨대, XGA(1024×768)의 해상도에서는 도트 클록이 65MHz이고, DTV(1280×720)의 해상도에서는 74.34MHz이기 때문에, 단순하게 계산하면 1화소당 할당되는 시간은 10∼15nsec에 불과하다. 또한, 표시의 플릭커를 억제하기 위해서 배속 구동을 행할 때에는, 또 1/2의 시간밖에 샘플링에 사용할 수 없다.
이와 같은 고속 샘플링의 요청에 대하여, 기판 외부에 제공된 IC 회로에 의해 수 화소분의 영상 신호를 시리얼―패럴렐 변환하는 처리를 행하여 샘플링 기간을 확보하는 방법(소위 다점(多点) 동시 샘플링의 방법)이 종래 사용되고 있다. 이 방법에 의하면, 통상의 샘플링에 비해, 예컨대 6상 전개(展開)에서 6배, 12상 전개에서 12배의 시간을 샘플링 기간으로서 할당할 수 있다.
여기서, 다점 동시 샘플링의 방법을 사용한 경우에 있어서의 신호선 구동회로의 내부 구성에 대해서, 도9를 참조하면서 설명한다.
도9에 도시된 신호선 구동회로는, 시프트 레지스터 회로(210)와, 샘플링 회로(230)를 구비한다. 시프트 레지스터 회로(210)로부터 순차 출력되는 샘플링 펄스 신호는, 샘플링 회로(230)내에 제공된 복수의 샘플링용 아날로그 스위치로 이루어지는 아날로그 스위치군(240)의 게이트에 입력된다. 샘플링용 아날로그 스위치군(240)은, 그 게이트에 입력된 신호에 따라서, 비디오 라인(400)을 구성하는 라인(401∼403) 중 1개와, 소망의 신호선을 접속한다. 즉, 샘플링용 아날로그 스위치군(240)은, 이 샘플링 펄스가 입력된 때에 온 상태로 되어, 영상 신호를 샘플링한다. 이 영상 신호는, 샘플링용 아날로그 스위치군(240)을 통하여 신호선으로 공급되어, 상술한 소망의 화소로 전달되게 된다.
도9에 도시된 신호선 구동회로에 있어서는, 3점 동시 샘플링을 예시하고 있으며, 시프트 레지스터 회로(210)로부터 출력된 샘플링 펄스 신호는, 도중에 분기되어, 예컨대 3개의 샘플링용 아날로그 스위치(241∼243)에 동시에 입력된다. 즉, 상기 예에서는, 샘플링 펄스 신호에 의해, 동시에 샘플링용 아날로그 스위치 (241∼243)가 동작하게 된다.
또한, 영상 신호는, 비디오 라인(401∼403)을 통하여 입력된 후, 당해 비디오 라인(401∼403)에 교차하는 방향으로 배치된 접속 배선(251∼253)을 통하여, 샘플링용 아날로그 스위치(241∼243)에 입력된다. 이 때, 영상 신호가 입력단자로부터 3개의 비디오 라인을 통하여 샘플링용 아날로그 스위치에 이르는 경로의 총 저항(신호의 지연량)이 동일하게 되는 것이 이상적이다. 왜냐하면, 동시에 샘플링되는 3경로의 영상 신호가 동일하게 전달되지 않으면, 표시한 때에 라인 모양의 휘도 불균일로서 인식되기 때문이다.
예컨대, 액정표시장치에는, 영상 신호로서 4∼5V 정도의 진폭을 갖는 신호가 입력되지만, 128 계조를 아날로그 레벨로 표현하는 경우, 단지 수십 mV의 전위 변동에 의해 계조 어긋남을 일으키게 된다. 그 때문에, 영상 신호의 전달에 관한 경로의 전기적 특성을 동일하게 하여, 균등하게 신호를 전달하는 것이, 표시 품위를 향상시키기 위해서 필수 조건으로 된다. 즉, 표시 품위를 향상시키기 위해서는, 접속 배선에서 생기는 영상 신호의 어긋남(지연차)을 없애도록 할 필요가 있다.
그래서, 이와 같은 접속 배선 사이의 영상 신호의 지연차를 없애도록 하기 위한 선행기술로서, 특허 문헌 1(일본국 공개특허공보(특개평 제7-175038호 공보(1995년 7월 14일 공개)), 특허 문헌 2(일본국 공개특허공보(특개평 제7-319428호 공보(1995년 12월 8일 공개)), 특허 문헌 3(일본국 공개특허공보(특개평 제9-325370호 공보(1997년 12월 16일 공개))이 알려져 있다.
상기 각 특허 문헌에 있어서, 영상 신호의 전달에 관한 경로의 전기적 특성을 동일하게 하여, 각 접속 배선 사이의 지연차를 보상하도록, 이하의 조치를 강구하고 있다.
즉, 특허 문헌 1에 있어서는, 비디오 라인으로부터 분기한 접속 배선과 접속되는 샘플링용 아날로그 스위치의 콘택트 홀의 위치를 비디오 라인의 배선 패턴 간격분만큼 이동시켜 접속함으로써, 접속용 배선에 있어서의 배선 저항을 동일한 것으로 한다.
또한, 특허 문헌 2에 있어서는, 비디오 라인으로부터 분기한 접속 배선을, N형 불순물 이온의 주입량이 상이한 p-Si막에 의해 형성함으로써, 각 접속 배선 저항을 동일하게 한다.
또한, 특허 문헌 3에 있어서는, 비디오 라인으로부터 분기한 접속 배선의 폭 또는 길이를 조정함으로써, 접속 배선의 배선 저항을 거의 동일하게 한다.
그런데, 최근, 액정표시장치 등의 표시장치에 있어서, 소형·고정세화가 요구되고 있다.
그런데, 상기 3개의 특허 문헌에 개시된 기술(이하, 종래의 기술이라고 칭한다)은, 모두 비디오 라인으로부터 분기한 접속 배선 또는 그 접속 배선과 샘플링용 아날로그 스위치와의 콘택트부에 있어서의 저항을 조정하는 것에 주안점을 두고 있다.
이 때문에, 종래의 기술에서는, 보다 소형·고정세의 표시장치가 요구되는 것에 대하여, 레이아웃상의 제약이 큼과 동시에, 접속 배선 또는 샘플링용 아날로그 스위치와의 콘택트부에 있어서의 저항을 증가시키는 요소를 포함한다고 하는 문제가 생긴다.
상기 문제점을 상세히 설명하면 이하와 같이 된다.
복수의 비디오 라인에 대하여, 복수의 접속 배선이 교차하는 방향으로 배치되어 있는 경우, 하나의 접속 배선에 대하여 접속해야 하는 비디오 라인 이외의 비디오 라인과의 전기적 쇼트를 피하기 위해, 비디오 라인과 접속 배선을 상이한 층에 형성하고, 선택적으로 비디오 라인과 접속 배선을 접속하는 것이 필요하다.
여기서, 비디오 라인에는 저저항이 요구되기 때문에, 배선 재료로서 알루미늄 등의 저저항 금속을 포함하는 배선이 사용된다. 한편, 비디오 라인으로부터 샘플링용 아날로그 스위치에 이르기 까지의 접속 배선 재료로서는, 보다 고저항의 재료가 사용되는 경우가 많다. 예컨대, 프로세스를 간략하게 하는데 있어서, 게이트 전극과 동일한 재료, 예컨대 다결정 실리콘 박막을 사용하는 것이 유효하게 된다.
그런데, 다결정 실리콘 박막의 시트(sheet) 저항은, 상기 비디오 라인에 사용되는 저저항 금속에 비해, 수십배 큰 값으로 되고, 비디오 라인으로부터 샘플링 회로에 이르기 까지의 접속 배선은, 각 비디오 라인과 샘플링 회로와의 거리의 차이에 의해, 저항이 크게 상이하기 때문에, 접속 배선 자체의 저항을 동일하게 하기 위해서는, 동시에 접속되는 접속 배선의 조합마다 레이아웃을 크게 변경하는 것이 필요하게 된다.
특히, 20μm 이하의 작은 피치로 레이아웃을 하는 것과 같은 고정세 표시장치를 상정하는 경우, 상기 종래의 기술의 어느 것에 있어서도, 가장 고저항으로 되는 경로에 맞춰, 다른 경로의 저항을 크게 하게 되어, 레이아웃의 자유도를 저하시킬 뿐 아니라, 자유도의 저하에 의한 무리한 레이아웃에 의해, 고속 샘플링의 요구에 대하여 치명적인 저항 증가로 이어질 우려가 있다.
그 결과, 20μm 이하의 작은 피치로 레이아웃을 하는 것과 같은 고정세 표시장치에 있어서, 영상 신호의 전달 경로에 있어서의 저항이 조각조각으로 되어, 샘플링되는 각 경로의 영상 신호에 지연차가 생기므로, 표시한 때에 라인 모양의 휘도 불균일(표시 불균일)로 되어, 표시 품위의 저하를 초래한다.
또한, 도10에 도시된 바와 같은 프로젝터 장치를 소형화하는 경우, 액정표시장치의 소형화는 물론이고, 상기 액정표시장치의 고정세화도 요구된다. 그러나, 종래의 액정표시장치에서는, 소형화, 고정세화를 도모하는 것이 곤란하기 때문에, 종래의 액정표시장치를 프로젝터 장치에 적용한 경우, 상기 프로젝터 장치의 소형화, 고정세화에는 한계가 있었다.
본 발명의 목적은, 비디오 라인에 전달되는 영상 신호의 지연량을 조정하여, 비디오 라인으로부터 샘플링 회로까지의 영상 신호의 각 전달 경로에 있어서의 지연차를 보상함으로써, 특히 고정세화를 도모한 경우에서의 라인 모양의 표시 불균일을 제거하여, 표시 품위를 향상시킬 수 있는 표시장치, 구동방법 및 프로젝터 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명에 따른 표시장치는, 매트릭스 형태로 배치된 복수의 화소 표시부와, 영상 신호를 공급하는 복수의 비디오 라인과, 복수의 상기 화소 표시부와 접속되어 있어, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과, 복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하여, 상기 신호선으로 공급하는 복수의 샘플링 수단과, 상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성되고, 또한 상기 각 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하도록 상기 각 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하기 위해, 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있음으로써, 접속 배선에는, 미리 지연된 영상 신호가 입력되게 된다. 즉, 각 비디오 라인으로부터 접속 배선을 거쳐 샘플링 수단에 이르는 영상 신호의 전달 경로에 있어서의 저항차를, 비디오 라인에 흐르는 영상 신호를 지연시킴으로써 보상하도록 되어 있다.
이에 의해, 접속 배선 사이에 생겨 있는 저항차, 주로 배선 길이의 차이에 의한 저항차에 따라 지연된 영상 신호가 각 접속 배선에 입력되도록, 상기 지연 수단에 의해 비디오 라인에 흐르는 영상 신호를 지연시키면, 샘플링 수단에 대하여 각 접속 배선으로부터의 영상 신호를 거의 동시에 입력시킬 수 있다.
따라서, 비디오 라인으로부터 샘플링 수단까지의 영상 신호의 전달 경로에 있어서의 지연이 보상되기 때문에, 영상 신호가 샘플링 수단에 입력될 때의 지연차에 의한 라인 모양의 표시 불균일을 제거할 수 있어, 표시 품위의 향상을 도모할 수 있다.
또한, 접속 배선의 배선 폭이나 배선 길이를 변경하지 않고, 비디오 라인측에서 영상 신호의 지연량을 조정하여, 접속 배선측에 생겨 있는 영상 신호의 지연차, 즉 배선 길이 때문에 생기는 저항차를 보상하도록 되어 있기 때문에, 접속 배선 및 샘플링 수단의 레이아웃에 자유도를 갖게 할 수 있다.
이와 같이, 접속 배선이나 샘플링 수단에 대하여 무리한 레이아웃을 강요하지 않기 때문에, 특히 고속 샘플링이 필요한 표시장치, 예컨대 화소 표시에 있어서의 레이아웃 피치가 20μm 이하인 고정세화를 도모한 표시장치에 있어서, 최적의 레이아웃으로 화소 표시부를 설계할 수 있기 때문에, 고속 샘플링을 실현하면서, 라인 모양의 휘도 불균일을 배제하여, 양호한 표시 품위를 확보할 수 있다.
또한, 본 발명에 따른 표시장치의 구동방법은, 복수의 화소 표시부와, 영상 신호를 공급하는 복수의 비디오 라인과, 복수의 상기 화소 표시부와 접속되어 있어, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과, 복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하여, 상기 신호선으로 공급하는 복수의 샘플링 수단과, 상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성된 표시장치의 구동방법에 있어서, 상기 각 접속 배선 사이에서 생기는 영상 신호의 지연차를 보상하도록 지연된 영상 신호를, 각 비디오 라인으로부터 상기 각 접속 배선에 입력하는 것을 특징으로 하고 있다.
이 경우, 비디오 라인에 흐르는 영상 신호를 지연시키기 위한 지연 수단을 표시장치의 구동회로내에 제공할 필요가 없어진다. 즉, 상기 지연 수단은, 표시장치의 구동회로내에 제공해도 좋고, 외부에 제공해도 좋게 된다.
따라서, 보다 간단한 구성으로, 접속 배선 사이의 영상 신호의 지연차를 보상하여, 표시품위의 향상을 도모할 수 있는 표시장치를 실현할 수 있다.
이상의 본 발명은, 동일 기판상에 화소 표시부와 구동회로 중 샘플링 회로를 일체적으로 형성한 표시장치이면, 어떠한 표시장치에도 적용 가능하며, 예컨대 액정표시장치에 적합하게 사용된다.
또한, 프로젝터 장치 등과 같이 액정표시장치를 확대 투영하는 것과 같은 경우, 투영된 표시를 고정세이고 표시 품위가 높은 것으로 하기 위해서는, 액정표시장치측을 고정세이고 표시 품위가 높은 것으로 할 필요가 있다.
따라서, 본원 발명은, 이와 같은 고정세이고 고표시품위가 요구되는 것과 같은 액정표시장치에 적합하게 사용된다. 이에 의해, 고정세이고 표시 품위가 높은 프로젝터 장치를 실현할 수 있다.
본 발명의 다른 목적, 특징 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명에서 명백하게 될 것이다.
본 발명의 일 실시예에 대해서, 도1 내지 도10에 기초하여 설명하면, 이하와 같다.
〔실시예 1〕
본 발명의 일 실시예에 대해서 설명하면, 이하와 같다. 또, 본 실시예에서는, 표시장치로서, 액티브 매트릭스형 액정표시장치에 대해서 설명한다. 이하의 다른 실시예에 있어서도 동일하게 한다.
본 실시예에 따른 액티브 매트릭스형 액정표시장치는, 도1에 도시된 바와 같이, 매트릭스 형태로 배치된 복수의 화소 표시부, 이를 구동하는 화소 TFT 및 이들에 접속되고 서로 직교하는 복수의 신호선 및 주사선을 포함하는 표시부(100)와, 화소 TFT에 접속된 이들의 신호선 및 주사선을 통하여 소망의 화소 표시부로 소망의 영상 신호를 전달하는 제어를 행하는 구동회로로서의 신호선 구동회로(200) 및 주사선 구동회로(300)와, 영상 신호를 전달하는 비디오 라인(401∼403)을 포함하는 영상 신호 입력부(400)를 가지고 있고, 동일 기판상에, 상기 표시부(100), 신호선 구동회로(200), 주사선 구동회로(300) 및 영상 신호 입력부(400)가 일체적으로 형성된, 소위 드라이버 모노리틱형의 액정표시장치이다.
여기까지의 구성은, 도7에 도시된 종래의 액정표시장치와 동일한 구성이지만, 상기 액정표시장치에서는, 도1에 도시된 바와 같이, 영상 신호 입력부(400)의 각 비디오 라인으로 전달되는 영상 신호의 지연량을 조정하기 위한 지연량 조정 수단으로서의 지연량 조정부(500)가 제공되어 있다. 또, 이 지연량 조정부(500)의 상세에 대해서는, 후술한다.
상기 표시부(100)는, 도2에 도시된 바와 같이, 복수의 신호선(121)으로 이루어지는 신호선군(120)과, 복수의 주사선(111)으로 이루어지는 주사선군(110)과, 복수의 화소 TFT(130)를 구비한다.
상기 화소 TFT(130)는, 신호선군(120)과 주사선군(110)의 각 교차 부분에 대응하여 배치되고, 게이트 단자(131)가 주사선(111)에, 소스 단자(132)가 신호선 (121)에, 드레인 단자(133)가 화소 표시부(140)에, 각각 접속되어 있다. 이 화소 TFT(130)는, 소위 편 채널(NMOS 또는 PMOS)의 TFT로 이루어지는 아날로그 스위치이고, 주사선(111)의 전위에 의해, 화소 표시부(140)에 포함되는 화소 전극을 신호선(121)과 전기적으로 접속하기 위한 스위칭 소자로서 기능한다.
또한, 상기 신호선 구동회로(200)는, 영상 신호 입력부(400)의 각 비디오 라인으로부터 공급된 영상 신호를 소망의 신호선(121)으로 공급하는 역할을 갖는다. 또한, 주사선 구동회로(300)는, 각 수평 기간에 소망의 주사선(111)에 대하여 화소 TFT(130)를 온 하기 위한 전압(이하, 「주사선 선택 전압」이라고 칭한다) 또는 오프 하기 위한 전압(이하, 「주사선 비선택 전압」이라고 칭한다)을 인가하는 역할을 갖는다.
상기 구성에 있어서, 화소 표시부(140)에서는, 각 화소 전극과 대향 전극 사이에 소망의 영상 신호에 상당하는 전압이 인가됨으로써, 전극 사이에 존재하는 액정층의 광투과율이 제어되어, 소망의 화소 표시가 행해진다.
여기서, 상기 신호선 구동회로(200)의 내부 구성에 대해서, 도3을 참조하면서 이하에 설명한다.
신호선 구동회로(200)는, 도3에 도시된 바와 같이, 시프트 레지스터 회로(210)와, 샘플링 회로(230)를 구비한다.
상기 구성의 신호선 구동회로(200)에 있어서, 시프트 레지스터 회로(210)로부터 순차 출력되는 샘플링 펄스 신호는, 샘플링 회로(230)내에 제공된 복수의 샘플링용 아날로그 스위치로 이루어지는 아날로그 스위치군(240)의 게이트에 입력된다.
샘플링용 아날로그 스위치군(240)은, 그 게이트에 입력된 신호에 따라서, 영상 신호 입력부(400)를 구성하는 비디오 라인(401∼403) 중 1개와, 표시부(100)에 연결되는 신호선(121)(도2)을 접속한다. 즉, 샘플링용 아날로그 스위치군(240)은, 이 샘플링 펄스가 입력된 때에 온 상태로 되어, 영상 신호를 샘플링한다. 이 영상 신호는, 샘플링용 아날로그 스위치군(240)을 통하여 신호선으로 공급되어, 상술한 소망의 화소 표시부(140)(도2)로 전달되게 된다.
도3에 도시된 신호선 구동회로에 있어서는, 3점 동시 샘플링을 예시하고 있고, 시프트 레지스터 회로(210)로부터 출력된 샘플링 펄스 신호는, 도중에 분기되어, 3개의 샘플링용 아날로그 스위치(241∼243)에 동시에 입력된다. 즉, 상기 예에서는, 샘플링 펄스 신호에 의해, 동시에 샘플링용 아날로그 스위치(241∼243)가 동작하게 된다.
여기서, 3개의 비디오 라인(401∼403)과 샘플링용 아날로그 스위치 (241∼243)를 접속하고 있는 접속 배선(251∼253)은, 각 비디오 라인과 샘플링용 아날로그 스위치와의 거리가 상이하기 때문에, 상이한 배선 저항으로 된다. 이 예에 있어서는, 비디오 라인(401)이 가장 거리가 멀기 때문에, 접속 배선(251)이 가장 배선 길이가 길어, 저항이 커진다. 그 반대로, 접속 배선(253)이 가장 배선 길이가 짧아, 저항이 작어진다. 여기서는, 접속 배선(251∼253)의 저항을 각각 Rc1∼Rc3이라고 하면, Rc1>Rc2>Rc3으로 된다.
여기서, 비디오 라인(401∼403)은, 접속 배선(251∼253)보다 배선 저항이 낮은, 알루미늄 등의 금속으로 구성되어 있다. 또힌, 접속 배선(251∼253)은, 비디오 라인(401∼403)보다 배선 저항이 높은(예컨대, 50배 정도), 다결정 실리콘 박막으로 구성되어 있다. 이 때문에, 비디오 라인측에서의 배선 길이나 배선 폭에 의한 저항차는, 접속 배선측에서의 배선 길이나 배선 폭에 의한 저항차 정도 생기지 않는다.
이와 같이, 각 접속 배선에 있어서의 배선 저항이 상이한 경우, 접속 배선마다 영상 신호의 지연이 생긴다. 즉, 배선 저항이 높게 되면 될 수록, 영상 신호의 지연량이 많아져서, 샘플링 회로(230)에 입력되는 타이밍이 어긋나게 된다. 따라서, 시프트 레지스터 회로(210)로부터의 샘플링 신호가, 샘플링 회로(230)의 샘플링용 아날로그 스위치군(240)의 각 게이트 전극으로 동시에 전송되어도 영상 신호의 입력 타이밍이 어긋나기 때문에, 라인 모양으로 휘도 불균일이 생겨, 표시 품위를 저하시킨다.
그래서, 본 실시예에서는, 도3에 도시된 바와 같이, 영상 신호 입력부(400)의 비디오 라인(401∼403)의 도중, 즉 영상 신호가 접속 배선에 입력되기 까지의 구간에 있어서의 상기 영상 신호의 지연량을 조정하는 지연량 조정부(500)가 제공되어 있다.
상기 지연량 조정부(500)에서는, 접속 배선 중 배선 길이가 가장 긴 접속 배선(251)에 접속된 비디오 라인(401)의 지연량이 가장 작고, 배선 길이가 가장 짧은 접속 배선(253)에 접속된 비디오 라인(403)의 지연량이 가장 크게 되도록, 즉 비디오 라인(401)의 지연량 < 비디오 라인(402)의 지연량 < 비디오 라인(403)의 지연량으로 되도록 조정하게 되어 있다.
실제로는, 비디오 라인의 배선 길이 또는 배선 폭을 조정하는 것에 의해, 비디오 라인의 배선 저항을 조정함으로써, 지연량을 조정하여, 상기 접속 배선(251∼253)의 배선 저항(Rc1∼Rc3)의 차를 보상하도록 되어 있다.
여기서, 비디오 라인과 접속 배선의 각각의 배선 저항을 나타낸 등가 회로를 도4에 도시한다. 비디오 라인(401∼403)의 배선 저항을 Rv1∼Rv3이라고 하면, 이하의 식(1)의 관계를 만족하도록, 배선 저항(Rv1∼Rv3)을 설정함으로써, 각 비디오 라인의 지연량을 조정하여, 각각의 비디오 라인에 접속된 접속 배선에서의 지연차를 보상하는 것이 가능하게 된다.
이 경우, 상술한 바와 같이, 비디오 라인의 배선 폭 및/또는 배선 길이를 조정함으로써, 상기 식(1)을 만족하도록 하면 좋다. 즉, 비디오 라인의 배선 폭 또는 배선 길이, 또는 배선 폭과 배선 길이의 조합에 의해, 상기 식(1)을 만족하도록 하면 좋다.
상기 신호선 구동회로(200)는, 1단분의 시프트 레지스터 회로로부터 출력되는 샘플링 펄스에 의해 동작을 하는 샘플링용 스위치군이 반복하여 존재하지만, 상기한 바와 같이 신호선 구동회로(200)의 샘플링 회로(230)에 입력될 때까지의 구간에서 저항을 보상함으로써, 어떤 회로 블록에 있어서도 식(1)을 만족하게 되므로, 영상 신호가 입력되어, 영상 신호 입력부(400)의 비디오 라인(401∼403)을 통하여, 접속 배선을 지나, 샘플링용 아날로그 스위치에 이르는 일련의 경로에 있어서, 모든 비디오 라인에 관한 경로는 모두 동일한 저항으로 하는 것이 가능하게 된다.
또, 식(1)을 만족하는 한, 접속 배선의 레이아웃 및 저항을 변화시켜도 마찬가지의 효과가 얻어지기 때문에, 레이아웃 스페이스를 고려하면서 유연하게 레이아웃 배치하는 것이 가능하여, 최적해를 찾아내기 쉬운 구성으로 되고 있다. 특히, 20μm 이하의 화소 피치를 취하는 고정세 표시장치에 응용한 경우, 신호선 구동회로내의 레이아웃 스페이스는 상당히 작아지는 것이 예상되지만, 그와 같은 때에도 접속 배선의 폭·길이의 선택의 자유도가 높기 때문에, 영상 신호의 전달 경로 전체에서의 최적 설계를 용이하게 행할 수 있다. 이와 같은 자유도의 크기, 최적설계의 용이함의 이점 때문에, 본 실시예를 사용한 표시장치는 보다 고속의 샘플링에 대응하여, 보다 고정세의 표시를 실현할 수 있다.
또한, 상기 식(1)의 관계를 만족하는 것이 가장 바람직하지만, 접속 배선의 지연차를 보상한다고 하는 관점에서, 접속 배선(251∼253)의 배선 저항(Rc1∼Rc3)의 관계가, Rc1>Rc2>Rc3 일 때, 비디오 라인(401∼403)의 배선저항(Rv1∼Rv3)이, 이하의 식(2)를 만족하도록, 상기 비디오 라인(401∼403)의 배선 저항(Rv1∼Rv3)의 저항치를 설정하여도, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하다.
Rc1<Rc2<Rc3의 경우에는, 이하의 식(2)'를 만족하도록, 비디오 라인(401∼403)의 배선 저항(Rv1∼Rv3)의 저항치를 설정해도 좋다.
또한, 상기 예에서는, 3점 동시의 샘플링의 경우에 대해서 설명하고 있지만, 다점 동시, 즉 n(n>0)점 동시의 샘플링의 경우에 대해서도, 이하의 식(3) 또는 (3)'의 어느 하나의 관계를 만족하도록 비디오 라인의 배선 저항을 설정하도록 하면 좋다.
또는,
이 경우에 있어서도, 상기 식(3) 또는 (3)'의 관계를 만족하도록 비디오 라인의 배선 저항을 설정하도록 하면, 종래의 표시장치에 비해 충분히 표시품위를 향상시키는 것이 가능하지만, 이하의 식(4)의 관계를 만족하는 것이 더욱 바람직하다.
또, 본실시예에서는, 영상 신호 입력부(400)로부터 신호선 구동회로(200)의 샘플링 회로(230)에 이르는 경로의 저항차를 보상하기 위해, 영상 신호 입력부(400)의 비디오 라인(401∼403)의 배선 폭이나 배선 길이를 조정하는 예에 대해서 설명하였지만, 이하의 실시예 2에서는, 비디오 라인(401∼403)에 별도의 부재로서의 저항(보상 저항)을 제공한 예에 대해서 설명한다.
〔실시예 2〕
본 발명의 다른 실시예에 대해서 설명하면, 이하와 같다.
본 실시예에 따른 표시장치는, 도5에 도시된 신호선 구동회로(200)를 갖고 있다. 이 신호선 구동회로(200)는, 상기 실시예 1과 거의 동일한 구성이지만, 지연량 조정부(500)로서 비디오 라인(401∼403)의 배선 폭이나 배선 길이를 조정한 구성이 아니라, 상기 비디오 라인(401∼403)과는 별도의 부재인 저항(보상 저항)으로 이루어지는 구성인 점에서 상이하다. 따라서, 신호선 구동회로(200)의 지연량 조정부(500) 이외의 다른 구성은, 상기 실시예 1과 동일하기 때문에, 그 설명을 생략한다.
상기 지연량 조정부(500)는, 도5에 도시된 바와 같이, 비디오 라인 (401∼403)에 대하여, 각각 전기적으로 접속된 보상 저항(501∼503)으로 구성되어 있다. 이들 보상 저항(501∼503)은, 상기 비디오 라인(401∼403)과는 상이한 층에 형성된 배선으로 이루어져 있다.
본 실시예에서는, 영상 신호 입력부(400)의 비디오 라인(401∼403)의 도중, 신호선 구동회로(200)의 샘플링 회로(230)에 입력되기 까지의 구간에 보상 저항(501∼503)을 추가함으로써, 상기 접속 배선(251∼253)의 배선 저항(Rc1∼Rc3)의 차를 보상하도록 되어 있다.
여기서, 비디오 라인, 보상 저항, 접속 배선의 각각의 저항을 나타낸 등가회로를 도6에 도시한다. 비디오 라인(401∼403)의 배선 저항을, Rv1∼Rv3이라고 하고, 보상 저항(501∼503)의 저항을, Ra1∼Ra3이라고 했을 때, 이하의 식(5)의 관계를 만족하도록, 보상 저항(501∼503)의 저항(Ra1∼Ra3)을 설정함으로써, 각 비디오 라인의 지연량을 조정하여, 각각의 비디오 라인에 접속된 접속 배선에서의 지연차를 보상하는 것이 가능하게 된다.
보상 저항(501∼503)으로서는, 접속 배선과 동등한 층에 형성하는 것이 프로세스의 간략화에 유효하지만, 다른 도전층을 이용해도 상관없다. 또한, 보상 저항(501∼503)은, 비디오 라인(401∼403)과 상이한 층에 형성되기 때문에, 콘택트 홀을 통하여 전기적으로 접속할 필요가 있지만, 이 때의 콘택트 저항도 포함하여 보상 저항의 저항치(Ra1∼Ra3)라고 하면, 보다 정밀도가 높은 저항 조정이 가능하게 된다.
또, 조정하는 저항치가 가능한 한 작은 값으로 되도록, 예컨대 비디오 라인(401∼403) 중에서 가장 샘플링용 아날로그 스위치로부터 먼 거리에 있는 비디오 라인(401)에 관한 보상 저항(501)을 삭제하고, 다른 보상 저항(502·503)의 저항치에 의해 조정해도 상관없다.
상기 실시예 1과 마찬가지로, 본 실시예에 따른 신호선 구동회로(200)는, 1단분의 시프트 레지스터 회로로부터 출력되는 샘플링 펄스에 의해 동작을 하는 샘플링용 스위치군이 반복하여 존재하지만, 상기와 같이 신호선 구동회로(200)의 샘플링 회로(230)에 입력되기 까지의 구간에서 저항차를 보상함으로써, 어떤 회로 블록에 있어서도 상기 식(5)를 만족하게 되므로, 영상 신호가 입력되어, 비디오 라인(401∼403)을 통하여, 접속 배선(251∼253)을 지나, 샘플링 회로(230)의 샘플링용 아날로그 스위치에 이르는 일련의 경로에 있어서, 모든 비디오 라인에 관한 경로는 모두 동일한 저항으로 하는 것이 가능하게 된다.
또, 식(5)를 만족하는 한, 접속 배선의 레이아웃 및 저항을 변화시켜도 마찬가지의 효과가 얻어지는 것은, 상기 실시예 1과 마찬가지이므로, 동일하게 자유도가 높은 레이아웃이 가능하다.
또한, 상기 식(5)의 관계를 만족하는 것이 바람직하지만, 접속 배선의 지연차를 보상한다고 하는 관점에서, 접속 배선(251∼253)의 배선 저항(Rc1∼Rc3)의 관계가, Rc1>Rc2>Rc3 일 때, 적어도 이하의 식(6)의 관계를 만족하도록 보상 저항(501∼503)의 저항(Ra1∼Ra3)을 설정해도 좋다.
또한, Rc1<Rc2<Rc3의 경우, 이하의 식(6)'를 만족하도록 보상 저항(501∼503)의 저항(Ra1∼Ra3)을 설정해도 좋다.
여기서, 비디오 라인(401∼403)은, 접속 배선과는 달리 저저항의 소재, 예컨대 알루미늄으로 이루어지기 때문에, 상기 비디오 라인(401∼403) 자체의 저항(Rv1∼Rv3)은, Rv1=Rv2=Rv3로 되기 때문에, 상기 식(6) 또는 (6)'에 있어서는, 보상 저항(501∼503)의 저항(Ra1∼Ra3)만의 관계를 나타내면 좋다.
이와 같이, 식(6) 또는(6)'의 관계를 만족하도록, 보상 저항(501∼503)의 저항(Ra1∼Ra3)을 설정하는 것만으로도, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하다.
또한, 상기 예에서는, 3점 동시의 샘플링의 경우에 대해서 설명하고 있지만, 다점 동시, 즉 n(n>0)점 동시의 샘플링의 경우에 대해서도, 이하의 식(7) 또는(7)'의 관계를 만족하도록 보상 저항의 저항치를 설정하도록 하면 좋다.
또는,
이 경우에 있어서도, 상기 식(7) 또는 (7)'의 관계를 만족하도록 보상 저항의 저항치를 설정하도록 하면, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하지만, 이하의 식(8)의 관계를 만족하는 것이 더욱 바람직하다.
또, 상기 실시예 1 및 2에서는, 비디오 라인으로부터 접속 배선으로 입력되는 영상 신호의 지연량의 조정을, 비디오 라인 및 접속 배선의 배선 저항을 조정함으로써 행하는 예에 대해서 설명했지만, 이하의 실시예에서는, 비디오 라인이나 접속 배선에 관한 기생 용량도 고려한 예에 대해서 설명한다.
〔실시예 3〕
본 발명의 또 다른 실시예에 대해서, 도1 내지 도5를 참조하면서 설명하면, 이하와 같다.
본 실시예에 따른 표시장치는, 도1에 도시된 바와 같이, 상기 실시예 1 및 2에 공통인 구성을 나타내고, 지연량 조정부(500)에 의한 영상 신호의 지연량의 조정을, 비디오 라인 및 접속 배선의 배선 저항뿐만 아니라, 비디오 라인 및 접속 배선에 관한 기생 용량을 고려하여, 보다 고정밀도로 행하도록 되어 있다. 따라서, 표시장치의 구성 및 신호선 구동회로에 관한 구성은, 상기 실시예 1 및 2와 거의 마찬가지이기 때문에, 그 설명을 생략한다.
본 실시예에서는, 상기 실시예 1 및 2에 있어서 나타낸 각 식을, 기생 용량을 고려한 것으로 바꿈으로써, 비디오 라인으로부터 접속 배선을 통하여 샘플링 회로(230)에 이르는 경로에 있어서, 보다 고정밀도의 저항 조정을 행하는 것이 가능하게 된다. 이하에 있어서, 상기 실시예 1 및 2의 각각에 대응하는 변형예로서 설명한다.
우선, 상기 실시예 1의 변형예로서, 접속 배선(251∼253)에 관한 기생 용량을 Cc1∼Cc3이라고 하고, 비디오 라인(401∼403)에 관한 기생 용량을 Cv1∼Cv3이라고 하고, 또한 샘플링 회로(230)에 관한 부하 용량을 Csl이라고 한 경우를 고려하면, 상기 실시예 1에 나타낸 식(1)은, 이하의 식(9)와 같이 바뀐다.
상기 식(9)의 관계를 만족하도록, 비디오 라인(401∼403)의 배선 폭 또는 배선 길이를 조정하면, 비디오 라인(401∼403)에 관한 기생 용량과 접속 배선에 관한 기생 용량을 고려한 것으로 되기 때문에, 표시 품위를 보다 향상시키는 것이 가능하게 된다. 즉, 비디오 라인으로부터 접속 배선을 통하여, 샘플링 회로(230)에 이르는 각 경로의 지연 시간을 동일하게 하도록, 배선 경로에 있어서의 기생 용량과 저항치를 조정하고 있기 때문에, 배선 경로의 기생 용량·저항을 포함한 분포 정수 회로(分布定數回路)로서 거의 등가인 경로를 실현할 수 있다. 여기서, 샘플링 회로(230)에 관한 부하 용량은, 주로 샘플링 스위치의 용량(온 용량)과 신호선 용량의 합계로 되지만, 이들의 용량에 의한 영향이 적은 경우에는 근사적으로 생략하여 계산해도 상관없다.
따라서, 접속 배선을 흐르는 영상 신호의 지연차를 확실히 제거할 수 있기 때문에, 더욱 표시 품위의 향상을 도모할 수 있다.
또한, 상기 실시예 1과 마찬가지로, 본 실시예에 있어서도, 상기 식(9)의 관계를 만족하는 것이 가장 바람직하지만, 접속 배선의 지연차를 보상한다고 하는 관점에서, 접속 배선(251∼253)의 각 시정수의 관계가, Rc1×Cc1>Rc2×Cc2>Rc3×Cc3 일 때, 비디오 라인(401∼403)의 각 시정수가, 이하의 식(10)을 만족하도록, 상기 비디오 라인(401∼403)의 배선 저항(Rv1∼Rv3)의 저항을 설정하여도, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하다.
또한, Rc1×Cc1<Rc2×Cc2<Rc3×Cc3 일 때, 비디오 라인(401∼403)의 각 시정수가, 이하의 식(10)'을 만족하도록, 상기 비디오 라인(401∼403)의 배선 저항(Rv1∼Rv3)의 저항을 설정해도 좋다.
또한, 상기 예에서는, 3점 동시의 샘플링의 경우에 대해서 설명하고 있지만, 다점 동시, 즉 n(n>0)점 동시의 샘플링의 경우에 대해서도, 이하의 식(11) 또는(11)'의 관계를 만족하도록 비디오 라인의 배선 저항을 설정하도록 하면 좋다.
또는,
이 경우에 있어서도, 상기 식(11)또는(11)'의 관계를 만족하도록 비디오 라인의 배선 저항을 설정하도록 하면, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하지만, 이하의 식(12)의 관계를 만족하는 것이 더욱 바람직하다.
다음, 상기 실시예 2의 변형예로서, 접속 배선(251∼253)에 관한 기생 용량을 Cc1∼Cc3이라고 하고, 비디오 라인(401∼403)에 관한 기생 용량을 Cv1∼Cv3이라고 하고, 또한 보상 저항(501∼503)에 관한 기생 용량을 Ca1∼Ca3이라고 한 경우를 고려하면, 상기 실시예 2에 나타낸 식(5)는, 이하의 식(13)과 같이 바뀐다.
상기 식(13)을 만족하도록 보상 저항(501∼503)의 레이아웃을 연구한다. 레이아웃상의 변경점으로서는, 상기 실시예 2에 나타낸 바와 같이 비디오 라인(401∼403)과는 상이한 층에 보상 저항(501∼503)을 형성하는 것이 고려된다. 이 경우, 각 보상 저항(501∼503)을 어느 정도 비디오 라인(401∼403)과 겹쳐 배치하는지를 조정함으로써, 용이하게 용량 성분의 조정을 할 수 있다.
또한, 상기 실시예 2와 마찬가지로, 본 실시예에 있어서도, 상기 식(13)의 관계를 만족하는 것이 가장 바람직하지만, 접속 배선의 지연차를 보상한다고 하는 관점에서, 접속 배선(251∼253)의 각 시정수의 관계가, Rc1×Cc1 > Rc2×Cc2 > Rc3×Cc3 일 때, 보상 저항(501∼503)의 각 시정수가, 이하의 식(14)를 만족하도록, 상기 보상 저항(501∼503)의 저항(Ra1∼Ra3)을 설정하여도, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하다.
또한, Rc1×Cc1<Rc2×Cc2<Rc3×Cc3 일 때, 이하에 나타낸 식(14)'를 만족하도록, 상기 보상 저항(501∼503)의 저항(Ra1∼Ra3)을 설정해도 좋다.
여기서, 비디오 라인(401∼403)은, 접속 배선과는 달리 저저항의 소재, 예컨대 알루미늄으로 이루어지기 때문에, 상기 비디오 라인(401∼403) 자체의 저항(Rv1∼Rv3)은, Rv1=Rv2=Rv3으로 되고, 기생 용량 Cv1=Cv2=Cv3으로 된다. 따라서, 상기 식(14) 또는(14)'에서는, Rv1=Rv2=Rv3으로 되기 때문에, 상기 식(14) 또는 (14)'에 있어서는, Rv에 관한 항을 생략한 관계만을 나타내면 좋다.
이와 같이, 식(14) 또는 (14)'의 관계를 만족하도록, 보상 저항(501∼503)의 시정수를 결정하는 저항(Ra1∼Ra3)을 설정하는 것만으로도, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하다.
또한, 상기 예에서는, 3점 동시의 샘플링의 경우에 대해서 설명하고 있지만, 다점 동시, 즉 n(n>0)점 동시의 샘플링의 경우에 대해서도, 이하의 식(15) 또는 (15)'의 관계를 만족하도록 보상 저항의 저항치를 설정하도록 하면 좋다.
또는,
이 경우에 있어서도, 상기 식(15) 또는 (15)'의 관계를 만족하도록 보상 저항의 저항치를 설정하도록 하면, 종래의 표시장치에 비해 충분히 표시 품위를 향상시키는 것이 가능하지만, 이하의 식(16)의 관계를 만족하는 것이 더욱 바람직하다.
또, 최근 컴퓨터에 의한 회로 시뮬레이션 설계가 널리 퍼지고 있기 때문에, 시정수를 고려한 상기 식(9)∼(16)을 직접 계산하지 않더라도, 영상 신호의 전달 경로에 있어서의 회로 시뮬레이션을 실행하는 것에 의해서도, 상기와 같은 최적화 설계가 가능하다. 특히 레이아웃으로부터의 기생 용량분 추출에는 컴퓨터에 의한 지원이 유효하지만, 그 경우에 있어서도, 상기 각 실시예와 마찬가지의 효과를 얻을 수 있다.
상기 구성에 의하면, 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하기 위해, 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있기 때문에, 접속 배선에는, 미리 지연된 영상 신호가 입력되게 된다. 즉, 각 비디오 라인으로부터 접속 배선을 거쳐 샘플링 수단에 이르는 영상 신호의 전달 경로에 있어서의 저항차를, 비디오 라인에 흐르는 영상 신호를 지연시킴으로써 보상하도록 되어 있다.
이에 의해, 접속 배선 사이에 생겨 있는 저항차, 주로 배선 길이의 차이에 의한 저항차에 따라 지연된 영상 신호가 각 접속 배선에 입력되도록, 상기 지연 수단에 의해 비디오 라인에 흐르는 영상 신호를 지연시키면, 샘플링 수단에 대하여 각 접속 배선으로부터의 영상 신호를 거의 동시에 입력시킬 수 있다.
따라서, 비디오 라인으로부터 샘플링 수단까지의 영상 신호의 전달 경로에 있어서의 지연이 보상되기 때문에, 영상 신호가 샘플링 수단에 입력될 때의 지연차에 의한 라인 모양의 표시 불균일을 제거할 수 있어, 표시 품위의 향상을 도모할 수 있다.
또한, 접속 배선의 배선 폭이나 배선 길이를 변경하지 않고, 비디오 라인측에서 영상 신호의 지연량을 조정하여, 접속 배선측에 생겨 있는 영상 신호의 지연차, 즉 배선 길이 때문에 생기는 저항차를 보상하도록 되어 있기 때문에, 접속 배선 및 샘플링 수단의 레이아웃에 자유도를 갖게 할 수 있다.
즉, 본원 발명에서는, 신호선 구동회로 내부의 조정이 아니라, 신호선 구동회로에 입력되기 까지의 영상 신호의 전달 경로, 즉 비디오 라인에 있어서의 레이아웃을 연구함으로써, 종래의 신호선 구동회로의 구성을 크게 변경하지 않고, 비디오 라인으로부터 접속 배선을 통하여 샘플링 회로에 이르는 경로에 있어서의 영상 신호의 지연차를 보상하도록, 각 경로에 있어서의 저항 조정이 가능하게 되어, 보다 유연한 레이아웃 구성을 선택할 수 있다.
이와 같이, 접속 배선이나 샘플링 수단에 대하여 무리한 레이아웃을 강요하지 않기 때문에, 특히 고속 샘플링이 필요한 표시장치, 예컨대 화소 표시에 있어서의 레이아웃 피치가 20μm 이하인 고정세화를 도모한 표시장치에 있어서, 최적의 레이아웃으로 화소 표시부를 설계할 수 있기 때문에, 고속 샘플링을 실현하면서, 라인 모양의 휘도 불균일을 배제하여, 양호한 표시 품위를 확보할 수 있다.
또, 상기 각 실시예에서는, 시프트 레지스터 회로(210)의 출력을 그대로 분기하여 샘플링 회로(230)에 입력하는 예를 나타냈지만, 다점 동시 샘플링의 방법을 사용한 어떠한 회로 구성에 대하여도, 마찬가지의 효과가 얻어질 수 있다.
또한, 본원 발명은, 샘플링 신호가 샘플링 회로에 입력되어, 스위칭 소자를 온·오프 하는 타이밍에서 영상 신호가 상기 샘플링 회로에 입력되도록, 비디오 라인상에서의 영상 신호의 지연량을 조정하는 것이기 때문에, 상술과 같이 다점 동시 샘플링뿐만 아니라, 점순차 샘플링에 있어서도 제공 가능하다. 이 경우에 있어서도, 샘플링 신호가 샘플링 회로에 입력되는 타이밍에 맞춰 영상 신호를 입력시키는 것이 가능하게 되기 때문에, 라인 모양의 휘도 불균일이 없는 표시 품위가 높은 화상을 표시하는 표시장치를 제공할 수 있다.
또한, 상기 각 실시예에서는, 편 채널(NMOS 또는 PMOS)의 TFT로 이루어지는 아날로그 스위치를 예시하고 있지만, 이에 한정되는 것이 아니라, CMOS 구성의 아날로그 스위치에 있어서도 마찬가지의 효과를 얻을 수 있다.
또한, 상기 각 실시예에서는, 신호선 구동회로(200)가 표시부(100)나 주사선 구동회로(300)와 동일한 기판상에 제공된 예에 대해서 설명했지만, 신호선 구동회로(200)를 구성하는 시프트 레지스터 회로(210)는 별도의 기판에 제공되어 있어도 본원 발명을 적용할 수 있다.
따라서, 본원 발명을 적용하기 위해서는, 동일 기판상에, 적어도 표시부, 주사선 구동회로, 비디오 라인, 샘플링 회로가 일체적으로 제공되어 있으면 좋다.
또한, 상기 각 실시예에서는, 영상 신호로서 주로 아날로그 신호를 입력하는, 소위 아날로그 구동회로에 대해서 설명하였지만, 본원의 작용으로서는 이에 한정되지 않으며, 소위 디지털 구동회로에 대해서도 적용하는 것이 가능하다. 즉, 영상 신호로서 디지털 신호를 입력하는 경우에 있어서도, 고속동작이 필요하고, 또 그 타이밍이 중요하게 될 수 있는 조건에서는, 본원 발명을 응용하는 것은 용이하게 가능하다.
즉, 입력된 영상 신호를 각 단에서 샘플링 한다고 하는 의미에서, 본원 발명을 설명한 아날로그 드라이버(샘플링 수단)에 있어서의 기본적인 회로 구성은 디지털 드라이버에도 적용할 수 있다. 이 경우, 상기 아날로그 드라이버에 래치 회로나 D/A 컨버터 등을 추가함으로써 디지털 드라이버로서 사용하는 것이 가능하게 된다. 또한, 래치 회로나 D/A 컨버터 등을 포함하여 「샘플링 수단」으로 간주할 수 있다.
예컨대, 지금까지의 디지털 드라이버에서는, 디지털 신호를 입력하는 부분에 있어서의 신호 지연이 문제로 되고 있었다. 구체적으로는, 2종류의 문제가 생긴다. 첫번째의 문제는, RGB와 같이 다점 동시 샘플링을 행하는 부분에서의 문제로, 아날로그 드라이버와 마찬가지로 인접하는 라인의 신호를 잘못 입력하기 때문에 라인 모양의 표시 불량이 생기는 것이다. 두 번째의 문제는, n비트의 입력을 행하는 부분에서의 문제로, 비트마다 지연 시간이 변화하여 잘못된 디지털 신호를 입력하기 때문에 의도한 영상 신호를 표시할 수 없는 것이다.
어떠한 문제도, 입력된 영상 신호를 적절한 타이밍에서 샘플링할 수 없는 것을 원인으로 하여 생기는 것이기 때문에, 입력된 영상 신호를 적절한 타이밍에서 샘플링하기 위해 이루어진 본원 발명은, 상기 디지털 드라이버에도 유효하게 기능하여, 어떠한 문제도 해소할 수 있다.
또한, 본원 발명은, 상기 각 실시예에 있어서 설명한 표시장치로서의 액정표시장치 외에, EL 표시장치 등의 드라이버 모노리틱형 표시장치 일반에 대해서도 적용 가능하여, 상기 각 실시예와 마찬가지의 작용 및 효과를 나타내는 구성을 실현할 수 있다.
이상의 본 발명은, 동일 기판상에 화소 표시부와 구동회로 중 샘플링 회로를 일체적으로 형성한 표시장치이면, 어떠한 표시장치에도 적용 가능하며, 예컨대 액정표시장치에 적절하게 사용된다.
또한, 프로젝터 장치 등과 같이 액정표시장치를 확대 투영하는 것과 같은 경우, 투영된 표시를 고정세이고 표시 품위가 높은 것으로 하기 위해서는, 액정표시장치측을 고정세이고 표시 품위가 높은 것으로 할 필요가 있다.
여기서, 본원 발명의 액정표시장치를 구비한 프로젝터 장치의 구성에 대해서, 도10을 참조하면서 설명한다.
도10에 도시된 프로젝터 장치는, 본원 발명을 적용한 액정표시장치로서의 RGB에 각각 대응하는 액정 패널(601∼603)을 구비한, 소위 3 판식 액정 프로젝터 장치이다. UHP 램프(고압 수은 램프) 등의 램프(614)로부터 얻어지는 광을, 다이크로익 미러(605)에 의해 RGB로 분리한 다음에, 액정 패널(601∼603)로 입사시키고, 크로스 프리즘(606)에 의해 다시 RGB를 합성하여, 투사 렌즈(607)를 통해 스크린에 투사하도록 되어 있다. 요컨대, 액정 패널(601∼603)은, RGB 어느 것의 단색광을 투과하는 셔터의 역할을 가지며, 광투과율을 제어함으로써 중간조를 포함한 계조표시를 가능하게 한다. 그리고, RGB 각각에서 얻어지는 계조를 합성함으로써, 풀 칼라 표시를 행할 수 있다.
그런데, 도10에 도시된 프로젝터 장치의 구성도에서도 분명하듯이, 직시형 표시장치에 비해 구성 부재가 많이 복잡하기 때문에, 각종 렌즈 등의 광학계 부재도 포함하여, 보다 한층 소형화가 요구되는 것은 불가피하므로, 소형 고정세의 액정표시장치를 개발하는 것은 성능·가격 양면에서 우위로 될 수 있다. 소형 고정세의 액정표시장치에서 과제로 되는 고속 동작과 레이아웃 스페이스의 축소는, 본원 발명에 의해, 충분한 유연성을 남긴 채로 실현할 수 있어, 더욱 고품위인 표시 성능을 얻는 것이 가능하다.
따라서, 본원 발명은, 이와 같은 고정세이고 고표시 품위가 요구되는 것과 같은 액정표시장치에 적절하게 사용된다. 이에 의해, 고정세이고 표시 품위가 높은 프로젝터 장치를 실현할 수 있다.
이상과 같이, 본 발명의 표시장치는, 매트릭스 형태로 배치된 복수의 화소 표시부와, 영상 신호를 공급하는 복수의 비디오 라인과, 복수의 상기 화소 표시부와 접속되어 있어, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과, 복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하여, 상기 신호선으로 공급하는 복수의 샘플링 수단과, 상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성되고, 또한 상기 각 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하도록 상기 각 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있는 구성이다.
그러므로, 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하기 위해, 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있기 때문에, 접속 배선에는, 미리 지연된 영상 신호가 입력되게 된다. 즉, 각 비디오 라인으로부터 접속 배선을 거쳐 샘플링 수단에 이르는 영상 신호의 전달 경로에 있어서의 저항차를, 비디오 라인에 흐르는 영상 신호를 지연시킴으로써 보상하도록 되어 있다.
이에 의해, 접속 배선 사이에 생겨 있는 저항차, 주로 배선 길이의 차이에 의한 저항차에 따라 지연된 영상 신호가 각 접속 배선에 입력되도록, 상기 지연 수단에 의해 비디오 라인에 흐르는 영상 신호를 지연시키면, 샘플링 수단에 대하여 각 접속 배선으로부터의 영상 신호를 거의 동시에 입력시킬 수 있다.
따라서, 비디오 라인으로부터 샘플링 수단까지의 영상 신호의 전달 경로에 있어서의 지연이 보상되기 때문에, 영상 신호가 샘플링 수단에 입력될 때의 지연차에 의한 라인 모양의 표시 불균일을 제거할 수 있어, 표시 품위의 향상을 도모할 수 있다.
또한, 접속 배선의 배선 폭이나 배선 길이를 변경하지 않고, 비디오 라인측에서 영상 신호의 지연량을 조정하여, 접속 배선측에 생겨 있는 영상 신호의 지연차, 즉 배선 길이때문에 생기는 저항차를 보상하도록 되어 있기 때문에, 접속 배선 및 샘플링 수단의 레이아웃에 자유도를 가지게 할 수 있다.
이와 같이, 접속 배선이나 샘플링 수단에 대하여 무리한 레이아웃을 강요하지 않기 때문에, 특히 고속 샘플링이 필요한 표시장치, 예컨대 화소 표시에 있어서의 레이아웃 피치가 20μm 이하인 고정세화를 도모한 표시장치에 있어서, 최적의 레이아웃으로 화소 표시부를 설계하는 것이 가능하기 때문에, 고속 샘플링을 실현하면서, 라인 모양의 휘도 불균일을 배제하여, 양호한 표시 품위를 확보할 수 있다고 하는 효과를 나타낸다.
비디오 라인에 있어서의 영상 신호의 지연량을 조정하는 구체적인 방법으로서는, 비디오 라인에 입력되기 전에 각 비디오 라인에 흐르는 영상 신호를 지연 회로를 통과시키는 것 등이 고려될 수 있지만, 지연량의 조정의 용이함, 설계의 용이함 등을 고려한 경우, 이하에 나타낸 바와 같이, 비디오 라인의 저항치를 조정함으로써, 상기 비디오 라인에 흐르는 영상 신호의 지연량을 조정하는 것도 고려된다.
즉, 상기 지연 수단은, 각 비디오 라인의 최초의 접속 배선과의 접속점까지의 저항치를 조정하여, 각 비디오 라인에 흐르는 영상 신호를 지연시키도록 하여도 좋다.
여기서, 비디오 라인의 저항치를 조정하는 구체적인 수단으로서, 이하로 나타낸 바와 같은 수단이 있다.
예컨대, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
또는,
의 관계식을 만족하도록 설정되면 좋다.
상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링(다점 동시 샘플링)하는 경우에는, 예컨대 n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
또는,
의 관계식을 만족하도록 설정되면 좋다.
이 경우, 접속 배선의 배선 저항이 높은 것에 대하여, 비디오 라인의 배선 저항을 낮게 하도록 하고 있기 때문에, 배선 저항이 높은 접속 배선을 흐르는 영상 신호와, 배선 저항이 낮은 접속 배선을 흐르는 영상 신호의 지연차를 줄일 수 있다.
이에 의해, 접속 배선의 배선 폭이나 배선 길이 등을 변경하지 않고, 샘플링 수단에 입력되는 영상 신호의 지연차에 기인하는 라인 모양의 휘도 불균일을 감소시키는 것이 가능하다고 하는 효과를 나타낸다.
또한, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
의 관계식을 만족하도록 설정되게 하여도 좋다.
또한, 상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링(다점 동시 샘플링)하는 경우, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 했을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
의 관계식을 만족하도록 설정되게 하여도 좋다.
이 경우, 단지 접속 배선의 배선 저항이 높은 것에 대하여, 비디오 라인의 배선 저항을 낮게 하도록 하고 있는 것이 아니라, 비디오 라인으로부터 접속 배선을 거쳐 샘플링 수단에 이르는 경로에 있어서의 배선 저항을, 각 경로에서 동일하게 하고 있기 때문에, 각 경로를 흐르는 영상 신호에 지연차는 생기지 않는다.
따라서, 영상 신호는, 각 접속 배선에서 동일한 타이밍으로 샘플링 수단에 입력되게 되어, 영상 신호의 지연차에 기인하는 라인 모양의 휘도 불균일을 확실히 제거할 수 있어, 그 결과 표시 품위의 향상을 도모할 수 있다.
또한, 화소 표시부에 있어서의 레이아웃 피치가 20μm 이하인 고정세화된 표시장치에 있어서도, 상기 관계식을 만족하도록 하면, 접속 배선 사이에서의 영상 신호에 지연차가 생기지 않기 때문에, 라인 모양의 휘도 불균일이 없는 고정세이고 고품위인 표시를 행할 수 있다고 하는 효과를 나타낸다.
또한, 상기 지연 수단은, 비디오 라인으로부터 접속 배선을 통하여 샘플링 수단에 이르는 경로에 관한 기생 용량과 저항치로부터 구해지는 시정수를 조정하여, 각 비디오 라인에 흐르는 영상 신호를 지연시키도록 하여도 좋다.
이 경우, 각 비디오 라인에 흐르는 영상 신호를 지연시키기 위해서, 비디오 라인으로부터 접속 배선을 통하여 샘플링 수단에 이르는 배선 경로에 있어서, 기생 용량과 저항치로부터 구한 시정수를 조정하도록 되어 있기 때문에, 배선 경로의 기생 용량·저항을 포함한 분포 정수 회로로서 거의 등가인 경로를 실현할 수 있다.
따라서, 보다 확실하게 접속 배선을 흐르는 영상 신호의 지연차를 제거하여, 표시 품위의 향상을 도모할 수 있다고 하는 효과를 나타낸다.
이 경우에 있어서도, 상술한 배선 경로의 저항을 고려한 경우와 마찬가지로, 예컨대 n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
또는,
의 관계식을 만족하도록 설정되게 하면 좋다.
또한, 상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링(다점 동시 샘플링)하는 경우, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
또는,
의 관계식을 만족하도록 설정되게 하면 좋다.
이 경우, 접속 배선의 시정수(배선 저항과 기생 용량의 곱)가 높은 것에 대하여, 비디오 라인의 시정수(배선 저항과 기생 용량의 곱)를 낮게 하도록 하고 있기 때문에, 시정수가 높은 접속 배선을 흐르는 영상 신호와, 시정수가 낮은 접속 배선을 흐르는 영상 신호에 생겨 있는 지연차를 확실히 감소시킬 수 있다.
이에 의해, 접속 배선의 배선 폭이나 배선 길이 등을 변경하지 않고, 샘플링 수단에 입력되는 영상 신호의 지연차에 기인하는 라인 모양의 휘도 불균일을 감소시키는 것이 가능하다고 하는 효과를 나타낸다.
또한, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 RCn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
의 관계식을 만족하도록 설정되게 하면 좋다.
상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링(다점 동시 샘플링)하는 경우, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때, 상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
의 관계식을 만족하도록 설정되게 하면 좋다.
이 경우, 단지 시정수가 높은 것에 대하여, 비디오 라인의 시정수를 낮게 하도록 하고 있는 것이 아니라, 비디오 라인으로부터 접속 배선을 거쳐 샘플링 수단에 이르는 경로에 있어서의 시정수를, 각 경로에서 동일하게 하고 있기 때문에, 각 경로를 흐르는 영상 신호에 지연차는 생기지 않는다. 또한, 배선 경로의 기생 용량·저항을 포함한 분포 정수 회로로서 거의 등가인 경로를 실현할 수 있다.
따라서, 보다 확실하게 접속 배선을 흐르는 영상 신호의 지연차를 제거하여, 표시 품위의 향상을 도모할 수 있다.
또한, 화소 표시부에 있어서의 레이아웃 피치가 20μm 이하인 고정세화된 표시장치에 있어서도, 상기 관계식을 만족하도록 하면, 접속 배선 사이에서의 영상 신호에 지연차를 확실히 생기지 않도록 할 수 있기 때문에, 라인 모양의 휘도 불균일이 없는 고정세이고 고품위인 표시를 행할 수 있다고 하는 효과를 나타낸다.
상기 비디오 라인의 저항치는, 상기 비디오 라인의 배선 폭 또는 배선 길이에 의해 조정되어 있으면 좋다.
이 경우, 간단한 구성으로 비디오 라인의 배선 저항을 조정할 수 있다고 하는 효과를 나타낸다.
또한, 상기 비디오 라인의 저항치는, 비디오 라인과는 상이한 소재로 이루어지는 저항 소자를 상기 비디오 라인에 전기적으로 접속함으로써 조정 되어 있으면 좋다.
이 경우, 비디오 라인과는 별도로 저항 소자를 제공하도록 되어 있기 때문에, 비디오 라인의 배선 폭이나 배선 길이에 따른 예컨대 레이아웃상의 제약이 있는 경우에 있어서도, 비디오 라인에 흐르는 영상 신호의 지연량을 조정할 수 있다고 하는 효과를 나타낸다.
본 발명의 표시장치의 구동방법은, 이상과 같이, 복수의 화소 표시부와, 영상 신호를 공급하는 복수의 비디오 라인과, 복수의 상기 화소 표시부와 접속되어 있어, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과, 복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하여, 상기 신호선으로 공급하는 복수의 샘플링 수단과, 상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성된 표시장치의 구동방법에 있어서, 상기 각 접속 배선 사이에서 생기는 영상 신호의 지연차를 보상하도록 지연된 영상 신호를, 각 비디오 라인으로부터 상기 각 접속 배선에 입력하는 구성이다.
그러므로, 비디오 라인에 흐르는 영상 신호를 지연시키기 위한 지연 수단을 표시 장치의 구동회로내에 제공할 필요가 없어진다. 즉, 상기 지연 수단은, 표시장치의 구동회로내에 제공하여도 좋고, 외부에 제공하여도 좋게 된다.
따라서, 보다 간단한 구성으로, 접속 배선 사이의 영상 신호의 지연차를 보상하여, 표시 품위의 향상을 도모할 수 있는 표시장치를 실현할 수 있다고 하는 효과를 나타낸다.
본 발명의 프로젝터 장치는, 이상과 같이, 표시장치를 갖고, 상기 표시장치의 표시 화면을 확대 투영하는 프로젝터 장치에 있어서, 상기 표시장치로서, 상술한 본 발명의 표시장치를 사용한 구성이다.
그러므로, 고정세이고 표시 품위가 높은 프로젝터 장치를 실현할 수 있다고 하는 효과를 나타낸다.
발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시태양 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명백하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위내에서, 여러가지 변경하여 실시할 수 있는 것이다.
도1은, 본 발명의 일 실시예에 따른 액정표시장치의 개략 구성도이다.
도2는, 도1에 도시된 액정표시장치에 구비된 구동회로와 표시부의 구성을 개략적으로 도시한 개략도이다.
도3은, 도1에 도시된 액정표시장치에 구비된 신호선 구동회로의 일례를 도시하는 개략 구성도이다.
도4는, 도3에 도시된 신호선 구동회로에 있어서의 비디오 라인과 접속 배선의 관계를 도시하는 등가 회로이다.
도5는, 도1에 도시된 액정표시장치에 구비된 신호선 구동회로의 다른 예를 도시하는 개략 구성도이다.
도6은, 도5에 도시된 신호선 구동회로에 있어서의 비디오 라인과 접속 배선의 관계를 도시하는 등가 회로이다.
도7은, 종래의 액정표시장치의 개략을 도시하는 개략 구성도이다.
도8은, 도7에 도시된 액정표시장치에 구비된 구동회로와 표시부의 구성을 개략적으로 도시한 개략도이다.
도9는, 도7에 도시된 액정표시장치에 구비된 신호선 구동회로의 개략 구성도이다.
도10은, 3판식 액정 프로젝터 장치의 개략 구성도이다.

Claims (16)

  1. 매트릭스 형태로 배치된 복수의 화소 표시부와,
    영상 신호를 공급하는 복수의 비디오 라인과,
    복수의 상기 화소 표시부와 접속되어 있어, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과,
    복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하여, 상기 신호선으로 공급하는 복수의 샘플링 수단과,
    상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성되고,
    또한 상기 각 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하도록 상기 각 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있고,
    상기 지연 수단은, 각 비디오 라인의 최초의 접속 배선과의 접속점까지의 저항치를 조정하여, 각 비디오 라인에 흐르는 영상 신호를 지연시키는 것을 특징으로 하는 표시장치.
  2. 삭제
  3. 제1항에 있어서, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    또는,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서, 상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링하는 경우,
    n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    또는,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서, 상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링하는 경우,
    n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  7. 매트릭스 형태로 배치된 복수의 화소 표시부와,
    영상 신호를 공급하는 복수의 비디오 라인과,
    복수의 상기 화소 표시부와 접속되어 있어, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과,
    복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하여, 상기 신호선으로 공급하는 복수의 샘플링 수단과,
    상기 비디오 라인에 교차하는 방향으로 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성되고,
    또한 상기 각 접속 배선 사이에 있어서의 영상 신호의 지연차를 보상하도록 상기 각 비디오 라인에 흐르는 영상 신호를 지연시키는 지연 수단이 제공되어 있고,
    상기 지연 수단은, 비디오 라인으로부터 접속 배선을 통해 샘플링 수단에 이르는 경로에 관한 기생 용량과 저항치로부터 구해지는 시정수를 조정하여, 각 비디오 라인에 흐르는 영상 신호를 지연시키는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    또는,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  9. 제7항에 있어서, 상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링하는 경우,
    n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    또는,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  10. 제7항에 있어서, n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  11. 제7항에 있어서, 상기 샘플링 수단이, n(n>0)개의 비디오 라인에 흐르는 영상 신호를 동시에 샘플링하는 경우,
    n(n>0)번째의 비디오 라인에 접속된 접속 배선의 배선 저항을 Rcn, 기생 용량 Ccn, 상기 n번째의 비디오 라인의 기생 용량 Cvn, 샘플링 수단에 관한 부하 용량을 Csl이라고 하였을 때,
    상기 비디오 라인의 저항치를 나타내는 배선 저항(Rvn)이,
    의 관계식을 만족하도록 설정되어 있는 것을 특징으로 하는 표시장치.
  12. 제1항 또는 제3항 내지 제11항 중 어느 한 항에 있어서, 상기 비디오 라인의 저항치는, 상기 비디오 라인의 배선 폭 또는 배선 길이에 의해 조정되어 있는 것을 특징으로 하는 표시장치.
  13. 제1항 또는 제3항 내지 제11항 중 어느 한 항에 있어서, 상기 비디오 라인의 저항치는, 비디오 라인과는 상이한 소재로 이루어지는 저항 소자를 상기 비디오 라인에 전기적으로 접속함으로써 조정되어 있는 것을 특징으로 하는 표시장치.
  14. 복수의 화소 표시부와, 영상 신호를 공급하는 복수의 비디오 라인과, 복수의 화소 표시부와 접속되어 있고, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과, 복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하고, 상기 신호선에 공급하는 복수의 샘플링 수단과, 상기 비디오 라인에 교차하는 방향에 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성된 표시장치의 구동방법에 있어서,
    상기 각 접속 배선간에 생기는 영상 신호의 지연차를 보상하도록, 각 비디오라인의 최초의 접속배선과의 접속점까지의 저항치를 조정하여, 지연된 영상 신호를, 각 비디오 라인으로부터 상기 각 접속 배선에 입력하는 것을 특징으로 하는 표시장치의 구동방법.
  15. 표시장치를 가지며, 상기 표시장치의 표시 화면을 확대 투영하는 프로젝터 장치에 있어서,
    상기 표시장치로서, 제1항 또는 제3항 내지 제11항 중 어느 한 항에 기재된 표시장치가 사용되고 있는 것을 특징으로 하는 프로젝터 장치.
  16. 복수의 화소 표시부와, 영상 신호를 공급하는 복수의 비디오 라인과, 복수의 화소 표시부와 접속되어 있고, 상기 화소 표시부에 영상 신호를 전달하는 복수의 신호선과, 복수의 상기 비디오 라인으로부터 공급된 영상 신호를 샘플링하고, 상기 신호선에 공급하는 복수의 샘플링 수단과, 상기 비디오 라인에 교차하는 방향에 배치되고, 상기 각 비디오 라인과 상기 샘플링 수단을 접속하는 접속 배선이 동일 기판상에 일체적으로 형성된 표시장치의 구동방법에 있어서,
    상기 각 접속 배선간에 생기는 영상 신호의 지연차를 보상하도록, 비디오 라인으로부터 접속배선을 통해 샘플링 수단에 이르는 경로에 걸리는 기생용량과 저항치로부터 구해지는 시정수를 조정하여, 지연된 영상 신호를, 각 비디오 라인으로부터 상기 각 접속 배선에 입력하는 것을 특징으로 하는 표시장치의 구동방법.
KR10-2003-0018847A 2002-03-26 2003-03-26 표시장치, 구동방법 및 프로젝터 장치 KR100491735B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00087058 2002-03-26
JP2002087058 2002-03-26
JP2002367310A JP4202110B2 (ja) 2002-03-26 2002-12-18 表示装置及び駆動方法並びにプロジェクタ装置
JPJP-P-2002-00367310 2002-12-18

Publications (2)

Publication Number Publication Date
KR20030077466A KR20030077466A (ko) 2003-10-01
KR100491735B1 true KR100491735B1 (ko) 2005-05-27

Family

ID=28456273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0018847A KR100491735B1 (ko) 2002-03-26 2003-03-26 표시장치, 구동방법 및 프로젝터 장치

Country Status (4)

Country Link
US (1) US7319462B2 (ko)
JP (1) JP4202110B2 (ko)
KR (1) KR100491735B1 (ko)
TW (1) TWI227457B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4424946B2 (ja) * 2003-09-03 2010-03-03 三菱電機株式会社 表示装置
TWI350504B (en) * 2006-10-20 2011-10-11 Au Optronics Corp Integrated circuit connection structure and method for data transmission
TWI375198B (en) * 2007-05-17 2012-10-21 Tpo Displays Corp A system for displaying images
US8305315B2 (en) 2007-10-18 2012-11-06 Sharp Kabushiki Kaisha Monolithic driver-type display device
JP5678644B2 (ja) * 2010-12-21 2015-03-04 セイコーエプソン株式会社 電気光学装置および電子機器
KR101527320B1 (ko) * 2014-02-26 2015-06-09 하이디스 테크놀로지 주식회사 매트릭스 스위칭 타입 터치패널

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335380A (en) * 1980-06-16 1982-06-15 Wright David Y Multi-beam raster scan display monitor
US5287025A (en) * 1991-04-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Timing control circuit
EP0554051A1 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Image display device with single crystal silicon layer and methods of producing and driving the same
JP3133216B2 (ja) * 1993-07-30 2001-02-05 キヤノン株式会社 液晶表示装置及びその駆動方法
JP3050738B2 (ja) 1993-12-17 2000-06-12 シャープ株式会社 表示装置の駆動回路
EP0673161B8 (en) * 1994-03-15 2002-05-29 Canon Kabushiki Kaisha Video information display system and display apparatus applicable to the same
JPH07319428A (ja) 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
EP1708169A1 (en) * 1995-02-01 2006-10-04 Seiko Epson Corporation Driving circuit and active matrix substrate and liquid crystal display device including it
JPH08262994A (ja) 1995-03-20 1996-10-11 Fujitsu General Ltd 表示パネル
JP3187736B2 (ja) 1997-02-07 2001-07-11 セイコーエプソン株式会社 アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP2000200072A (ja) * 1998-11-04 2000-07-18 Matsushita Electric Ind Co Ltd 動作回路及びその動作回路を用いた液晶表示パネルの内蔵駆動回路
US6618043B2 (en) * 1999-02-16 2003-09-09 Sharp Kabushiki Kaisha Image display device and image display method
JP3482910B2 (ja) * 1999-05-28 2004-01-06 日本電気株式会社 走査回路
JP4161484B2 (ja) * 1999-10-15 2008-10-08 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置および電子機器
JP4099913B2 (ja) * 1999-12-09 2008-06-11 セイコーエプソン株式会社 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP3535067B2 (ja) * 2000-03-16 2004-06-07 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
TW200403618A (en) 2004-03-01
JP2004004508A (ja) 2004-01-08
US20030184534A1 (en) 2003-10-02
KR20030077466A (ko) 2003-10-01
TWI227457B (en) 2005-02-01
US7319462B2 (en) 2008-01-15
JP4202110B2 (ja) 2008-12-24

Similar Documents

Publication Publication Date Title
TWI473065B (zh) The drive circuit of the flashing display panel can be eliminated
US7903072B2 (en) Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size
US7034797B2 (en) Drive circuit, electro-optical device and driving method thereof
US7411596B2 (en) Driving circuit for color image display and display device provided with the same
KR100430100B1 (ko) 액정표시장치의 구동방법
US20050259092A1 (en) Image-correction-amount detecting device, circuit for driving electro-optical device, electro-optical device, and electronic apparatus
KR20110085419A (ko) 액정표시장치 및 이의 구동 방법
JP2006139248A (ja) 液晶表示装置及びその駆動方法
JP3687344B2 (ja) 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
KR100628937B1 (ko) 능동 매트릭스 액정 디스플레이 장치
US10437124B2 (en) Electro-optical device, electronic apparatus, and mounting structure
KR100491735B1 (ko) 표시장치, 구동방법 및 프로젝터 장치
US20040008173A1 (en) Signal line drive circuit and display device using the same
US20110063260A1 (en) Driving circuit for liquid crystal display
KR20080040448A (ko) 액정표시장치와 그 게이트구동회로
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
JP6078946B2 (ja) 電気光学装置および電子機器
US6844866B2 (en) Method for driving liquid crystal display, driving circuit for liquid crystal display, and image display device using same
US11348548B2 (en) Display device
KR100670040B1 (ko) 박막트랜지스터액정표시장치
JPH11133922A (ja) 液晶表示装置
JP2007279590A (ja) 電気光学装置および電子機器
KR20050077573A (ko) 액정 표시 장치
JP3598740B2 (ja) 液晶表示装置の駆動回路、液晶表示装置および電子機器
KR20030004872A (ko) 액정표시패널과 그 구동방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee