KR20080040448A - 액정표시장치와 그 게이트구동회로 - Google Patents

액정표시장치와 그 게이트구동회로 Download PDF

Info

Publication number
KR20080040448A
KR20080040448A KR1020060108437A KR20060108437A KR20080040448A KR 20080040448 A KR20080040448 A KR 20080040448A KR 1020060108437 A KR1020060108437 A KR 1020060108437A KR 20060108437 A KR20060108437 A KR 20060108437A KR 20080040448 A KR20080040448 A KR 20080040448A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
channel
liquid crystal
dummy
Prior art date
Application number
KR1020060108437A
Other languages
English (en)
Other versions
KR101205769B1 (ko
Inventor
한순구
김점재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060108437A priority Critical patent/KR101205769B1/ko
Publication of KR20080040448A publication Critical patent/KR20080040448A/ko
Application granted granted Critical
Publication of KR101205769B1 publication Critical patent/KR101205769B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Abstract

본 발명은 게이트구동회로의 리페어 회로에 의한 화질 이상 현상을 개선하기 위해, 스캔신호를 출력하며 채널 너비 대 길이의 비가 W/L 인 스캔신호출력용 박막트랜지스터를 구비한 복수개의 구동 쉬프트레지스터와; 상기 복수개의 구동 쉬프트레지스터 중 선택된 쉬프트레지스터를 대체하여 스캔신호를 출력하며 채널 너비 대 길이의 비가 nW/L인 스캔신호출력용 박막트랜지스터를 구비한 더미 쉬프트레지스터를 포함하는 액정표시장치의 게이트구동회로를 제공하며, 불량의 게이트 채널부를 대체하는 더미 게이트 채널부를 이용하되 상기 더미 게이트 채널부로부터 신호 감쇄가 없는 정상적인 스캔신호를 출력하도록 함으로써 표시패널에서의 자연스런 화면 표시가 가능한 정점이 있다.

Description

액정표시장치와 그 게이트구동회로{Liquid crystal display device and gate driving circuit thereof}
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도
도 2는 도 1에 도시된 액정패널의 구성을 상세 도시한 도면
도 3은 종래의 게이트드라이버 회로의 구성을 도시한 블록도
도 4는 도 3의 게이트드라이버의 회로를 예시한 로직 개념도
도 5는 종래의 게이트드라이버의 전체 내부 구성을 도시한 구성블록도
도 6은 종래의 게이트드라이버에서 더미 GD채널부를 이용한 내부 구성을 도시한 구성블록도
도 7은 본 발명에 따른 액정표시장치의 게이트구동회로의 구성을 개략적으로 도시한 구성블록도
도 8은 본 발명에 따른 게이트구동회로 중 구동 GD채널부의 구성을 도시한 블록도
도 9는 도 8의 구동 GD채널부의 회로를 예시한 로직 개념도
도 10은 본 발명에 따른 게이트구동회로 중 더미 GD채널부의 회로를 도시한 로직 개념도
<도면의 주요부분에 대한 간단한 설명>
50,70 : 쉬프트레지스터 60,80 : 출력버퍼
Tup, Tdown : 풀업, 풀다운 트랜지스터
GD1~GDn : 제1~제nGD채널부 D-GD : 더미 GD채널부
본 발명은 구동회로와 이를 구비한 표시장치에 관한 것으로서, 특히 게이트구동회로의 리페어 회로에 의한 화질 이상 현상을 개선한 게이트구동회로와 그 액정표시장치에 관한 것이다.
디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도로서, 크게 액정패널(2)과 LCM구동회로부(26)로 구분된다.
각 구성을 보면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 LCM구동회로부(26)로 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수 평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.
액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.
타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 데이터 드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스(10)를 통해 입력되는 데이터들을 데이터 드라이버(18)로 전송한다.
기준전압생성부(16)는 데이터드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.
데이터드라이버(18)는 타이밍컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.
게이트드라이버(20)는 타이밍컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행하는데, 액정패널(2)의 상단부 게이트라인에서 하단부 게이트라인까지 순차적으로 스캔신호를 출력하여 액정패널(2) 상의 게이트라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블 시킴으로써 액정패널(2) 상의 박막 트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.
전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.
상기와 같은 구성을 가지는 액정표시장치는 최근 들어 액정패널(2) 상에 구동회로를 일체화시켜 구성하고 있는데, 특히 게이트드라이버(20) 회로의 일부 또는 전체를 패널에 구성하는 기술(GIP : Gate in Panel)을 통해 장치의 소형화 및 제조비용의 절감 효과를 실현하고 있다.
도 3에 도시된 회로는 종래의 게이트드라이버(20)의 일부 구성을 도시한 블록도로서, 도시된 쉬프트레지스터(30)와 출력버퍼(32)를 하나의 채널(CH)로 구성하는 복수개의 채널(CH)이 게이트드라이버(20) 내에 구비된다.
도 4는 도 3의 게이트드라이버(20)를 예시한 로직 개념도로서, 쉬프트레지스터(30)의 플립플롭(F/F)과 출력버퍼(32)인 풀업 및 풀다운 트랜지스터(T1 및 T2)를 도시하고 있다. 상기 쉬프트레지스터(30)는 입력되는 클럭신호(CLKs) 전압을 샘플링하며, 상기 출력버퍼(32)는 상기 샘플링된 신호를 전류증폭하여 게이트라인으로 출력(V_out)하는데, 상기 출력(V_out)은 다음단 쉬프트레지스터의 개시신호(START)로도 입력된다.
도 5는 상기와 설명과 같은 구성의 채널(CH)을 다수개 구비한 게이트드라이버의 전체 내부 구성을 간략하게 블록 도시한 도면으로서, n 개의 게이트라인 각각으로 스캔신호(Vout_1~Vout_n)를 출력하는 n 개의 GD채널부(GD1~GDn)와 더미GD채널부(GD-D)로 구성된다.
이때 상기 각 GD채널부는 상기 도 3에 도시한 바와 같이 쉬프트레지스터(30)와 출력버퍼(32)를 포함한 구성이며, 일 GD채널부의 출력은 다음단 GD채널부의 개시신호(START)로 입력된다.
상기 더미GD채널부(GD-D)는 통상 IC형태로 제작되는 게이트드라이버 내의 최외곽부에 하나 또는 두개 이상 구성되며, 상기 GD채널부(GD1~GDn) 중 하나의 GD채널부가 정상 동작되지 않을 때 상기 더미GD채널부(GD-D)가 이를 대체하여 스캔신호를 출력하게 된다.
즉, 도 6에서 보면, 예를 들어 제3GD채널부(GD3)가 불량으로 인해 정상적인 스캔신호가 출력되지 않을 경우, 상기 제3GD채널부(GD3)의 회로 연결을 끊고 상기 더미GD채널부(GD-D)와의 회로 연결을 수행하게 된다. 물론, 이러한 작업은 제조자에 의해 수작업으로 전환되어지는 것이다.
이에 상기 제3GD채널부(GD3)를 대체하는 더미GD채널부(GD-D)는 상기 제2GD채널부(GD2)로부터 출력되는 제2스캔신호(Vout_2)를 개시신호(START)로 입력받아 제3스캔신호(Vout_3)를 생성하여 출력한다. 물론, 상기 더미GD채널부(GD-D)로부터 출 력되는 제3스캔신호(Vout_3)는 제4GD채널부(GD4)의 개시신호(START)로 입력된다.
그런데, 상기와 같이 더미GD채널부(GD-D)를 이용하여 스캔신호 출력을 대신하게 되면 게이트드라이버의 최외곽에 구성되는 더미GD채널부(GD-D)의 설계 특성상 개시신호와 스캔신호가 전달되는 배선의 길이가 타 GD채널부에 비해 길어질 수밖에 없다.
보다 구체적으로는, 상기 제2GD채널부(GD2)의 제2스캔신호(Vout_2)가 상기 더미GD채널부(GD-D)로 전달되어 개시신호로 사용되기까지의 배선길이는 타 GD채널부간 개시신호가 전달되는 배선보다 길며, 또한 상기 더미GD채널부(GD-D)로부터 출력된 제3스캔신호(Vout_3)가 액정패널로 전달되는 스캔신호 출력배선 길이는 타 GD채널부의 스캔신호 출력배선의 길이에 비해 길다.
따라서 상기 더미GD채널부(GD-D)에서 출력된 스캔신호(Vout_3)는 정상적인 신호전압 레벨에 미치지 못하며, 결국 액정패널 상에서 휘도가 떨어진 영상을 표현함으로써 줄무늬 등으로 인식된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 비정상적인 GD채널부를 대체하는 더미GD채널부에 의해 출력되는 스캔신호의 전압레벨이 정상 레벨로 액정패널에 입력될 수 있도록 하여 고품위의 화질을 제공하도록 하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 스캔신호를 출력하며, 채널 너비 대 길이의 비가 W/L 인 스캔신호출력용 박막트랜지스터를 구비한 복수개의 구동 쉬프트레지스터와; 상기 복수개의 구동 쉬프트레지스터 중 선택된 쉬프트레지스터를 대체하여 스캔신호를 출력하며, 채널 너비 대 길이의 비가 nW/L(n은 1을 초과하는 양의 실수)인 스캔신호출력용 박막트랜지스터를 구비한 더미 쉬프트레지스터를 포함하는 액정표시장치의 게이트구동회로를 제공한다.
상기 더미 쉬프트레지스터는 상기 게이트구동회로의 단부에 배치되는 것을 특징으로 한다.
상기 더미 쉬프트레지스터의 스캔신호출력용 박막트랜지스터는 풀-업 박막트랜지스터인 것을 특징으로 한다.
상기 스캔신호출력용 박막트랜지스터는 비정질 실리콘을 이용하여 반도체층을 형성한 박막트랜지스터인 것을 특징으로 한다.
또한 본 발명은, 기판과; 상기 기판 상에 형성되는 복수개의 데이터라인과; 상기 기판 상에 형성되고 상기 복수개의 데이터라인과 교차되게 형성되는 복수개의 게이트라인과; 상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성된 스위칭 박막트랜지스터와; 상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성되고 상기 스위칭 박막트랜지스터와 연결된 액정화소와; 스캔신호를 출력하며, 채널 너비 대 길이의 비가 W/L 인 스캔신호출력용 박막트랜지스터를 구비한 복수개의 구동 쉬프트레지스터와; 상기 복수개의 구동 쉬 프트레지스터 중 선택된 쉬프트레지스터를 대체하여 스캔신호를 출력하며, 채널 너비 대 길이의 비가 nW/L(n은 1을 초과하는 양의 실수)인 스캔신호출력용 박막트랜지스터를 구비한 더미 쉬프트레지스터를 포함하는 액정표시장치를 제공한다.
상기 각 쉬프트레지스터는 상기 기판 상에 구성되는 것을 특징으로 한다.
아울러 상기 액정표시장치는, 상기 복수개의 데이터라인으로 데이터신호를 출력하는 소스드라이버와; 상기 소스드라이버의 데이터신호 출력 타이밍과 상기 각 쉬프트레지스터의 스캔신호 출력의 타이밍을 제어하는 타이밍컨트롤러를 더욱 포함한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세하게 설명한다.
도 7은 본 발명에 따른 액정표시장치의 게이트구동회로의 구성을 개략적으로 도시한 구성블록도로서, 본 발명에 따른 게이트구동회로는 다수의 구동 GD채널부(GD1~GDn)와 더미 GD채널부(D-GD)로 구성된다.
이때, 상기 도 7의 구성에서 종래기술의 도 5에서와 동일 구성일 경우 도 5에서와 동일한 도면부호를 사용한다.
상기 구동 GD채널부(GD1~GDn)는, 도 8을 참조하면, 쉬프트레지스터(50)와 출력버퍼(60)를 포함한 구성이며, 일 GD채널부의 출력(Vout)은 다음단 GD채널부의 개시신호(START)로 입력된다.
또한 상기 구동 GD채널부(GD1~GDn)는 도 9와 같이, 쉬프트레지스터(50)의 플립플롭(F/F)과 출력버퍼(60)인 풀업 및 풀다운 트랜지스터(Tup 및 Tdown)를 구비한다. 상기 풀업 및 풀다운 트랜지스터(Tup 및 Tdown)는 모두 비정질 실리콘(a:Si)으 로 제조된다.
상기 쉬프트레지스터(50)는 입력되는 클럭신호(CLKs) 전압을 샘플링하며, 상기 출력버퍼(60)는 상기 샘플링된 신호를 전류증폭하여 게이트라인으로 출력(Vout)하는데, 상기 출력(Vout)은 다음단 쉬프트레지스터의 개시신호(START)로도 입력된다. 이때 상기 각 구동 GD채널부(GD1~GDn)의 풀업 트랜지스터(T1)는 모두 동일한 채널비(W/L)를 가지며, 특히 채널 너비(W) 와 채널 길이(L)가 모두 동일하다.
상기 더미 GD채널부(GD-D)는 통상 IC형태로 제작되는 게이트구동회로 내의 최외곽부에 하나 이상 구성되며, 상기 구동 GD채널부(GD1~GDn) 중 하나의 구동 GD채널부가 정상 동작되지 않을 때 상기 더미 GD채널부(D-GD)가 이를 대체하여 스캔신호를 출력하게 된다.
도 10을 참조하면, 상기 더미 GD채널부(D-GD) 역시 상기 다수의 구동 GD채널부(GD1~GDn)와 마찬가지로 쉬프트레지스터(70)와 출력버퍼(80)로 구성된다.
그런데, 상기 더미 GD채널부(D-GD)의 출력버퍼(80)를 구성하는 비정질 실리콘 제조의 트랜지스터(Tup, Tdown) 중 풀업 트랜지스터(Tup)는 상기 구동 GD채널부(GD1~GDn)의 풀업 트랜지스터(T1)의 채널비(W/L)에 비해 더욱 큰 채널비(nW/L : n 은 1 초과의 양의 실수)를 가지도록 형성된다. 즉, 상기 더미 GD채널부(D-GD)의 풀업 트랜지스터(Tup)는 상기 구동 GD채널부(GD1~GDn)의 풀업 트랜지스터(T1)에 비해 크기가 더욱 크다고 할 수 있다.
이는 상기 더미 GD채널부(D-GD)의 출력버퍼(80)를 통해 출력되는 스캔신호의 출력전류(Ion)를 높여 출력하기 위한 것으로서, 통상 박막트랜지스터의 크기 또는 구동능력을 설명하는 채널비(W/L : W는 채널 너비, L은 채널 길이)는 아래 수식(1)과 같은 관계를 가진다.
수식(1) Isd ∝ W/L
여기서, Isd는 박막트랜지스터의 채널을 통한 소스 및 드레인간 소통 전류량을 나타내는데, 이는 박막트랜지스터의 채널 너비(W)에 비례하고 채널 길이(L)에 반비례한다.
따라서 본 발명에 따른 액정표시장치의 게이트구동회로에 구성된 더미 GD채널부(D-GD)의 풀업 트랜지스터(Tup)에서의 스캔신호 출력전류(Ion) 역시 아래 수식(2)과 같이 나타낼 수 있다.
수식(2) Ion ∝ nW/L (n 은 1 초과의 양의 실수)
상기 수식(2)와 같이 본 발명에 따른 구성인 더미 GD채널부(D-GD)는 상기 구동 GD채널부(GD1~GDn)에 비해 풀업 트랜지스터의 채널비(W/L)를 더욱 증대시킴으로써 전류 출력을 더욱 높이고 있으며, 이는 상기 더미 GD채널부(D-GD)의 게이트구동회로 내 구성 위치에 기인하는 설계이다.
즉, 상기 더미 GD채널부(D-GD)가 IC형태의 게이트구동회로 내에서 최외곽에 구성되어 불량의 구동 GD채널부를 대체하기 때문에 배선의 저항에 의해 감쇄되는 신호분을 감안하여 전류 출력을 증대 출력함으로써 액정패널로 유입되는 스캔신호를 정상 동작중인 구동 GD채널부(GD1~GDn)에서의 스캔신호 전압레벨과 실질적으로 동일하게 맞추어 줌으로써 정상적인 영상 화질을 제공할 수 있다.
상기와 같이 설명한 본 발명에 따른 액정표시장치와 그 게이트구동회로는, 불량의 게이트 채널부를 대체하는 더미 게이트 채널부를 이용하되 상기 더미 게이트 채널부로부터 신호 감쇄가 없는 정상적인 스캔신호를 출력하도록 함으로써 표시패널에서의 자연스런 화면 표시가 가능한 정점이 있다.

Claims (7)

  1. 스캔신호를 출력하며, 채널 너비 대 길이의 비가 W/L 인 스캔신호출력용 박막트랜지스터를 구비한 복수개의 구동 쉬프트레지스터와;
    상기 복수개의 구동 쉬프트레지스터 중 선택된 쉬프트레지스터를 대체하여 스캔신호를 출력하며, 채널 너비 대 길이의 비가 nW/L(n은 1을 초과하는 양의 실수)인 스캔신호출력용 박막트랜지스터를 구비한 더미 쉬프트레지스터
    를 포함하는 액정표시장치의 게이트구동회로
  2. 청구항 제 1 항에 있어서,
    상기 더미 쉬프트레지스터는 상기 게이트구동회로의 단부에 배치되는 것을 특징으로 하는 액정표시장치의 게이트구동회로
  3. 청구항 제 1 항에 있어서,
    상기 더미 쉬프트레지스터의 스캔신호출력용 박막트랜지스터는 풀-업 박막트랜지스터인 것을 특징으로 하는 액정표시장치의 게이트구동회로
  4. 청구항 제 1 항에 있어서,
    상기 스캔신호출력용 박막트랜지스터는 비정질 실리콘을 이용하여 반도체층을 형성한 박막트랜지스터인 것을 특징으로 하는 액정표시장치의 게이트구동회로
  5. 기판과;
    상기 기판 상에 형성되는 복수개의 데이터라인과;
    상기 기판 상에 형성되고 상기 복수개의 데이터라인과 교차되게 형성되는 복수개의 게이트라인과;
    상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성된 스위칭 박막트랜지스터와;
    상기 복수개의 데이터라인과 복수개의 게이트라인이 교차되는 영역마다 구성되고 상기 스위칭 박막트랜지스터와 연결된 액정화소와;
    스캔신호를 출력하며, 채널 너비 대 길이의 비가 W/L 인 스캔신호출력용 박막트랜지스터를 구비한 복수개의 구동 쉬프트레지스터와;
    상기 복수개의 구동 쉬프트레지스터 중 선택된 쉬프트레지스터를 대체하여 스캔신호를 출력하며, 채널 너비 대 길이의 비가 nW/L(n은 1을 초과하는 양의 실수)인 스캔신호출력용 박막트랜지스터를 구비한 더미 쉬프트레지스터
    를 포함하는 액정표시장치
  6. 청구항 제 5 항에 있어서,
    상기 각 쉬프트레지스터는 상기 기판 상에 구성되는 것을 특징으로 하는 액정표시장치
  7. 청구항 제 5 항에 있어서,
    상기 복수개의 데이터라인으로 데이터신호를 출력하는 소스드라이버와;
    상기 소스드라이버의 데이터신호 출력 타이밍과 상기 각 쉬프트레지스터의 스캔신호 출력의 타이밍을 제어하는 타이밍컨트롤러
    를 더욱 포함하는 액정표시장치
KR1020060108437A 2006-11-03 2006-11-03 액정표시장치와 그 게이트구동회로 KR101205769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108437A KR101205769B1 (ko) 2006-11-03 2006-11-03 액정표시장치와 그 게이트구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108437A KR101205769B1 (ko) 2006-11-03 2006-11-03 액정표시장치와 그 게이트구동회로

Publications (2)

Publication Number Publication Date
KR20080040448A true KR20080040448A (ko) 2008-05-08
KR101205769B1 KR101205769B1 (ko) 2012-11-28

Family

ID=39648119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108437A KR101205769B1 (ko) 2006-11-03 2006-11-03 액정표시장치와 그 게이트구동회로

Country Status (1)

Country Link
KR (1) KR101205769B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005290A (ko) * 2014-07-04 2016-01-14 엘지디스플레이 주식회사 표시장치
US9437166B2 (en) 2011-08-08 2016-09-06 Samsung Display Co., Ltd. Bi-directional driving scan driver
WO2020047983A1 (zh) * 2018-09-07 2020-03-12 惠科股份有限公司 显示面板及驱动方法
KR20200051893A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
US11114000B2 (en) 2019-05-31 2021-09-07 Lg Display Co., Ltd. Gate driver and method of repairing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220159088A (ko) 2021-05-25 2022-12-02 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190921B2 (ja) 2002-04-10 2008-12-03 シャープ株式会社 駆動回路及びそれを備えた表示装置
JP2005017963A (ja) 2003-06-30 2005-01-20 Sanyo Electric Co Ltd 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437166B2 (en) 2011-08-08 2016-09-06 Samsung Display Co., Ltd. Bi-directional driving scan driver
KR20160005290A (ko) * 2014-07-04 2016-01-14 엘지디스플레이 주식회사 표시장치
WO2020047983A1 (zh) * 2018-09-07 2020-03-12 惠科股份有限公司 显示面板及驱动方法
US11222570B2 (en) 2018-09-07 2022-01-11 HKC Corporation Limited Display panel and driving method
KR20200051893A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
US11114000B2 (en) 2019-05-31 2021-09-07 Lg Display Co., Ltd. Gate driver and method of repairing the same

Also Published As

Publication number Publication date
KR101205769B1 (ko) 2012-11-28

Similar Documents

Publication Publication Date Title
KR101303736B1 (ko) 액정표시장치용 게이트드라이버
US7847759B2 (en) Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus
JP2000322020A (ja) 双方向シフトレジスタ、および、それを用いた画像表示装置
JP2004301946A (ja) 駆動装置およびそれを備えた表示モジュール
KR20070119346A (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
JP2001034237A (ja) 液晶表示装置
KR101205769B1 (ko) 액정표시장치와 그 게이트구동회로
KR100548840B1 (ko) 액정 표시 장치
JPH08137443A (ja) 画像表示装置
KR101244773B1 (ko) 표시장치
KR100774895B1 (ko) 액정 표시 장치
KR101329705B1 (ko) 액정패널과 액정표시장치 및 그 구동방법
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치
JP2000131670A (ja) 液晶表示装置
JPH09223948A (ja) シフトレジスタ回路および画像表示装置
KR20070041878A (ko) 액정표시장치
KR101140166B1 (ko) 구동 드라이버와 이를 포함하는 액정표시장치
CN101202113B (zh) 半导体电路、移位寄存器电路、显示装置以及电子设备
KR20090059217A (ko) 액정표시장치 구동방법
KR20100066120A (ko) 액정표시장치의 회전구동을 위한 게이트스타트펄스 인가방법
KR20060019791A (ko) 전원안정화회로 및 이를 이용한 액정표시장치
KR20110051398A (ko) 슬루 레이트를 제어하는 소스 드라이버
KR101598815B1 (ko) 액정표시장치용 구동회로 및 구동방법
KR101253047B1 (ko) 액정표시장치의 구동회로
KR101089098B1 (ko) 액정표시장치용 듀얼 풀다운 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7