KR101089098B1 - 액정표시장치용 듀얼 풀다운 출력회로 - Google Patents

액정표시장치용 듀얼 풀다운 출력회로 Download PDF

Info

Publication number
KR101089098B1
KR101089098B1 KR1020050026875A KR20050026875A KR101089098B1 KR 101089098 B1 KR101089098 B1 KR 101089098B1 KR 1020050026875 A KR1020050026875 A KR 1020050026875A KR 20050026875 A KR20050026875 A KR 20050026875A KR 101089098 B1 KR101089098 B1 KR 101089098B1
Authority
KR
South Korea
Prior art keywords
output
signal
circuit
clock signal
pull
Prior art date
Application number
KR1020050026875A
Other languages
English (en)
Other versions
KR20060104587A (ko
Inventor
박광순
김홍재
김태만
문태웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050026875A priority Critical patent/KR101089098B1/ko
Publication of KR20060104587A publication Critical patent/KR20060104587A/ko
Application granted granted Critical
Publication of KR101089098B1 publication Critical patent/KR101089098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 출력회로에 관한 것으로서, 특히 스위칭 소자의 안정성을 확보하여 구동 신뢰성을 더욱 높일 수 있도록 듀얼 풀다운 구조를 채택한 출력회로에 관한 것으로서, 최종 신호를 출력함에 있어 지속적인 하이 레벨의 바이어스가 인가되는 풀다운 트랜지스터에 대한 바이어스 스트레스를 경감시켜 주는 구조를 가진다. 이를 통해 바이어스 스트레스에 의한 소자의 특성변화(즉, 문턱전압 변동)를 억제하여 안정적인 구동과 더불어 소자의 수명 향상 효과를 제공한다.
풀-다운 트랜지스터, 바이어스 스트레스

Description

액정표시장치용 듀얼 풀다운 출력회로{Dual pull-down circuit for LCD}
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도
도 2는 도 1에 도시된 액정패널의 구성을 상세 도시한 도면
도 3은 종래의 게이트드라이버 회로의 구성을 도시한 블록도
도 4는 종래의 게이트드라이버 회로를 예시한 회로도
도 5는 도 4에 도시된 게이트드라이버 회로의 동작을 설명하기 위한 신호 타이밍도
도 6은 본 발명에 따른 액정표시장치용 듀얼 풀다운 출력회로의 구성을 도시한 회로도
도 7은 본 발명에 따른 액정표시장치용 듀얼 풀다운 출력회로의 동작을 설명하기 위한 신호타이밍도
<도면의 주요부분에 대한 간단한 설명>
110 : 구동회로 120 : 출력회로
CLK1, CLK2 : 제1,제2클럭신호 VQ,VQB : 제1,제2출력신호
V_out : 최종출력신호 T11~T14 : 제1~제4스위칭소자
본 발명은 회로에 관한 것으로서, 보다 상세하게는 스위칭 소자의 안정성을 확보하여 구동 신뢰성을 더욱 높일 수 있는 구조를 가지는 액정표시장치용 회로에 관한 것이다.
디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도로서, 크게 액정패널(2)과 LCM구동회로부(26)로 구분된다.
각 구성을 보면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 LCM구동회로부(26)로 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되 고 있다. 또한, 이러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.
액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.
타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 데이터 드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스(10)를 통해 입력되는 데이터들을 데이터 드라이버(18)로 전송한다.
기준전압생성부(16)는 데이터드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.
데이터드라이버(18)는 타이밍컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.
게이트드라이버(20)는 타이밍컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행하는데, 액정패널(2) 상의 게이 라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이 블 시킴으로써 액정패널(2) 상의 박막 트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.
전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.
상기와 같은 구성을 가지는 액정표시장치는 최근들어 액정패널(2) 상에 드라이버 회로를 일체화시켜 구성하고 있는데, 특히 게이트드라이버(20)의 패널 내 구성(GIP : Gate in Panel)을 통해 장치의 소형화 및 제조비용의 절감 효과를 실현하고 있다.
이처럼 드라이버 회로의 패널 구성에서는 그 회로의 동작 신뢰성 확보가 매우 중요한데 이는 일 소자의 불량으로 인해 전체 패널의 교체와 같은 문제가 발생할 수 있기 때문이다.
도 3에 도시된 회로는 종래의 게이트드라이버(20) 회로의 구성을 도시한 블록도로서, 도시된 쉬프트레지스터(30)와 출력버퍼(32)를 하나의 채널로 구성하는 복수개의 채널이 게이트드라이버(20) 내에 구비된다.
쉬프트레지스터(30)는 입력되는 클럭신호(CLKs) 전압을 샘플링하며, 출력버퍼(32)는 상기 샘플링된 신호를 전류증폭하여 게이트라인으로 출력(V_out)하는데, 상기 출력(V_out)은 다음단 채널 쉬프트레지스터의 개시신호(START)로도 입력된다.
도 4는 도 3의 게이트드라이버 회로를 예시한 회로도로서, 쉬프트레지스터(30)의 플립플롭(F/F)과 출력버퍼(32)인 풀업 및 풀다운 트랜지스터(T1, T2)를 도 시하고 있다. 도시된 회로의 각 트랜지스터(T1, T2)는 모두 N 타입 FET이며, 제1전원전압(Vdd)과 제2전원전압(Vss)은 노트북 컴퓨터의 경우를 예로 하여 약 +25V와 -5V이다.
상기 구성을 통해 구동되는 게이트드라이버 회로는 도 5의 신호 타이밍도와 같이, 최종 출력(V_out)이 발생하는 타이밍 구간의 대부분이 상기 QB 단의 출력(VQB) 발생 구간에서 발생하기 때문에 상기 풀다운 트랜지스터(T2)의 고압 구동에 따른 스트레스 누적으로 인한 소자 특성 변화가 우려된다. 즉, 제2전원전압(Vss)의 -5V와 QB 단의 하이레벨 전압(+25V)에 의해 게이트 단자와 소스단자 사이에서 약 30V의 전압차가 인가되는 풀다운 트랜지스터(T2)는 그 동작의 대부분이 QB 단의 하이 레벨 출력 발생 구간과 연동되어 발생하기 때문에 약 30V 이상의 고압의 지속적 인가로 인해 풀다운 트랜지스터(T2)의 문턱전압(Vth:Threshold Voltage) 변동과 같은 문제점이 야기되는 문제점이 발생한다. 이러한 문제점은 회로의 비정상적인 구동에 의한 플리커 등의 현상이 화면에 발생되는 원인이 되며, 이의 해소를 위해 채널의 용량이 큰 대용량 트랜지스터를 사용할 경우 트랜지스터가 차지하는 공간의 확대로 인한 회로설계 상의 제약 및 소자 비용이 증가되는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 액정표시장치의 게이트 구동회로 등에 사용되는 출력회로 소자의 바이어스에 의한 스트레스 누적에 의한 소자 특성변화 현상을 개선하여 소자의 수명을 연장하고 아울러 그 동작의 안정성을 확보할 수 있는 액정표시장치용 출력회로를 제공하는데 그 주된 목적이 있다.
또한 소면적 소자를 채택할 수 있는 회로 설계 방안을 제시하여 효율적인 설계 공간활용 및 제조비용의 절감을 수행할 수 있도록 하는데 또다른 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 복수개의 구동신호를 입력받아 동작되어 제1출력신호 및 상기 제1출력신호와 위상 반전되는 제2출력신호를 출력하는 구동회로에 있어서, 상기 제2출력신호에 턴온 여부가 결정되고 제1클럭신호를 입력받는 제1스위칭소자와; 상기 제2출력신호에 턴온 여부가 결정되고 제2클록신호를 입력받는 제2스위칭소자와; 상기 제1출력신호 또는 상기 제1스위칭소자의 출력에 턴온 여부가 결정되고 상기 제2클럭신호를 입력받는 제3스위칭소자와; 상기 제2스위칭소자의 출력에 턴온 여부가 결정되고 상기 제1클럭신호를 입력받으며 상기 제3스위칭소자와 연결되어 출력노드를 형성하는 제4스위칭소자를 포함하는 듀얼 풀다운 출력회로를 제시한다.
상기 출력회로의 각 스위칭소자는 박막트랜지스터인 것을 특징으로 한다.
상기 출력회로의 각 스위칭소자는 N-타입 트랜지스터인 것을 특징으로 한다.
상기 출력회로의 제1클럭신호 및 제2클럭신호는 각각 주기가 동일하며 서로 위상 반전된 전압신호인 것을 특징으로 한다.
상기 출력회로의 제1클럭신호 및 제2클럭신호는 각각 하이레벨과 로우레벨의 전압 극성이 서로 다른 신호인 것을 특징으로 한다.
상기 하나 이상의 구동신호는 인에이블신호, 구동클럭신호를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.
도 6은 본 발명에 따른 듀얼 풀다운 출력회로(100)의 회로 구성을 도시한 도면이다.
도시된 도면은 하나 이상의 구동신호를 입력받아 동작되어 제1출력신호(VQ) 및 상기 제1출력신호(VQ)와 위상 반전되는 제2출력신호(VQB)를 출력하는 구동회로(110)와, 상기 구동회로(110)의 출력신호(VQ, VQB)와 복수개의 클럭신호(CLK1, CLK2)에 응답하여 최종출력(V_out)을 발생시키는 출력회로(120)의 구성을 도시하고 있다.
이때의 상기 구동회로(110)는 쉬프트레지스터(shift register)일 수 있으며, 특히 플립플롭을 포함한 쉬프트레지스터의 일 스테이지(stage) 회로일 수 있다.
또한 상기 구동신호에는 회로의 출력발생 동작의 타이밍을 지시하는 신호, 예를 들어 인에이블신호 또는 개시신호와 회로의 동작 속도를 제어하기 위한 구동클럭신호 등을 포함하고 있으며, 쉬프트레지스터의 스테이지 회로일 경우 이전 스테이지 회로의 최종 출력신호와 다음 스테이지 회로의 최종 출력신호 중 하나 이상이 포함될 수 있다.
상기 출력회로(120)의 구조를 상세히 살펴 보면, 상기 구동회로(110)의 제2출력신호(VQB)에 턴온 여부가 결정되고 제1클럭신호(CLK1)를 입력받는 제1스위칭소자(T11), 상기 제2출력신호(VQB)에 턴온 여부가 결정되고 제2클럭신호(CLK2)를 입력받는 제2스위칭소자(T12), 상기 제1출력신호(VQ) 또는 상기 제1스위칭소자(T11)의 출력에 턴온 여부가 결정되고 상기 제2클럭신호(CLK2)를 입력받아 풀업(pull-up) 구동을 수행하는 제3스위칭소자(T13), 상기 제2스위칭소자(T12)의 출력에 턴온 여부가 결정되고 상기 제1클럭신호(CLK1)를 입력받으며 상기 제3스위칭소자(T13)와 연결되어 출력노드(N)를 형성하는 풀다운 트랜지스터인 제4스위칭소자(T14)로 구성된다.
상기 각 스위칭 소자(T11~T14)는 박막트랜지스터(TFT)이고, 바람직하게는 비정질 실리콘을 이용하여 반도체층이 형성된 N-타입의 박막트랜지스터이다.
또한 상기 출력회로(120)에 인가되는 각 클럭신호(CLK1, CLK2)는 주기가 같으면서 서로의 위상이 반전되어 입력되는 구형파 펄스 신호이며, 각각 하이레벨과 로우레벨의 전압극성은 서로 다른 것을 특징으로 하는데, 이러한 클럭신호의 극성 반전을 통해 상기 제4스위칭소자(T14)의 바이어스 스트레스 저감 구동을 수행하게 된다.
이하 전술한 구성의 본 발명에 따른 듀얼 풀다운 출력회로의 동작을 도 7의 신호타이밍도를 참조하여 설명한다.
입력되는 각 클럭신호는 서로 위상이 반대인 구형파이며, 진폭의 전압 레벨 은 하이레빌 및 로우레벨의 극성이 서로 다른 +25V ~ -10V이다.
상기 출력회로(120)로부터 최종 출력(V_out)을 발생시키기 위해, 먼저 하이 레벨(약 +25V)의 제2출력신호(VQB)가 출력되는 상태에서는 상기 제1스위칭소자(T11)와 제2스위칭소자(T12)는 온(on)상태이다. 이에 제2클럭신호(CLK2)가 상기 제4스위칭소자(T14)의 게이트 단자에 입력되어 풀다운 트랜지스터인 제4스위칭소자(T14)는 타이밍도에 도시된 바와 같이 상기 제2클럭신호(CLK2)에 동기되어 극성반전되는 게이트전압(V_gate)을 가지게 된다. 이는 전술한 도 4에서 종래의 풀다운 트랜지스터가 지속적으로 QB 단에서 출력되는 고압의 전압을 인가받던 구조와 크게 차별되는 동작이다.
이후 상기 제2출력신호(VQB)가 로우 레벨(약 -5V)로 전환되고 하이 레벨(약 +25V)의 제1출력신호(VQ)가 입력되면 풀업 트랜지스터인 제3스위칭소자(T13)가 온(on)상태로 전환되어 제2클럭신호(CLK2)를 상기 출력노드(N)를 통해 최종출력(V_out)으로 내보내게 된다. 이때 상기 제1스위칭소자(T11) 및 제2스위칭소자(T12)는 로우 레벨의 제2출력신호(VQB)에 의해 오프(off)된 상태이다.
이후 다시 제1출력신호(VQ)가 다시 로우 레벨로 전환되면 상기 제3스위칭소자(T13)는 오프(off)상태로 전환되고 출력노드(N)를 통한 최종 출력 발생은 중지된다.
이처럼 풀다운 트랜지스터인 제4스위칭소자(T14)는 주기적으로 극성 반전되 는 상기 제2클럭신호(CLK2)에 의해 출력노드(N)를 통한 최종출력(V_out)이 발생되지 않는 동안 지속적인 하이 레벨 전압(VQB)의 인가를 회피할 수 있어 문턱전압 변동과 같은 소자의 특성 변화가 저감되는 것이다.
상기와 같이 설명한 본 발명에 따른 듀얼 풀다운 출력회로는, 최종 출력신호를 생성함에 있어 지속적인 하이 레벨의 바이어스가 인가되는 풀다운 트랜지스터에 대한 바이어스 스트레스를 경감시켜 주는 구조를 가진다. 이는 바이어스 스트레스에 의한 소자의 특성변화(즉, 문턱전압 변동)를 억제하여 안정적인 구동과 더불어 소자의 수명 향상 효과를 가지는 회로 구성이다. 이처럼 본 발명에 따른 듀얼 풀다운 출력회로를 액정표시장치와 같은 디스플레이 장치의 구동회로부에 적용할 경우, 최상의 화질 표현은 물론 고가인 디스플레이 장치의 수명향상 및경쟁력 제고 등의 수반되는 효과는 더욱 크다 하겠다.

Claims (6)

  1. 복수개의 구동신호를 입력받아 동작되어 제1출력신호 및 상기 제1출력신호와 위상 반전되는 제2출력신호를 출력하는 회로에 있어서,
    상기 제2출력신호에 턴온 여부가 결정되고 제1클럭신호를 입력받는 제1스위칭소자와;
    상기 제2출력신호에 턴온 여부가 결정되고 제2클럭신호를 입력받는 제2스위칭소자와;
    상기 제1출력신호 또는 상기 제1스위칭소자의 출력에 턴온 여부가 결정되고 상기 제2클럭신호를 입력받는 제3스위칭소자와;
    상기 제2스위칭소자의 출력에 턴온 여부가 결정되고 상기 제1클럭신호를 입력받으며 상기 제3스위칭소자와 연결되어 출력노드를 형성하는 제4스위칭소자
    를 포함하는 액정표시장치용 듀얼 풀다운 출력회로
  2. 청구항 제 1 항에 있어서,
    상기 각 스위칭소자는 박막트랜지스터인 것을 특징으로 하는 액정표시장치용 듀얼 풀다운 출력회로
  3. 청구항 제 1 항에 있어서,
    상기 각 스위칭소자는 N-타입 트랜지스터인 것을 특징으로 하는 액정표시장치용 듀얼 풀다운 출력회로
  4. 청구항 제 1 항에 있어서,
    상기 제1클럭신호 및 제2클럭신호는 각각 주기가 동일하며 서로 위상 반전된 전압신호인 것을 특징으로 하는 액정표시장치용 듀얼 풀다운 출력회로
  5. 청구항 제 1 항에 있어서,
    상기 제1클럭신호 및 제2클럭신호는 각각 하이레벨과 로우레벨의 전압 극성이 서로 다른 신호인 것을 특징으로 하는 액정표시장치용 듀얼 풀다운 출력회로
  6. 청구항 제 1 항에 있어서,
    상기 복수개의 구동신호는 인에이블신호, 구동클럭신호를 포함하는 것을 특징으로 하는 액정표시장치용 듀얼 풀다운 출력회로
KR1020050026875A 2005-03-31 2005-03-31 액정표시장치용 듀얼 풀다운 출력회로 KR101089098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050026875A KR101089098B1 (ko) 2005-03-31 2005-03-31 액정표시장치용 듀얼 풀다운 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026875A KR101089098B1 (ko) 2005-03-31 2005-03-31 액정표시장치용 듀얼 풀다운 출력회로

Publications (2)

Publication Number Publication Date
KR20060104587A KR20060104587A (ko) 2006-10-09
KR101089098B1 true KR101089098B1 (ko) 2011-12-06

Family

ID=37634620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026875A KR101089098B1 (ko) 2005-03-31 2005-03-31 액정표시장치용 듀얼 풀다운 출력회로

Country Status (1)

Country Link
KR (1) KR101089098B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455014B1 (ko) 1996-12-09 2004-11-06 톰슨 양방향 시프트 레지스터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455014B1 (ko) 1996-12-09 2004-11-06 톰슨 양방향 시프트 레지스터

Also Published As

Publication number Publication date
KR20060104587A (ko) 2006-10-09

Similar Documents

Publication Publication Date Title
US6724363B1 (en) Two-way shift register and image display device using the same
KR101252572B1 (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
US7133017B2 (en) Shift register and display device using same
JP4154611B2 (ja) シフトレジスタ及び液晶表示装置
US20040174334A1 (en) Shift register and image display device
JP2008020675A (ja) 画像表示装置
KR101260838B1 (ko) 액정표시장치
JP2011085680A (ja) 液晶表示装置、走査線駆動回路および電子機器
US8054262B2 (en) Circuit for stabilizing common voltage of a liquid crystal display device
JP2006154088A (ja) アクティブマトリクス型液晶表示装置
JP4204204B2 (ja) アクティブマトリクス型表示装置
JPH08137443A (ja) 画像表示装置
KR101205769B1 (ko) 액정표시장치와 그 게이트구동회로
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
JP2002311911A (ja) アクティブマトリクス型表示装置
KR20090110750A (ko) 액정표시장치의 게이트 구동용 쉬프트 레지스터
JP2000075842A (ja) 液晶表示装置およびそのデータ線駆動回路
JPH09223948A (ja) シフトレジスタ回路および画像表示装置
KR101089098B1 (ko) 액정표시장치용 듀얼 풀다운 출력회로
JP5246726B2 (ja) シフトレジスタ回路および表示装置
KR101151286B1 (ko) 액정표시장치의 구동방법
KR20060019791A (ko) 전원안정화회로 및 이를 이용한 액정표시장치
JP4197852B2 (ja) アクティブマトリクス型表示装置
KR101054328B1 (ko) 액정표시장치용 레벨쉬프터 패키지
JP2004004876A (ja) 液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 9