KR100490451B1 - 웨이퍼 지지용의 개량형 래더 보트 - Google Patents

웨이퍼 지지용의 개량형 래더 보트 Download PDF

Info

Publication number
KR100490451B1
KR100490451B1 KR10-2002-7000926A KR20027000926A KR100490451B1 KR 100490451 B1 KR100490451 B1 KR 100490451B1 KR 20027000926 A KR20027000926 A KR 20027000926A KR 100490451 B1 KR100490451 B1 KR 100490451B1
Authority
KR
South Korea
Prior art keywords
wafer
divider
ladder boat
improved ladder
ramp portion
Prior art date
Application number
KR10-2002-7000926A
Other languages
English (en)
Other versions
KR20020022087A (ko
Inventor
베야르올리비에
마주르쟝삐에르
라핑패트릭
로디에프란시스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20020022087A publication Critical patent/KR20020022087A/ko
Application granted granted Critical
Publication of KR100490451B1 publication Critical patent/KR100490451B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

열처리 중에 반도체 웨이퍼를 지지하기 위한 본 발명의 개량형 래더 보트는 수직 방향으로 서로 대향하는 상단판 및 바닥판과, 이들 판에 고정되는 지지 로드를 포함한다. 상기 지지 로드에는 복수 개의 웨이퍼를 하나가 다른 하나 위에 있도록 평행한 배치 관계로 지지하는 디바이더가 제공된다. 이 디바이더는 램프부를 포함하는 특별한 형상으로 되어 있어, 상기 웨이퍼는 램프부의 예리한 코너부에 안착한다. 따라서, 웨이퍼 외주에서 웨이퍼 배면측과 디바이더 사이의 접촉 표면은 세그먼트형 또는 점 형태이다. 이러한 접촉은 웨이퍼 배면측과, 웨이퍼의 제조 과정 중에 후속하여 사용되는 포토리쏘그래피 도구의 정전 척의 웨이퍼 지지 영역 사이의 접촉 영역 외부에서 이루어지는 것이 바람직하다.

Description

웨이퍼 지지용의 개량형 래더 보트{IMPROVED LADDER BOAT FOR SUPPORTING WAFERS}
본 발명은 반도체 집적 회로(IC)의 제조와 관련된 것으로서, 구체적으로는 처리하기 위한 반도체 웨이퍼를 지지하는 개량형 래더 보트에 관한 것이다.
반도체 웨이퍼(이하, "웨이퍼"라고 부른다)의 처리에는 도펀트의 확산 산화물층의 적층 등을 위하여 수 많은 고온 열처리가 포함된다. 저압 화학 증착(LPCVD) 단계, 대기 산화(ATM) 단계 및 어닐 단계를 포함하는 이른바 "고온" 처리 중에 열처리를 수행하기 위하여, 지금까지 수직로(vertical furnace)가 광범위하게 사용되고 있다. 수직 열처리로에는 수평으로 배치되고 수직 방향으로 서로 이격되어 있는 웨이퍼들을 유지하는 래더 보트가 포함되어 있다. 웨이퍼들은 로봇의 트랜스퍼 포크(transfer fork)에 의해 상기 열처리로 내외로 자동적으로 적재되고 꺼내어진다.
도 1은 표준 LPCVD 노에서 현재 사용되고 있는 종래의 래더 보트(10)의 평면도 및 단면도(도 1a의 AA 선을 따라 취함)를 개략적으로 나타내는 도 1a 및 도 1b로 이루어져 있다. 도시되어 있는 것들이 반드시 실척으로 나타낸 것은 아니라는 점을 유의하여야 한다. 도 1을 참조하면, 당업자에게 공지되어 있는 바와 같이, 래더 보트(10)에는 수직으로 서로 대향하는 상단판(11A) 및 바닥판(11B)(도시하지 않았음), 이들 상단판과 바닥판 사이에 제공된 6개의 사각형 지지 로드(12)(그 갯수는 4개 내지 6개 사이에서 변할 수 있다)가 포함되어 있다. 지지 로드에는 실리콘 웨이퍼(14)를 수용하는 로지먼트(lodgment)를 규정하는 지표로서, 홈 또는 슬롯이 연삭기에 의해 등간격을 두고 형성되어 있다. 그 결과, 흔히 디바이더(13)라고 부르는 돌출부가 형성되고, 이들 돌출부는 실리콘 웨이퍼(14)를 그 외주면에서 지지한다. 도 1에서 명백한 바와 같이, 디바이더는 전체적으로 사각의 치형 형태이다(그러나, 반도체 업계에서는 둥글게 한 치형도 흔히 이용된다). 상단판(11A)과 지지 로드(12)는 통상적으로 각각 솔라 유리 및 수정 제품(solar glass and quarts ware)으로 제조된다. 웨이퍼(14)는 기술 용어로 "피치"라고 부르는 거리(도 1에서 P로 나타냄)를 두고 수직 방향으로 분리되어 있다. 통상적으로, 이러한 종래의 래더 보트의 용량은 VTR 7000+ 리액터(미국, 캘리포니아주, 산 호세에 소재하는 SVG-THERMCO)에 대하여 약 0.14 인치의 피치(P)를 두고 있는 160 개의 웨이퍼 또는 TEL ALPHA8 리액터(일본, 도쿄에 소재하는 Tokyo Electron Limited)에 대하여 약 0.2 인치의 피치를 두고 있는 170개의 웨이퍼이다.
이러한 형태의 래더 보트(10)에 있어서, 웨이퍼(14)와 이 웨이퍼를 지지하는 각 디바이더(13) 사이의 접촉 영역은 도 1에서 S로 나타낸 표면으로서 이 경우에 는 실질상 사각형이라는 것에 주목해야 한다. 통상적으로, 접촉 영역(S)의 크기는 약 6 mm2이다. 또한, 래더 보트(10)에는 6개의 지지 로드(12)가 제공되기 때문에, 6 ×S(즉, 36 mm2)인 전체 접촉 표면은 비교적 중요할 수 있다.
단결정 실리콘(반도체 웨이퍼의 기본 재료)의 융점은 1410℃이기 때문에, 1000℃ 이상에서 수행되는 표준 열처리 중에, 접촉 영역(S)에서 지지 로드(12)에 의해 지지되는 실리콘 웨이퍼(14)의 일부 부근에서 결정 결함이 생기는 경향이 있다. 이들 결함은 잘 알려진 "슬립 라인" 또는 "마이크로스크랫치"를 형성하며, 이들은 육안 검사로 또는 확대 렌즈를 이용하여 볼 수 있다. 이러한 마이크로스크랫치는, 웨이퍼가 그 외주의 제한된 수의 위치(본 경우에 6개)에서 지지되므로, 슬립 라인 형성에 의해 경감되는 큰 내부 응력이 웨이퍼에 발생한다는 사실에서 기원한다는 것은 반도체 업계에서 널리 인정되고 있다. 다른 한편, 총괄적으로 치핑 입자(chipping particle)라고 부르는 실리콘 입자 및 수정 입자는 기계적 마찰의 결과로서, 이들 접촉 표면(S) 위치 부근에서 발견할 수 있다.
또한, 각 접촉 표면(S)은 웨이퍼의 활성 표면에 저온대(低溫帶)(cold zone)를 형성하여, 적층된 층의 두께 균일성 및 오염성을 실질적으로 열화(劣化)시킨다.
마지막으로, LPCVD 반응기에는 진공 장치가 포함되어 있기 때문에, 마이크로스크랫치 및 치핑 입자가 발생하는 현상은 펌프에 의해 야기되는 진동에 의해 증대된다. 이와 같은 진동이라는 특정 문제를 해결하기 위하여 지금까지 상이한 래더 보트 구조들이 제안되어 왔다. 예를 들면, 웨이퍼가 지지 로드의 홈에서 디바이더에 의해 지지되지 않는 이른바 "링 보트"에서는, 대신에 링이 홈에서 지지되고 웨이퍼는 그 위에 직접 유지된다. 웨이퍼의 주변 엣지는 링과 접촉하고 내부 응력은 완화되어, 마이크로스크랫치의 발생이 감소된다. 그러나, 링 보트는 성형하기가 어렵고 또한 고가이다. 더욱이, 상기 접촉 표면은 전체 링 표면과 같기 때문에 매우 중요하다.
이들 모든 결점은, 이러한 경우에 진공 장치가 사용되지 않기 때문에 진동을 제외하고는, 대기압에서 수행되는 열산화 및 어닐 단계에서도 마찬가지이다.
웨이퍼 배면측에 마이크로스크랫치 및 치핑 입자가 존재하는 것은 후속 웨이퍼 제조 공정에서도 치명적인데, 왜냐하면 이들은 후속하여 수행되는 상이한 포토리쏘그래피 단계[주로 딥 트렌치(deep trench) 및 게이트 컨덕터 형성시] 중에 촛점이 흐려진 칩 상(defocused chip image)이 생기기 때문이다. 웨이퍼 배면측 표면의 거칠기는 국부적으로 개질되어, UV광에의 노출 중에 모든 웨이퍼를 포토리쏘그래피 도구의 촛점 플랜(focus plan)에 유지하는 것이 불가능하게 되므로, 이하에서 보다 상세하게 설명하는 바와 같이 재가공 단계를 필요로 하는 포토리쏘그래피 결함을 야기한다. 이러한 재가공 작업은 웨이퍼 처리 비용을 상당히 증가시킨다.
또한, 대부분의 포토리쏘그래피 도구에는 웨이퍼를 빛에 노출하는 중에 그 웨이퍼를 지지하고 확실하게 유지하기 위해 사용되는 진공 작동식 척(vacuum operated chuck)이 제공된다. 더욱이, 웨이퍼는 웨이퍼 전체를 가장 정확하게 촛점 플랜에 놓는 진공 시스템에 의해 심하게 왜곡된다. 그 왜곡력은 입자를 웨이퍼의 배면측에 충돌시키기에 충분히 세고, 충돌한 상기 입자는 종종 척 상에 잔류한다. 이러한 경우에, 배면측이 깨끗한 웨이퍼를 처리한다 하더라도, 그 깨끗한 웨이퍼를 노출시키는 중에, 배면측의 교차 오염 현상에 의해 몇몇 포토리쏘그래피 결함이 생성된다. 300 mm 웨이퍼 처리의 경우, 웨이퍼에 가해지는 왜곡력은 더 강해지고, 충돌된 입자가 척 상에 놓여지게 되는 확률은 현저히 증가한다. 이러한 오염의 결과로서, 포토리쏘그래피 도구를 정지시켜야 하고, 그 도구를 다시 제조 라인에서 동작시키기 전에, 도구 제조업자가 추천하는 특정의 세정 과정이 수행된다.
마이크로스크랫치 및 치핑 입자라는 첨예한 문제에 직면하여, 반도체 제조업자들은 포토리쏘그래피 도구 척이 오염되는 것을 방지하기 위하여, 각 LPCVD/ATM 공정 후에, 깨끗한 웨이퍼 배면을 얻기 위하여 수행하는 수 많은 웨이퍼 세정 공정을 개발하였다. 본 출원인의 설비에서, DI 워터를 이용하여 웨이퍼의 활성면 및 배면(엣지를 포함)을 효율적으로 세정하는 AS2000 세정 도구(일본, 교토에 소재하는 Dai Nippon Screen)를 이용하는 최상의 웨이퍼 배면 세정 프로세스를 발견하였다.
상기 웨이퍼 배면측에서의 마이크로스크랫치 및 치핑 입자 결함은 노출된 웨이퍼마다 최대 5%의 제조 수율 손실을 야기할 수 있는데, 이는 무시할 수 없는 양이다. 오늘날, 마이크로스크랫치 및 치핑 입자들은 적층된 포로레지스트 마스크를 제거하는 웨이퍼 재가공 단계에 의해 제거된다. 이러한 추가의 재가공 작업은 제조 라인 수율에 영향을 미치고, 포토리쏘그래피 도구 가동 시간은 IC 제조업자에게 주요한 문제로서 고려된다. 사실, 포토리쏘그래피는 지금까지 IC 제조시에 가장 중요한 단계 중 하나라고 인식되고 있다. 지난 10여년 동안 이 분야에서 연속 처리는 반도체 웨이퍼에 집적되는 소자의 치수를 감소시킴으로써 회로 성능을 크게 향상시켰다는 것은 의심할 나위가 없다.
아래의 표 1은 전술한 웨이퍼 세정 프로세스를 거친 경우와 거치지 않은 경우에 있어서 상이한 형태의 제품의 기능을 재가공한 웨이퍼의 비율로 나타내고 있다.
제품 웨이퍼당 칩 재가공 웨이퍼 비율세정 없음 세정함
64 Mbits0.25 ㎛ 330 8% 4%
64 Mbits0.20 ㎛ 440 15% 8%
256 Mbits0.20 ㎛ 144 15% 10%
256 Mbits0.175 ㎛ 300 20% 10%
표 1에서 명백한 바와 같이, 집적도가 커질수록(0.25 ㎛에서 0.175 ㎛까지), 재가공한 웨이퍼의 수는 증가한다. 다른 한편으로, 웨이퍼 세정 프로세스는 재가공한 웨이퍼의 수를 단지 약간만 감소시킨다.
도 1에 도시한 종래의 래더 보트 구조에 있어서, 한편으로는 실리콘 웨이퍼와 디바이더 사이의 중요한 접촉 표면, 그리고 다른 한편으로 LPCVD 노가 사용되는 경우 진동의 결과로서 마이크로스크랫치 및 치핑 입자의 형성을 피하는 것은 불가능하다. 따라서, 후속되는 포토리쏘그래피 단계에서 많은 문제가 예상된다. 대체로, 마이크로스크랫치 및 치핑 입자는 제조 수율의 심각한 감소 원인이고, 반품되는 배드 칩 생산의 직접적인 원인이다. 따라서, 전술한 관점에 비추어, 웨이퍼 배면측의 품질은 실리콘 웨이퍼 제조의 중요한 패러미터가 된다. 지금까지 상업적으로 이용 가능한 래더 보트와 웨이퍼 세정 과정은 그 한계를 보여주었다. 명백하게도, 좁은 슬롯(표준 웨이퍼 피치는 0.14 인치) 내에 웨이퍼를 적재하는 취급 시스템의 정확성이 불량하기 때문에, 웨이퍼와 래더 보트의 디바이더 사이의 기계적 접촉으로 인하여, 웨이퍼의 적재 및 제하 동작 중에 웨이퍼 배면측에 마이크로스크랫치 및 치핑 입자가 발생하게 된다. 따라서, 마이크로스크랫치 및 치핑 입자에 의해 야기되는 이러한 문제에 대한 해결은 래더 보트를 혁신적으로 설계함으로써만 가능하다.
도 1은 종래의 래더 보트의 평면도 및 단면도를 각각 나타내는 도 1a 및 도 1b로 구성되어 있다.
도 2는 Micrascan Ⅲ의 정전척(포토리쏘그래피 도구의 웨이퍼 취급 시스템의 일부)의 평면도를 개략적으로 나타낸다.
도 3은 Nikon NSR-2205i12의 정전척의 평면도를 개략적으로 나타낸다.
도 4는 본 발명의 개량형 래더 보트의 평면도 및 단면도를 각각 개략적으로 나타내는 도 4a 및 도 4b로 구성되어 있다.
도 5는 본 발명에 따라 지지 로드를 기계 가공하는 데에 사용할 수 있는 특정 형상의 톱날을 나타내는 단면도이다.
따라서, 본 발명의 주목적은 실리콘 웨이퍼와 디바이더 사이의 접촉 표면을 현저히 감소시키는 개량형 래더 보트를 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼 배면측에서의 마이크로스크랫치 및 치핑 입자의 수를 현저히 감소시켜 제조 수율을 증대시키는 개량형 래더 보트를 제공하는 것이다.
본 발명의 또 다른 목적은 웨이퍼의 활성면에서의 저온대를 감소시켜 적층된 층의 두께 균일성을 개선하는 개량형 래더 보트를 제공하는 것이다.
본 발명의 다른 목적은 실리콘 웨이퍼를 LPCVD 노에서 처리할 때 실리콘 웨이퍼에 인가되는 진동의 충격을 감소시키는 개량형 래더 보트를 제공하는 것이다.
본 발명의 또 다른 목적은 각 열처리 단계 후에 웨이퍼 세정 과정을 생략함으로써 웨이퍼 제조 비용을 감소시키는 개량형 래더 보트를 제공하는 것이다.
본 발명의 다른 목적은 포토리쏘그래피 기술에서 최근의 진척과 관련하여 필수적인 공정 패러미터가 된 웨이퍼 배면측에서의 마이크로스크랫치 및 치핑 입자의 수를 현저히 감소시키는 개량형 래더 보트를 제공하는 것이다.
본 발명의 또 다른 목적은 포토리쏘그래피 단계에서 재가공한 웨이퍼의 수를 현저히 감소시키는 개량형 래더 보트를 제공하는 것이다.
본 발명의 다른 목적은 오염된 경우 진공 척을 세정할 필요성을 제거함으로써 포토리쏘그래피 도구의 가동 시간을 개선하는 개량형 래더 보트를 제공하는 것이다.
본 발명에 따라서, 열처리를 하기 위한 복수 개의 반도체 웨이퍼를 지지하는 개량형 래더 보트가 개시되는데, 이 래더 보트는
a. 수직으로 서로 대향하고 수평 방향으로 평행한 상단판 및 바닥판과;
b. 상기 상단판 및 바닥판에 부착되어 그 사이에 내부 공간을 형성하고, 상기 웨이퍼를 지지하는 디바이더가 마련되는 복수 개의 지지 로드
를 포함하고,
상기 웨이퍼 디바이더는 램프부를 구비하도록 성형되어 상기 웨이퍼는 램프부의 예리한 코너부에 안착한다.
본 발명의 중요한 양태에 따르면, 상기 웨이퍼 배면측의 외주에서 웨이퍼 배면측과 디바이더 사이의 접촉 표면은 세그먼트형(segmental) 또는 점 형태(punctual)이다.
본 발명의 특징이라고 생각되는 신규의 특징들은 청구의 범위에 개시되어 있다. 그러나, 본 발명의 다른 목적 및 이점뿐만 아니라 본 발명 자체는 첨부 도면과 함께 설명하는 이하의 바람직한 실시 형태에 대한 상세한 설명을 통해 가장 잘 이해할 수 있을 것이다.
본 발명자들은 도 1에 도시한 종래의 래더 보트가 구비된 웨이퍼 제조 라인의 LPCVD 노 내에서 수 많은 웨이퍼을 처리한 후에 그 웨이퍼의 배면측의 품질을 관찰하였다. 이러한 관찰은 표준으로서 빗각의 광선(beam of oblique light)에 의해 수행하였다. 본 발명자들은 먼저, 전술한 기계적 마찰의 결과로서 마이크로스크랫치 및 치핑 입자들을 접촉 표면(S) 위치 및 그 근방의 외주에서 항상 볼 수 있다는 것을 발견하였다. 그러나, 본 발명자들은 놀랍게도, 상기 마이크로스크랫치 및 치핑 입자들은 한 번에 처리할 수 있는 재생성 가능한 일련의 한 떼(reproducible batch to batch)가 아니라는 것을 알게 되었다.
본 발명자들은 이러한 비균일성과, 포토리쏘그래피 도구의 척의 특정 구조를 서로 연관시켰다.
도 2 및 도 3은 상업적으로 이용 가능한 포토리쏘그래피 도구의 상이한 2가지 척 구조를 나타낸다.
도 2를 참조하면, 미국 코네티컷주 윌튼에 소재하는 SVG Lithography Systems에서 판매하는 도구인 Micrascan Ⅲ의 척(15)은 4개의 연장부(17) 및 3개의 중앙 패드(18)가 제공된 외부 링(16)을 특징으로 한다. 링 외주에서의 링(16)의 폭(d1)은 전체 두께(d2)가 5 mm인 4개의 연장부가 제공된 부위를 제외하고는 2 mm이다.
도 3에 나타낸 척(19)은 일본 도쿄에 소재하는 Nikon Corp.에서 판매하는 포토리쏘그래피 도구인 Nikon NSR-2205i12의 일부이며, 상이한 구조로 되어 있다. 그 척은 폭이 2 mm이고 정삼각형으로 배치된 3개의 중앙 패드(21)가 마련되어 있는 복수 개의 환형 링(20)으로 구성되어 있다.
상기 양자의 경우에 있어서, 웨이퍼는 고려중인 척(15 또는 19)에 따라, 적어도 1개의 링(16 또는 20, ...) 및 몇 개의 중앙 패드(18 또는 21) 상에 안착한다. 본 발명자들은 상기 접촉 표면(S) 부위 및 링 모두에 공통적인 실리콘 웨이퍼 영역은 마이크로스크랫치 및 치핑 입자가 최대라고 그들이 발견한 바로 그 영역이라는 것을 인지하였다.
따라서, 본 발명자들은 포토리쏘그래피 도구 척의 구조를 고려하면 더욱 최적화할 수도 있는 마이크로스크랫치 및 치핑 입자의 수를 감소시키는 개량형 래더 보트를 설계하였다.
본 발명에 따른 개량형 래더 보트를 나타내는 도 4는 그 래더 보트의 평면도 및 단면도를 각각 나타내는 도 4a 및 도 4b로 구성되어 있다. 도면에서는 동일한 (대응하는) 부분들을 나타내기 위하여, (프라임이 있는) 동일한 참조 부호를 사용하였다. 도 4를 참조하면, 상기 개량형 래더 보트(10')의 주된 독창성은 웨이퍼 배면측과 디바이더 사이의 접촉이 해당 접촉 표면(S)보다 현저히 낮은 값의 세그먼트형 또는 점 형태의 표면(S')에 한정되도록 하는 것이다. 도 4에서 명백한 바와 같이, 신규의 디바이더(13')에는 램프부가 포함되어 있어, 실리콘 웨이퍼(14)가 램프부의 예리한 코너부에 안착하게 되어 상기 접촉 표면(S')을 최소화한다. 이러한 특정 형태는, 경사진 톱날이 마련된 표준 연삭기를 사용하여 지지 로드(12')에 슬롯을 형성하고, 모든 슬롯이 형성될 때까지 지지 로드를 단계적으로 이동시킨 다음에, 지지 로드(12')를 상단판 및 바닥판(11'A, 11'B)과 조립하여, 개량형 래더 보트(10')를 제작함으로써 얻을 수 있다. 그러나, 상기 개량형 래더 보트는 다른 방식으로 성형할 수 있다. 상기 상단판과 바닥판은 아직 기계 가공하지 않은 지지 로드(12')와 조립한다. 상기 판들과 지지 로드에 의해 형성된 내부 체적 내에 장착된 표준의 연삭기를 사용하여 상기 지지 로드에 먼저 보통의 슬롯을 형성한다. 다음에, 도 5에 도시한 톱날(21)과 같은 특정의 형상으로 되어 있는 톱날 셋트를 사용하여, 동시에 홈을 다시 기계 가공한다. 상기 톱날은 슬롯의 바닥에 삽입되고, 회전하면서 아래로 이동되어 원하는 각의 전술한 램프부를 형성한다. 도 4 및 도 5에서 명백한 바와 같이, 톱날 형상을 형성하는 각도는 램프부 형상을 결정한다.
특정 실시에 있어서, 디바이더(13')의 길이는 12 mm이고, 상기 램프부가 수평 방향과 이루는 각도는 약 3°이다. 피치(P')에 의존하는 상기 각도의 값은 0보다 커야 하고, 2°보다 큰 것이 바람직하다. 이러한 실시에 있어서, 접촉 표면(S')은 1 mm2이다.
본 발명의 또 다른 중요한 특징은 지지 로드(12')의 갯수가 웨이퍼를 지지하는 평면을 형성하기에 충분한 3개로 한정된다는 것이다. 도 4에서 명백한 바와 같이, 이들 3개의 지지 로드(12')는 바람직하게는 그 단면이 원형이고, 따라서 유리 실린더이다(이러한 원통형으로부터 유래하는 다른 형태도 역시 구현할 수 있다). 지지 로드는 도 4에 도시한 것과 같이 배치할 수 있다. 이처럼 지지 로드의 갯수를 감소시키면, 접촉 표면도 감소되고, LPCVD 단계 중에 생성되는 진동의 악역향도 역시 감소된다. 전체 래더 보트의 강성을 개선하기 위하여, 상기 상단판 및 바닥판에 2개의 추가 로드(22)를 고정할 수 있다. 이들 2개의 추가 로드는 고온 처리나 LPCVD 단계 중에 가치 있는 것으로 판명되는데, 왜냐하면 이러한 경우에 그 추가의 로드는 접촉 표면(S')을 감소시킬 수 있기 때문이다.
최종적인 결과로서, 상기 접촉 표면은 2배 감소된다. 그 표면은 먼저 실질적으로 세그먼트형 또는 점 형태의 표면(S'으로 표시)으로 최소화되고, 도 1에 도시한 종래의 래더 보트(10)에서의 6개 대신에 단지 3개로만 지지 로드의 수를 감소시킴으로써 최소화된다. 전체 접촉 표면은 이제, 3 ×S', 즉 (36 mm2와 비교하여) 3 mm2으로 표현된다. 이러한 접촉 표면 감소는 적층된 층의 두께 균일성을 개선하기 위하여, 마이크로스크랫치 및 치핑 입자의 수와, 웨이퍼의 활성면에서의 저온대를 감소시키려고 하는 시도에서 필수적인 양상이다.
래더 보트(10')의 다른 중요한 특징은, 상기 세그먼트형 또는 점 형태의 접촉이 바람직하게는, 웨이퍼의 배면측과 포토리쏘그래피 척 사이의 접촉 영역 외부에서 이루어진다는 것이다. 즉, 가능할 때마다, 가열 단계 중에 디바이더와 접촉 상태에 있는 웨이퍼 영역과, 포토리쏘그래피 단계 중에 웨이퍼를 지지하는 척의 영역 사이에서의 임의의 기계적 접촉을 피해야 한다.
표 1에 주어진 것과 동일한 제품에 대하여, 재가공율(재가공한 웨이퍼의 비율)을 이하의 표 2에 나타내었다. 이러한 경우에, 전술한 웨이퍼 세정 작업은 더 이상 필요하지 않기 때문에 수행하지 않았음을 주목해야 한다. 웨이퍼 배면측은 척에 어떠한 오염을 야기하는 일이 없이 포토리쏘그래피 도구에서 직접 처리할 만큼 충분히 깨끗하다.
제품 재가공한 웨이퍼 비율
64 Mbits0.25 ㎛ 0%
64 Mbits0.20 ㎛ 1~2%
256 Mbits0.20 ㎛ 2~4%
256 Mbits0.175 ㎛ 5%
개량형 래더 보트(10')는 실리콘 웨이퍼 제조시에, 특히 얇은 SiO2 또는 Si3N4 패드층 및 캡층을 적층하는 데에 있어 광범위한 용도를 갖고 있다. 전술한 일반적인 규칙을 준수하는 한 개량형 래더 보트(10')의 다른 구조를 구현할 수 있다. 당업자에게는 청구의 범위에 나타낸 본 발명의 사상 또는 범위를 벗어나는 일이 없이, 도 4를 참조하여 전술한 래더 보트 및 디바이더의 구조에 대하여 여러 가지 변형이 가능하다는 것은 명백하다.

Claims (12)

  1. 열처리를 위한 복수 개의 반도체 웨이퍼를 지지하는 개량형 래더 보트로서,
    a. 수직 방향으로 서로 대향하고 수평 방향으로 평행한 상단판 및 바닥판과,
    b. 상기 상단판 및 바닥판에 부착되어 그 사이에 내부 공간을 형성하고, 상기 웨이퍼를 지지하는 디바이더가 마련되는 복수 개의 지지 로드
    를 포함하고,
    상기 웨이퍼 디바이더는 램프부를 구비하도록 형성되어 상기 웨이퍼는 램프부의 예리한 코너부에 안착하며, 접촉 표면은, 웨이퍼 외주와 동심이고 상기 열처리 중에 마이크로스크랫치 및 치핑 입자를 피하도록 이격되어 있는 원 상에 배치되는 라인 세그먼트에 한정되는 개량형 래더 보트.
  2. 청구항 1에 있어서, 상기 접촉 표면은 세그먼트 형태 또는 점 형태인 개량형 래더 보트.
  3. 청구항 1에 있어서, 상기 램프부가 수평 방향과 이루는 각도는 2°보다 큰 개량형 래더 보트.
  4. 열처리를 위한 복수 개의 반도체 웨이퍼를 지지하는 개량형 래더 보트로서,
    a. 수직 방향으로 서로 대향하고 수평 방향으로 평행한 상단판 및 바닥판과,
    b. 상기 상단판 및 바닥판에 부착되어 그 사이에 내부 공간을 형성하고, 상기 웨이퍼를 지지하는 디바이더가 마련되는 복수 개의 지지 로드
    를 포함하고,
    상기 웨이퍼 디바이더는 램프부를 구비하도록 형성되어 상기 웨이퍼는 램프부의 예리한 코너부에 안착하며, 상기 램프부가 수평 방향과 이루는 각도는 약 3°인 개량형 래더 보트.
  5. 청구항 1에 있어서, 적어도 3개의 지지 로드가 상기 웨이퍼를 지지하여, 상기 웨이퍼가 오직 3 지점에서만 지지되는 개량형 래더 보트.
  6. 청구항 1에 있어서, 적어도 3개의 지지 로드가 상기 웨이퍼를 지지하되, 상기 웨이퍼는 오직 3 지점에서만 지지되며, 상기 3 지점은 90°의 각도를 두고 떨어져 있는 개량형 래더 보트.
  7. 청구항 1에 있어서, 상기 지지 로드의 단면은 원형, 직사각형, 정사각형, 타원형 및 삼각형으로 구성된 그룹 중 어느 하나로 선택되는 개량형 래더 보트.
  8. 청구항 1에 있어서, 상기 디바이더의 단면은 원형, 직사각형, 정사각형, 타원형 및 삼각형으로 구성된 그룹 중 어느 하나로 선택되는 개량형 래더 보트.
  9. 청구항 1에 있어서, 상기 웨이퍼 디바이더의 단면은 지지 로드와의 접속부에서 최소로 되는 것인 개량형 래더 보트.
  10. 청구항 1에 있어서, 강성을 개선하기 위하여, 디바이더가 마련되지 않는 적어도 2개의 추가 로드를 더 포함하는 하는 개량형 래더 보트.
  11. 청구항 1에 있어서, 강성을 개선하기 위하여, 디바이더가 마련되지 않는 적어도 2개의 추가 로드를 더 포함하고, 각 추가 로드는 2개의 지지 로드 사이에 배치되는 개량형 래더 보트.
  12. 열처리를 위한 복수 개의 반도체 웨이퍼를 지지하는 개량형 래더 보트로서,
    a. 수직 방향으로 서로 대향하고 수평 방향으로 평행한 상단판 및 바닥판과,
    b. 상기 상단판 및 바닥판에 부착되어 그 사이에 내부 공간을 형성하고, 상기 웨이퍼를 지지하는 디바이더가 마련되는 복수 개의 지지 로드
    를 포함하고,
    상기 웨이퍼 디바이더는 램프부를 구비하도록 형성되어 상기 웨이퍼는 램프부의 예리한 코너부에 안착하며, 상기 웨이퍼 외주의 배면과 상기 디바이더 사이의 접촉 표면은 세그먼트 형태 또는 점 형태이며, 상기 접촉 표면은 상기 웨이퍼 배면측과, 웨이퍼의 제조 중에 후속하여 사용되는 포토리쏘그래피 도구의 정전 척의 웨이퍼 지지 영역 사이의 접촉 영역 외부에서 이루어지는 개량형 래더 보트.
KR10-2002-7000926A 1999-07-29 2000-07-21 웨이퍼 지지용의 개량형 래더 보트 KR100490451B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99480068.8 1999-07-29
EP99480068 1999-07-29

Publications (2)

Publication Number Publication Date
KR20020022087A KR20020022087A (ko) 2002-03-23
KR100490451B1 true KR100490451B1 (ko) 2005-05-19

Family

ID=8242456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7000926A KR100490451B1 (ko) 1999-07-29 2000-07-21 웨이퍼 지지용의 개량형 래더 보트

Country Status (7)

Country Link
US (1) US6361313B1 (ko)
EP (1) EP1214731A1 (ko)
JP (1) JP2003506864A (ko)
KR (1) KR100490451B1 (ko)
CN (1) CN1173384C (ko)
TW (1) TWI250604B (ko)
WO (1) WO2001009926A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455395B1 (en) * 2000-06-30 2002-09-24 Integrated Materials, Inc. Method of fabricating silicon structures including fixtures for supporting wafers
US6835039B2 (en) * 2002-03-15 2004-12-28 Asm International N.V. Method and apparatus for batch processing of wafers in a furnace
US6582221B1 (en) * 2002-07-19 2003-06-24 Asm International N.V. Wafer boat and method for treatment of substrates
US7256375B2 (en) * 2002-08-30 2007-08-14 Asm International N.V. Susceptor plate for high temperature heat treatment
US7033126B2 (en) * 2003-04-02 2006-04-25 Asm International N.V. Method and apparatus for loading a batch of wafers into a wafer boat
EP1670534B1 (en) * 2003-07-02 2010-01-27 Cook Incorporated Coaxial Catheters
US7181132B2 (en) 2003-08-20 2007-02-20 Asm International N.V. Method and system for loading substrate supports into a substrate holder
US7245357B2 (en) * 2003-12-15 2007-07-17 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060027171A1 (en) * 2004-08-06 2006-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer boat for reducing wafer warpage
US20060065634A1 (en) * 2004-09-17 2006-03-30 Van Den Berg Jannes R Low temperature susceptor cleaning
US20060060145A1 (en) * 2004-09-17 2006-03-23 Van Den Berg Jannes R Susceptor with surface roughness for high temperature substrate processing
US20060150906A1 (en) * 2005-01-07 2006-07-13 Selen Louis J M Wafer boat for reduced shadow marks
US7241141B2 (en) * 2005-09-19 2007-07-10 Texas Instruments Incorporated Low contact SiC boat for silicon nitride stress reduction
JP5205738B2 (ja) * 2006-10-16 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの支持方法、熱処理治具および熱処理ウェーハ
US20090071918A1 (en) * 2007-09-18 2009-03-19 Panchapakesan Ramanarayanan Vertical semiconductor wafer carrier
WO2010042410A2 (en) * 2008-10-07 2010-04-15 Applied Materials, Inc. Apparatus for efficient removal of halogen residues from etched substrates
CN101556931B (zh) * 2009-05-19 2012-09-19 上海宏力半导体制造有限公司 晶舟
TWI541928B (zh) * 2011-10-14 2016-07-11 晶元光電股份有限公司 晶圓載具
US9153466B2 (en) * 2012-04-26 2015-10-06 Asm Ip Holding B.V. Wafer boat
FR2995394B1 (fr) 2012-09-10 2021-03-12 Soitec Silicon On Insulator Dispositif de support d'une pluralite de substrats pour un four vertical
JP6104695B2 (ja) * 2013-04-30 2017-03-29 ミライアル株式会社 非対称溝形状ウェーハカセット
CN103280418B (zh) * 2013-05-07 2016-04-13 上海华力微电子有限公司 高温氧化设备
CN104658956A (zh) * 2013-11-18 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 晶圆传输系统的支撑结构
CN103824796B (zh) * 2014-01-07 2017-04-12 苏州新纳晶光电有限公司 用于led外延制程的石墨承载盘及其配套衬底
US9829806B2 (en) 2014-03-14 2017-11-28 Taiwan Semiconductor Manufacturing Company Limited Lithography tool with backside polisher
US20170110353A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer boat, annealing tool and annealing method
US10072892B2 (en) 2015-10-26 2018-09-11 Globalwafers Co., Ltd. Semiconductor wafer support ring for heat treatment
CN109075069A (zh) * 2016-02-10 2018-12-21 株式会社国际电气 衬底处理装置、衬底保持件及载置件
JP7009194B2 (ja) * 2017-12-12 2022-01-25 株式会社ディスコ ウエーハ生成装置および搬送トレー
JP7164396B2 (ja) * 2018-10-29 2022-11-01 株式会社ディスコ ウエーハ生成装置
FR3111012B1 (fr) 2020-05-29 2022-07-08 Commissariat Energie Atomique Dispositif de maintien de plaques, notamment des plaques de silicium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE26345E (en) * 1968-02-20 Tile setter
US4504224A (en) * 1980-05-22 1985-03-12 Hewitt David K Kiln furniture
JP3245246B2 (ja) * 1993-01-27 2002-01-07 東京エレクトロン株式会社 熱処理装置
JP3145252B2 (ja) * 1994-07-29 2001-03-12 淀川化成株式会社 基板支承用側板およびそれを用いたカセット
US5534074A (en) * 1995-05-17 1996-07-09 Heraeus Amersil, Inc. Vertical boat for holding semiconductor wafers
JP3122364B2 (ja) * 1996-02-06 2001-01-09 東京エレクトロン株式会社 ウエハボート
US6062853A (en) * 1996-02-29 2000-05-16 Tokyo Electron Limited Heat-treating boat for semiconductor wafers
KR20000002833A (ko) * 1998-06-23 2000-01-15 윤종용 반도체 웨이퍼 보트

Also Published As

Publication number Publication date
JP2003506864A (ja) 2003-02-18
US6361313B1 (en) 2002-03-26
EP1214731A1 (en) 2002-06-19
CN1173384C (zh) 2004-10-27
KR20020022087A (ko) 2002-03-23
TWI250604B (en) 2006-03-01
CN1365512A (zh) 2002-08-21
WO2001009926A1 (en) 2001-02-08

Similar Documents

Publication Publication Date Title
KR100490451B1 (ko) 웨이퍼 지지용의 개량형 래더 보트
KR101018850B1 (ko) 고온 열처리를 위한 서셉터 플레이트
US4213698A (en) Apparatus and method for holding and planarizing thin workpieces
US5389579A (en) Method for single sided polishing of a semiconductor wafer
US6444040B1 (en) Gas distribution plate
KR100550755B1 (ko) 기판유지장치
JP3274190B2 (ja) 半導体エピタキシャル基板の製造方法
EP1274121A1 (en) Wafer chuck for supporting a semiconductor wafer
US20230282472A1 (en) Wafer and method of processing wafer
JP2007208074A (ja) 半導体装置の製造方法
JPH01319964A (ja) 基板の吸着装置
US4962056A (en) Method of manufacturing from a semiconductor wafer a dielectric substrate including mutually insulated and separated island regions, and a method of manufacturing semiconductor elements from the dielectric substrate
JPH06132387A (ja) 真空吸着ステージ
JPH07161654A (ja) 熱処理用ボート
JPH10256200A (ja) 半導体基板およびその製造方法
JPH11150059A (ja) 半導体装置の製造方法及びその装置並びに投影露光装置
JP2915893B1 (ja) 拡散ウエーハの製造方法及びその拡散ウエーハ
JPH07307258A (ja) 熱処理用の温度補償部材、その温度補償部材を用いたウェハの熱処理方法及びその装置
TWM552025U (zh) 薄型化晶圓保護環
WO2022215628A1 (ja) ガラス基板の製造方法及びガラス基板
CN111987146A (zh) 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法
JPH10107117A (ja) 基板処理装置
JP2689529B2 (ja) パターンの形成方法
JPH05267112A (ja) 半導体装置の製造方法
JPH1140659A (ja) 半導体ウエハの熱処理用縦型ボート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee