KR100481777B1 - 강유전 메모리 전계-효과 트랜지스터 장치 및 이것의 제조방법 - Google Patents
강유전 메모리 전계-효과 트랜지스터 장치 및 이것의 제조방법 Download PDFInfo
- Publication number
- KR100481777B1 KR100481777B1 KR10-2001-7007271A KR20017007271A KR100481777B1 KR 100481777 B1 KR100481777 B1 KR 100481777B1 KR 20017007271 A KR20017007271 A KR 20017007271A KR 100481777 B1 KR100481777 B1 KR 100481777B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor member
- ferroelectric
- effect transistor
- memory field
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 부재(10)와, 이 반도체 부재(10)에 형성된 적어도 하나의 전계-효과 트랜지스터(S,D,K,GS)을 포함하는 강유전 메모리 전계-효과 트랜지스터 장치(FEMFET device)에 관한 것이다.
상기 전계-효과 트랜지스터는 소스영역(S), 드레인영역(D), 채널 영역(K), 게이트 스택(GS)을 갖는다.
상기 게이트 스택(GS)은 적어도 하나의 강유전층(FE)과, 가장 아래의 강유전층(FE)과 반도체 부재(10) 사이에 배열되되 하나 또는 복수개의 강유전층(FE)의 구성성분이 반도체 부재(10)로 확산되는 것을 본질적으로 방지할 수 있게 배열되는 적어도 하나의 얇은 확산 차폐층(50)을 갖는다.
Description
본 발명은 미국-A-5,619,051에 공개된 청구항 제1항의 전문(前文)에 기술된 바와 같은 강유전 메모리 전계-효과 트랜지스터(FEMFET : Ferroelectric Memory Field-Effect Transistor)장치에 관한 것이다.
유럽특허 EP 0 566 585 B1에는 게이트(gate) 유전체(誘電體:dielectic)의 강유전층(强誘電層:ferroelectric layer)을 갖는 전계 효과 트랜지스터를 포함하고 있는 메모리 셀, 일반적인 용어로서 메모리 셀 배열이 공개되어 있다.
상기 공개된 문헌에 의하면, 게이트 유전체를 다층 유전체로 설계하도록 권장하고 있는데, 상기 강유전층이 있는 반도체 부재상에 제1 SiO2층이 형성되고, 다결정의 실리콘(Polycristalline silicon)으로 만들어진 게이트 전극에 제2 SiO2층이 적용되고 있다.
최근에는, 마이크로 전자공학 분야에서, 강유전 재료(ferroelectric materials)로서 페로브스카이트(perovskite)가 영속성 메모리 소자를 제조하는데 사용되고 있다.
상기 재료의 자발적 전기 분극 그리고 잔류 전기 분극은 전하의 영속성(non-volatile)과 그에따른 정보량을 허가하게 된다.
대개, 상기 강유전 재료는 캐패시터의 유전체층으로서, 또는 전계 효과 트랜지스터의 게이트 적층에 사용된다.
강유전층 게이트를 갖는 전계 효과 트랜지스터는 매우 짧은 쓰기, 지우기, 그리고 읽기 시간을 갖는 영속성의 단-트랜지스터 메모리 셀을 구성하기 위한 시작점을 형성한다.
상기 전계 효과 트랜지스터의 채널(channel) 위쪽에 있는 상기 강유전 재료의 잔류 전극과 결과적으로 발생한 전계는 반전 또는 축적과 같이 반도체 부재(채널) 아래에 "저장(stored)"되도록 서로 다른 상태로 인가된다.
따라서, 상기 트랜지스터의 작동 상태와 도전율은 강유전체에 의해 영속성 변화를 일으킬 수 있다.
이러한 구성요소가 정보를 저장하고, 로직상태간의 구별을 하는데 사용될 수 있는 것은 그 자체의 특성에 기인하는 것이다.
정보는 강유전체 재료에 충분히 높은 전압을 적용함으로써 저장되어진다.
그 결과, 상기 재료의 분극이 적절하게 변화(반전)될 수 있는 것이다.
이와 같은 발명을 근거로 하는 일반적인 문제점은 양호한 전기적 특성을 갖는 트랜지스터 또는 범기능적인 트랜지스터를 얻기 위하여 상기 채널상에, 즉 반도체 부재상에 즉각적으로 강유전체 재료를 증착시키는 필요성이 배제되고 있는 점에 있다.
약하고 조잡한 계면 특성은 각 구성요소의 기능을 손상시키게 된다.
따라서, 상기 부재와 강유전체 재료간에 하나 이상의 부수적인 유전체층(유전체 버퍼(buffer)층으로 알려져 있음)이 제공되도록 함을 제안해 왔다.
한편, 상기 부수적인 유전체층은 실리콘과 함께 계면을 양호하게 해주고, 트랜지스터 특성을 양호하게 해준다.
그러나, 상기 부수적인 유전체층은 각 구성요소의 성능에 큰 효과를 제공하지 않는다.
일반적으로 강유전체 재료는 매우 높은 유전체 자화율(몇백에서 1000까지 높은 유전체 상수 )을 갖는다.
강유전체 전계-효과 트랜지스터에 있어서, 상기 반도체 부재와 유전체 버퍼층과 강유전체는 다른 정전용량(capacitance)을 갖는 직렬 회로를 형성한다.
낮은 전압을 이용하여, 강유전체 재료의 분극이 변화되도록, 유전체 버퍼층이 가능한 가장 높은 과 낮은 층 두께 d를 가지도록 함이 필수적으로 요구되고, 그 이유는 조합된 층에 적용되는 대부분의 전압이 강자성체를 통과하기 보다는 중간층을 통과하며 떨어지기 때문이다.
반면에, 이 경우에는 높은 프로그래밍 전압과 층에 전기적인 절연파괴의 위험이 따른다.
특히, 자연적 또는 제조공정과 관련된 SiO2가 반도체 부재/중간층 계면에 형성됨이 방지되고, 그에따라 SiO2는 트랜지스터의 역효과, 즉 낮은 로 인하여 보다 높은 프로그래밍 전압이 따르게 한다.
이러한 문제들을 해결하기 위하여, 유전체 버퍼층으로서 CeO2,Y2O3 또는 ZrO2과 같이 높은 유전체 자화율을 갖는 안정된 산화물이 제안되어 왔다.
강자성체 재료의 각 구성과 반도체 부재간의 확산 작용도 마찬가지로 트랜지스터 특성에 역효과를 주게 되는 사실로서, 상술한 바와 같은 단점으로 증명되고 있다.
이러한 문제점이 유전체 버퍼 층의 층 두께 d를 증가시켜 나타날 수 있는 점이지만, 언급된 바와 같이 전기적인 절연 파괴의 위험을 가중시키고 있다.
이하, 도면을 참조로 본 발명의 바람직한 구현예를 보다 상세하게 설명한다.
도 1은 본 발명에 따른 강유전 메모리 전계-효과 트랜지스터 장치의 제1구현예를 보여준다.
도 2는 본 발명에 따른 강유전 메모리 전계-효과 트랜지스터 장치의 제2구현예를 보여준다.
도면에서, 동일한 구성요소 또는 동일한 기능의 구성요소는 동일한 도면부호로 지시된다.
따라서, 본 발명의 목적은 강유전 메모리 전계-효과 트랜지스터(FEMFET) 장치를 파열 확산 절차가 전기적인 특성에 악영향을 미치지 않게 배제되는 방식으로 개선하는데 있다.
본 발명에 따른 목적은 청구항 제1항의 강유전 메모리 전계-효과 트랜지스터 장치와 청구항 제6항에 기술된 제조방법에 의하여 달성된다.
기존의 알려진 해결책에 비하여, 본 발명에 따른 강유전 메모리 전계-효과 트랜지스터(FEMFET) 장치는 파열 확산이 없고, 동시에 게이트 스택이 지나치게 두껍게 이루어지지 않는 장점이 있다.
본 발명이 기반으로 하는 주안점은 게이트 스택이 바닥쪽의 강유전층과 반도체 부재간에 배열되는 적어도 하나의 얇은 확산 차폐층을 가지도록 하는데 있다.
강유전체가 사용됨에 의거하여, 각 구성요소 성분이 하나의 강유전층 또는 복수개의 강유전층으로부터 반도체 부재로 확산되는 것을 방지할 수 있는 방식으로 얇은 확산 차폐층이 배열되어진다.
본 발명의 종속항은 청구항 제1항에 기술된 강유전 메모리 전계-효과 트랜지스터(FEMFET) 장치를 개선하는데 세부적인 장점들로 제공된다.
삭제
보다 바람직한 세부 구성에 따르면, 상기 실리콘 질화물 층은 반도체 부재상에 직접적으로 형성된다.
통상의 강유성 트랜지스터는 유전체 중간층으로서, 오로지 세라믹 산화물의 이용을 기반으로 한다.
기존의 부재 크리닝(자연 산화물의 제거)과 함께 새로운 물질로서 부재상에 형성된 실리콘 질화물은 계면의 양호한 상태를 제공하고, 충분히 높은 유전체 상수를 제공하며, 매우 작은 층 두께를 가지면서 우수한 확산 차폐 기능을 제공하게 된다.
삭제
삭제
본 발명의 보다 바람직한 구현예에 다르면, 유전체 버퍼층이 반도체 부재상에 직접 형성된다. 이는 유전체 버퍼 층과 반도체 부재가 양호한 계면 특성을 갖는 경우에 유효하게 적용된다.
첨부한 도 1은 본 발명에 따른 강유전 메모리 전계-효과 트랜지스터 장치의 제1구현예를 보여주고 있다.
도 1에서, 도면부호 10은 반도체 부재를, S는 소스(source)영역을, D는 드레인(drain)영역을, K는 채널(channel)영역을, GS는 게이트 스택(gate stack)을, 50은 확산 차폐층(diffusion barrier layer)을, FD는 강유전층을, GE는 게이트 전극을 나타낸다.
이와 같이 구성된 제1구현예와 관련하여, 상기 확산 차폐층은 고순도의 계면(interface)과 질화규소(Si3N4)의 조합으로 제안되어진다.
최신의 크러스터 툴(cluster tools)에 있어서, 부재 표면상에 플루오르화수소산을 사용하여 반도체 부재에 존재하는 자연 산화물(SiO2)을 제거하는 것은 반도체 부재(10)가 두 개의 단계 사이에서 산화가 일어나는 대기중에 노출되지 않게 함에 따라 질화규소(Si3N4)의 증착이 곧바로 따르게 한다.
그 결과, 산화물의 형성을 받아들임 없이, 특히 세라믹 산화물(CeO2, Y2O3 또는 ZrO2)을 사용하는 경우에 발생하는 SiO2의 형성없이, Si3N4가 반도체 부재(10)에 직접적으로 증착됨이 가능하게 된다.
SiO2와 비교하여, Si3N4는 몇배가 높은을 갖고 그 값은 약 7.9이다.
따라서, 또 다른 동일한 상태에서, 중간층으로서 SiO2를 사용하는 것에 비하여, 트랜지스터의 프로그래밍 전압은 몇배가량 감소하게 된다.
동시에, SiO2-Si3N4 계면의 품질은 실리콘과 세라믹 산화물간의 계면의 품질보다 우수하게 된다.
또한, 상기 Si3N4는 반도체 부재(10)와 강유전 재료(FE) 사이에서 극도로 양호한 확산 차폐를 나타내고, 거의 산화가 일어나지 않는다.
따라서, 실리콘/확산 차폐층 계면은 강유전 재료의 성분이 확산됨에 의하여 영향을 받지 않게 된다.
매우 낮은 프로그래밍 전압을 얻기 위하여, 실리콘 질화물(silicon nitride)을 매우 얇게(몇 nm)만드는 것이 가능하게 된다.
도 1에 도시한 바와 같이, 실리콘 질화물의 확산 차폐층을 갖는 형태의 강유전체 트랜지스터의 제조는 종래의 MOSFETs를 제조하는 방법과 매우 유사하게 진행된다.
반도체 부재상의 활성영역과 비활성 영역은 예를들어 LOCOS 기술에 의하여 한정되어진다.
웰(well)의 형성후, 노출된 실리콘 표면을 예를들어 클러스터 툴로서, HF 증기 또는 N2O증기를 사용하여 세척하게 된다.
다음으로, 상기 두 단계 사이에서 반도체 부재가 산화를 일으키는 대기중에 노출되지 않도록 하면서, RTN 방법 과/또는 CVD 방법을 이용하여, 조밀한(compact)실리콘 질화물( Si3N4)이 세척된 표면상에 원하는 두께로 열적 증착되어진다.
다음으로, 예를들어, 단상(single-stage) 또는 다단(multistage) 솔 젤(sol gel)방법 또는 CVD 방법을 이용하여, 강유전 재료 예를들어, 스트로튬 비스머스 탄탈레이트(SBT:strontium bismuth tantalate), 리드 지르코늄 티타네이트(PZT:lead zirconium titanate)가 증착된 후, 다음의 열처리 단계에 의하여 원하는 강유전체 상(ferroelectric phase)으로 변환되어진다.
이와 같은 재료의 구성후, 소스(source)와 드레인(drain)이 형성되고, 전기적인 접속수단이 적당한 전극재료로 만들어진다.
동시에, 상기 전극 재료는 강유전체 재료와 전기적인 큰 접속면적을 형성하는데 사용되고, 그에따라 소소, 드레인, 게이트의 접속이 형성되어진다.
도 2는 본 발명에 따른 강유전 메모리 전계-효과 트랜지스터 장치의 제2구현예를 보여준다.
도 2에서 도면부호 60은 유전체 버퍼 층을 지시하고 있다.
제2구현예로서, 상기 유전체 버퍼 층(60)은 확산 차폐 층(50)에 적용되어진다.
이 적용에 따른 장점은 강유전체(FE) 밑의 층이 한층 더 두껍게 만들어져, 실리콘 질화물의 양호한 품질과 전기적인 작용을 제공하고, 직렬로 연결된 서로 다른 캐패시턴스에 손상이 가해지지 않게 된다.
상기 캐패시턴스의 보다 두꺼운 층은 일정하게 유지된 층으로서, 이곳을 지나는 전압은 차츰 떨어지게 되고, 그에따라 상기 층에 대한 자력이 감소되어진다.
이와 같은 결과는 전기적인 작용과 신뢰성에 큰 잇점으로 작용하게 되는데, 이는 실리콘 질화물보다 2.5배 가량 큰 유전체 상수 =20-25를 갖는 CeO2와 같은 산화물 때문에 가능하고, 이에따라 보다 두껍게 설계할 수 있는 동시에 동일한 효력의 캐패시턴스를 형성할 수 있다.
본 발명의 바람직한 구현예를 이상과 같이 설명하였지만, 이상과 같이 국한되지 않고 여러가지 방법으로 변형 가능하다.
예를들어, 유전체 버퍼 층과 확산 차폐 층의 정렬을 역으로 배열 가능한 바, 즉 부재상에 유전체 버퍼층을 적용하고, 이 위에 확산 차폐층을 적용 가능하다.
또한, 유전체 버퍼층과 확산 차폐층을 교대로 하여, 샌드위치 구조로 형성 가능하다.
또한, 반도체 부재(semiconductor substrate)는 일반적인 상식으로서 이해되는 용어로서, 모노크리스탈린 웨이퍼 부재(monocrystalline wafer substrates) 또는 부재(substrates), 에피텍셜 부재(epitaxial substrates)등으로 언급될 수 있다.
Claims (7)
- 반도체 부재;상기 반도체 부재상에 형성되고, 소스영역과 드레인영과 채널영역과 게이트 스택을 갖는 적어도 하나의 전계-효과 트랜지스터;강유전체 층 및 인접한 유전체 버퍼층을 갖는 게이트 스택;상기 게이트 스택이 구성성분들이 강유전체 층에서 반도체 부재로의 확산을 충분히 방지하기 위하여 강유전체 층과 반도체 부재 사이에 배치되는 얇은 확산 차폐층;강유전체 층과 반도체 부재 사이에 배치되는 유전체 버퍼층;과상기 확산 차폐층은 몇 나노미터 범위의 두께를 갖는 실리콘 질화물층으로 형성된 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터 장치에 있어서,상기 유전체 버퍼 층은 20-25의 유전체 상수를 갖는 세라믹 산화물이고,상기 유전체 버퍼 층은 확산 차폐층과 동일한 캐패시턴스를 가지면서 확산 차폐층보다 더 두껍게 형성된 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터 장치.
- 제 1 항에 있어서, 상기 실리콘 질화물 층은 반도체 부재(10)상에 직접 형성된 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 유전체 버퍼 층은 반도체 부재상에 직접 형성된 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 유전체 버퍼 층과 확산 차폐층은 그 순서를 교대로 하면서, 샌드위치 구조로 형성되는 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 산화물 층은 CeO2로 구성된 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터 장치.
- 제1항에 청구된 강유전 메모리 전계-효과 트랜지스터의 제조 방법은반도체 부재상에 존재하는 자연 산화물을 에칭(etching)방법으로 제거한 다음,반도체 부재를 산화를 일으키는 대기중에 노출시키지 않으면서, 제거된 표면에 실리콘 질화물 층을 형성하여서 달성된 것을 특징으로 하는 강유전 메모리 전계-효과 트랜지스터의 제조 방법.
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEDE19857038.4 | 1998-12-10 | ||
| DE19857038A DE19857038A1 (de) | 1998-12-10 | 1998-12-10 | FEMFET-Vorrichtung und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010086097A KR20010086097A (ko) | 2001-09-07 |
| KR100481777B1 true KR100481777B1 (ko) | 2005-04-11 |
Family
ID=7890644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-7007271A KR100481777B1 (ko) | 1998-12-10 | 1999-12-01 | 강유전 메모리 전계-효과 트랜지스터 장치 및 이것의 제조방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6737689B1 (ko) |
| EP (1) | EP1149421B1 (ko) |
| JP (1) | JP2002532884A (ko) |
| KR (1) | KR100481777B1 (ko) |
| CN (1) | CN1129190C (ko) |
| DE (2) | DE19857038A1 (ko) |
| TW (1) | TW434905B (ko) |
| WO (1) | WO2000035019A1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4940494B2 (ja) * | 2001-01-05 | 2012-05-30 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US7291505B2 (en) * | 2002-08-20 | 2007-11-06 | Nxp B.V. | Method of manufacturing a ferroelectric device |
| KR100470834B1 (ko) * | 2002-11-23 | 2005-03-10 | 한국전자통신연구원 | 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법 |
| JP4744885B2 (ja) * | 2005-01-18 | 2011-08-10 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2008072827A1 (en) * | 2006-12-15 | 2008-06-19 | University Of Seoul Foundation Of Industry-Academic Cooperation | Ferroelectric material and method of forming ferroelectric layer using the same |
| CN102044289B (zh) * | 2009-10-20 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 绿色晶体管、纳米硅铁电存储器及其驱动方法 |
| KR102591098B1 (ko) * | 2018-03-29 | 2023-10-17 | 연세대학교 산학협력단 | 강유전성 구조체를 이용한 비휘발성 메모리 소자 |
| CN109449244B (zh) * | 2018-10-22 | 2020-06-26 | 中国科学院上海技术物理研究所 | 一种二维半导体和铁电材料功能互补型超宽光谱探测器 |
| CN110277454B (zh) * | 2019-06-19 | 2022-08-09 | 上海华力集成电路制造有限公司 | 负电容场效应晶体管及其工艺方法 |
| CN110459611B (zh) * | 2019-08-19 | 2022-05-24 | 湘潭大学 | 一种铁电场效应晶体管及其制备方法 |
| US10978485B2 (en) | 2019-09-09 | 2021-04-13 | Macronix International Co., Ltd. | Vertical-channel ferroelectric flash memory |
| US11501812B2 (en) * | 2020-07-31 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices including ferroelectric memory and methods of forming the same |
| US11769815B2 (en) * | 2021-03-05 | 2023-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device |
| US20240120420A1 (en) * | 2022-10-05 | 2024-04-11 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Ferroelectric field-effect transistors with a hybrid well |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980065506A (ko) * | 1997-01-10 | 1998-10-15 | 김광호 | 단결정 강유전체막을 구비하는 반도체장치 및 그 제조방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3731163A (en) * | 1972-03-22 | 1973-05-01 | United Aircraft Corp | Low voltage charge storage memory element |
| US4888820A (en) * | 1988-12-06 | 1989-12-19 | Texas Instruments Incorporated | Stacked insulating film including yttrium oxide |
| US6373743B1 (en) * | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| JP2643833B2 (ja) | 1994-05-30 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| JP2901493B2 (ja) | 1994-06-27 | 1999-06-07 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| KR0141160B1 (ko) * | 1995-03-22 | 1998-06-01 | 김광호 | 강유전체 메모리 장치 및 그 제조방법 |
| US5955755A (en) * | 1996-03-25 | 1999-09-21 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor storage device and method for manufacturing the same |
| US5877977A (en) * | 1996-09-10 | 1999-03-02 | National Semiconductor Corporation | Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure |
| JP3312102B2 (ja) * | 1996-11-27 | 2002-08-05 | シャープ株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6461982B2 (en) * | 1997-02-27 | 2002-10-08 | Micron Technology, Inc. | Methods for forming a dielectric film |
| JPH10265948A (ja) * | 1997-03-25 | 1998-10-06 | Rohm Co Ltd | 半導体装置用基板およびその製法 |
| US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| US6133051A (en) * | 1998-06-30 | 2000-10-17 | Advanced Technology Materials, Inc. | Amorphously deposited metal oxide ceramic films |
| KR19990084635A (ko) | 1998-05-08 | 1999-12-06 | 정선종 | 강유전체 트랜지스터 메모리 소자 |
| US6339238B1 (en) * | 1998-10-13 | 2002-01-15 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
| US6255121B1 (en) * | 1999-02-26 | 2001-07-03 | Symetrix Corporation | Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor |
| US6140672A (en) * | 1999-03-05 | 2000-10-31 | Symetrix Corporation | Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor |
| US6236076B1 (en) * | 1999-04-29 | 2001-05-22 | Symetrix Corporation | Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material |
-
1998
- 1998-12-10 DE DE19857038A patent/DE19857038A1/de not_active Withdrawn
-
1999
- 1999-12-01 KR KR10-2001-7007271A patent/KR100481777B1/ko not_active IP Right Cessation
- 1999-12-01 DE DE59913422T patent/DE59913422D1/de not_active Expired - Lifetime
- 1999-12-01 US US09/857,262 patent/US6737689B1/en not_active Expired - Fee Related
- 1999-12-01 WO PCT/DE1999/003817 patent/WO2000035019A1/de active IP Right Grant
- 1999-12-01 CN CN99814046A patent/CN1129190C/zh not_active Expired - Fee Related
- 1999-12-01 JP JP2000587383A patent/JP2002532884A/ja active Pending
- 1999-12-01 EP EP99966810A patent/EP1149421B1/de not_active Expired - Lifetime
- 1999-12-09 TW TW088121552A patent/TW434905B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980065506A (ko) * | 1997-01-10 | 1998-10-15 | 김광호 | 단결정 강유전체막을 구비하는 반도체장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000035019A1 (de) | 2000-06-15 |
| CN1329756A (zh) | 2002-01-02 |
| JP2002532884A (ja) | 2002-10-02 |
| US6737689B1 (en) | 2004-05-18 |
| DE19857038A1 (de) | 2000-06-29 |
| TW434905B (en) | 2001-05-16 |
| CN1129190C (zh) | 2003-11-26 |
| EP1149421A1 (de) | 2001-10-31 |
| KR20010086097A (ko) | 2001-09-07 |
| EP1149421B1 (de) | 2006-05-10 |
| DE59913422D1 (de) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481777B1 (ko) | 강유전 메모리 전계-효과 트랜지스터 장치 및 이것의 제조방법 | |
| JP3460095B2 (ja) | 強誘電体メモリ | |
| EP0749167B1 (en) | Ferroelectric capacitor for semiconductor integrated circuit and method for manufacturing the same | |
| US20010052608A1 (en) | Multilayer electrode for a ferroelectric capacitor | |
| US6660588B1 (en) | High density floating gate flash memory and fabrication processes therefor | |
| EP1220318A1 (en) | Nonvolatile memory | |
| JPH07109887B2 (ja) | 電界効果トランジスタ、これに用いる誘電体積層構造およびこれらの製造方法 | |
| KR20040002818A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| WO1995008187A1 (en) | High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same | |
| KR100407232B1 (ko) | 직접회로와이직접회로의제조방법 | |
| JPH10341002A (ja) | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 | |
| JPH09205181A (ja) | 半導体装置 | |
| KR20020035616A (ko) | 강유전성 트랜지스터 | |
| US6608339B2 (en) | Ferroelectric memory element | |
| EP0851473A2 (en) | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device | |
| US6750501B2 (en) | Transistor type ferroelectric body nonvolatile storage element | |
| KR20020064624A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| KR19990084635A (ko) | 강유전체 트랜지스터 메모리 소자 | |
| JPH0590599A (ja) | 強誘電体デバイス | |
| US6770574B2 (en) | Method of forming a dielectric layer | |
| EP1168457A2 (en) | Ferroelectric memory cell and method of manufacture | |
| US7262098B2 (en) | Manufacturing process of a semiconductor non-volatile memory cell | |
| KR100470834B1 (ko) | 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법 | |
| JP3849105B2 (ja) | 強誘電体メモリの製造方法 | |
| KR100485916B1 (ko) | 강유전성 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |