TW434905B - FEMFET-device and its production method - Google Patents

FEMFET-device and its production method Download PDF

Info

Publication number
TW434905B
TW434905B TW088121552A TW88121552A TW434905B TW 434905 B TW434905 B TW 434905B TW 088121552 A TW088121552 A TW 088121552A TW 88121552 A TW88121552 A TW 88121552A TW 434905 B TW434905 B TW 434905B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
item
patent application
femfet
Prior art date
Application number
TW088121552A
Other languages
English (en)
Inventor
Till Schlosser
Thomas Peter Haneder
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW434905B publication Critical patent/TW434905B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Α7 Β7 五、發明說明() (請先間讀背面之注意事項Θ寫本頁) 本發明偽關於一種 FEMFET 元件(FEMFET= ferroelectric memory field-effect transistor),其是依據申請專 利範園第1項前言部分而構成,此種元件在E P 0 5 6 6 5 8 5 B 1.中已為人所知。 E P 0 5 β 6 5 8 5 B 1掲示一般之記億胞配置,其作為記 億胞用之場效電晶體在閘極介電質中具有一種鐵電層 (F R M F E T s )。此文件中特別建議閘極介電質以多層式介 電質來構成,其中第一 Si〇2層設置在基板上,第一 Si〇2 層_h方施加鐵電層且其上施加第二S ί 0 2層,一種例如 由多晶矽所構成之閘極電極施加於第二S i 0 2層上。 在撤電子技術中最近使用一些鐵電性材料(大部份是 0欽礦(Perowskite))來製造永久性記憶元件。由於此 種材料之自發性及剩磁性之電性上之極化現象,則可使 電荷(卽,資訊)永久性地儲存箸。鐵電性材料通常用作 電容器中之介電質或用作場效電晶體之閘極堆壘。 經濟部智慧財產局員工消費合作社印製 具有鐵電性閘極材料之場效電晶體是構成永久性單一 雷晶體-記億胞(其具有極短之寫入時間,拭除時間(相 對於EEPROHs而言)及讀出時間)所需之原始基本元件。 由於場效電晶體之通道上方之此種鐵電性材料之剩磁性 極化現象以及由此所發出之電場,則不同之狀態(例如 ,反相(invers丨on)或累積(accumulation))可儲存在鐵 電性材料下方之半導體基板(通道)中。電晶體之操作狀 態和導電性因此可藉由鐵電質而永久性地改變。可思考 成下述情況:可利用此種組件來儲存資訊或區別不同之 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 434&§m A7 _B7_五、發明說明(2 ) 邏輯狀態。資訊之儲存是Μ由施加一種足夠大之電壓至 鐵雷性材料來達成。這樣可以適當之方式來改變此種材 料之極化現象。本發明之目的是直接在通道區上方(即,直接在半導體 基板上)沈積鐵電性材料,以便使工作中之電晶體保持 經濟部智慧財產局員工消費合作社印製 能 功 之 件 害 損 會 性 特 0 面 性界 電之 之良 奸不 良 或一 層保 一 確 置可 設面 外方 另 一 間層 之些 料這 材 〇 性丨 電 鐵 和 板 基 在 議 建層 I , ljfs· 此介 因層 多 層 緩 介 胃 i-n 所 對 性 ΠΠ 特 ί 之 Μ ^Ε®Λ 電 。(1 之性數 好特常 良之電 保件介 確組之 可響大 此影很 因 會 種 ,不 一 面能有 界可具 之儘常 矽是通 至而料 之方材 好一性 夠另.電 足但鐵 種 , 至 百 數 是 值 其 中 體 晶 電 效 Γ,場 e 性 數電 常鐵 電在 介 和 層 1_ιίίίΐ 緩 霞 SR 介 板 基 體 導 半 。緩 路電 g&VI -¾ S/ 瑕 . 串變 之改 成來 構壓 所電 容之 i hr IpDT Jo 之,很 小以 大可 同此 不因 由化 種椁 一 之 成料 形材 質性 8 K 鐵鐵 度 厚 層 之 小 很 及 以 會 都 份 Β· 0 大 絶 的 壓 電 ε 之 之上 大合 且 可層 儘種 種 此 1 於 有加 具施 需種 此一 因刖 層 否 種 · 較 〇 成險 造危 會之 樣穿 這擊 ,性 上電 層生 電發 鐵中 於層 降各 下使 會 會 不及 而以 上 壓 層雷 間化 中式 於稃 降之 下大 gic電 界 s S 使 的之 β - < 而 Mi 之有降 層程壓 間製電 中與之 _種大 一 較 I-- 成 1-形£ 或之 2 小 io較 其 於 由 會 板 基 _ 導 半 在 免S1 避之 須然 : 自 意種 2 注 一 ο 須成si 是形為 別上因 特而 , 壓 電 化 式 程 之 大 較 成 造 會 樣 這 即 化 劣 性 特 之 體 晶 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------裝--- (請先閱讀背面之注意事項h寫本頁) . -線. 3490 A7 B7 五、發明說明() 為了避開此種問題,則建議使用較大介電常數之穩定性 氣化物(例如,C e 0 2 , Y 2 0 3或Z r 0 2 )以作為介電緩衝 廣,' 上述習知方式中之缺點已證實:在鐵電性材料之各成 份和半導體基板之間所發生的擴散過程同樣會大大地使 雷晶體之待性劣化,,此種問題可藉由介電缓衝層之層厚 度d之提高夾克服,但這樣仍然會如上所述一般而增大 霉件擊穿之危險性。 本發明之目的因此是改良本文開頭所定義之F E M F E T元 件,以便消除一呰干擾性之擴散過程而不會使電晶體之 電件劣化。 依據本發明,上逑目的是由申請專利範圍第1項之F E M F Ε Τ 元件以及第6項中相對應之製造方法來達成。 本發明之FEMFET元件相對於習知之解法而言所具有之 優點是:不會發生干擾性之擴散現象,同時該閛極堆疊 不須太厚。 本發明之基本理念是;閘極堆疊具有至少一種薄的擴 散位障層,其配置在最下方之鐵電層和半導體基板之間 須依據所使用之鐵電質來構成此種薄的擴散位障層, 使其可防止各成份由鐵電層往外擴散至半導體基板中。 申請專利範圍第1項中所述之F E H F Ε Τ元件之有利之其 它形式及改良可參閲申請專利範圍各附層項。 依據較佳之形式,上述之擴散位障層具有一種氮化矽 層。 -5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公釐) ---------------裝—— (請先閱讀背面之注意事項t寫本頁) . -線_ 經濟部智慧財產局員工消費合作社印製
A7 _B7_ 五、發明說明(4 ) 依據其它較佳之形式,此種氤化矽層直接設置在半導 體基板上。一般之識雷質電晶體只使用陶瓷氣化物作為 介雷質中間層。氮化矽在與基板之先前已進行之淨化過 稈(去除自然之氧化物)結合時就新材料之狀態而言可提 供許多優點:恃別是界面之良好品質,足夠大之相對之 介電常數以及在很小之層厚度時可優越地作為擴散位障 用,、 依據其它較佳之形式,在閘極堆蠱中在鐵電層和半導 體基板之間至少設置一層介電緩衝.層,.,因此在同時具有 擴散持續性時可提供閛極堆疊之電容。 依據其它較佳之實施形式,介電緩衝層直接設置在半 導體基板上c·這在介電緩衝層和半導體基板具有良好之 界而特性時是適當的。 本發明之實施例顏示在各圖式中且説明於下。 圖式簡單説明: 第].圖 依據本發明第一實施例之F E M F E T元件之圖解。 第2圖 依據本發明第二實施例之FEMFET元件之圖解。 在這些圖式中相同之參考符號表示相同或功能相同之 元件。 第1圖是本發明第一實施例之F E M F Ε Τ元件之圖解。 在第1圖中,10表示半導體基板,S是源極區,D是 汲極區,Κ是通道區,G S是閘極堆叠,5 0是擴散位障層 ,F Ε!是鐵電層,G Ε是閘極電極。 在第一實施例之範圍中,建議一種由較高純度之界面 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) -------------I · 1 I (請先閱讀背面之注意事項b寫本頁〕 訂:
A 經濟部智慧財產局員工消費令作社印製 3 4. A7 B7 五、發明說明( 。!:氣 0 ^ 0障If酸^ ^ 0 散fi 擴除以 為去能 作在時 以 .} 2 合中 ο 組具 S 之 Η 成二 0 e /Ί 开 t=% 〒 S 氣 所 U ) .— ^ 4(cs “5S;之 13集上 (S串10 矽之板 化代基 氛現體 和在導 間 之 驟 步 個二 此 在 會 不 而 用 作 所 氣 大 之 用 4 K 化 3 氯 ♦LcHn S 種 積一 fc y SS 0 接受 S1 上板 而基 表體 板導 基半 在使 可 是 於 物 化 , m02 心ce _ ( _τΐ~*ί·.: W物 員 I b 不ιί 而氣 而瓷 4 Ν 陶 3 用 • I S 使 積在 沈這 接 -直成 上形 10之 板9) 基 ο 體si 導是 半 別 在特 或 的 生 發 會 是 時 和 時 較 士 較 這 r e 之 9 7 約 大 有 具 倍二 大 者 較 會 比 因 0 電 化 式與 程si 之時 體同 晶 〇 電倍 ,二 下小 件時 條層 同間 相中 它為 其作 在 2 好 還 質 品 的 而 界 之鐵 間和 之10 物板 化基 氣體 瓷導 陶半 與在 矽 4 較 N 3 會 I 質S 品 , 之 面 界 的 間 之 外 此 此面逹 加界了 施的為 在間。 且之響 障層影 位障所 散位份 擴散成 之擴散 好和擴 良矽可 為。之 極化料 種氣材 1 被性 是 會 電 間不鐵 之平到 FR幾受 料時會 材料不 性材此 電種 因 ηπ擴 個為 數作 /IV 矽 化 氮 以 其 經濟部智慧財產局員工消費合作社印製 造 製 薄:|之 常 非 成 作 可造 矽製 化之 氮體 . 晶 壓電 電 質 化電 式鐵 程種 之此 小Η層 常 1 障 非第位 到 散 統 傳 似 類 常 bh TTTs 面 .方 它 其 在
區 S形 L0盆 由些 藉 一 上入 板植 基在 之 0 性區er 電動St 導主IV 半非(C 或氣 FM Η 用 具 Η 術 技 後 之 蒸 & 式卩 肋" i R & 隹3 ΐ串 2 些丨露 以 一 D裸 定U使 界卩氣 在 Ρ Ϊ 區 面 表 化 淨 已 在 序 程 4 D Ν V C 3 msi 或' ϊ / /匕 及彳 氮 法I Ϊ之 N 密 RT濃 1¾ 種 如一 例積 後沈 然熱 0 上 化而 淨表 被之 望 期 所 至 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 五、發明說明() 之厚度而不會使基板在此段時間中受到一種氧化用之大 氣所作用。然後例如以一段式或多段式之溶膠(S 〇 1 G e 1 ) 方式或以C V D程序來沈積鐵電性材料(例如,钽酸緦鉍 (S B T )或鈦酸鉛锆ί P Z T )).巨Μ由隨後之退火步驟而進入所 期望之鐵電件相位(p h a s e )中。在對此種材料進行結構 .化之後棺人源極和汲極且藉由一種適當之電極材料來達 成接觸作用。 鐵電性材料同時平坦地與此種電極材料相接觸,這樣 耶可産生源極,汲極和閘極用之各接點。 第2圖是本發明第二實施形式之FEMFET元件之圖解。 在第2圖中除了上述之各參考符號之外,60表示一種 介雷鍰衝層。 在第二實施形式中,在擴散位障層50上施加一種介電 緩衝層6 0。這樣所具有之優點是:鐵電層F E下方之層可 以較厚之方式構成,但氤化矽之良好特性,恃別是由於 不同之電容所形成之串聯電路之電性,可進一步獲得改 房或至少不會劣化。 由於較厚之層具有相同之電容,則此層上之電壓降可 保持定值自.此層所受到之場強度因此可降低。 可靠性以及電性上之擊穿特性因此可有利地受到影響 。這是可能的,因為氣化物(例如C e 0 2 )之相對介電常 數6:广=20-25.這較氮化矽之£「還大2.5倍且因此可在 相同之有效電容時以較厚之方式構成。 雖然本發明先前是依據較佳之實施例來描述,但其並 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--- (請先閱讀背面之注意事項l^r本頁) 訂_ .線- 經濟部智慧財產局員工消費合作社印製 434§ A7 B7 五、發明說明(7 ) 不限於這呰實施例,而是可以不同之形式來修正。 例如此穗由介電緩衝層和擴散位障層所構成之序列是 可反向的,使介電緩衝層位於基板上而擴散位障層位於 介霄德衝層上。 亦可琛取一種三明冶結構,其具有交替配置之介電緩 衝餍粕擴散位障層。 半導體基板此種”概念”是以一般性之意義來解釋,因 此可表示單晶之晶圓基板或盆形之基板,磊晶式基板等 等。 可使用所有適合用來去除自然氣化物之方法來淨化基 板,、 符號之説明 (請先閱讀背面之注意事項寫本頁) 裝 _ 訂· 經濟部智慧財產局員工消費合作社印製 10... 導 am 體 基 板 S…. 極 區 …敢 極 區 K .… …ΐΐ 道 區 G S… …間 極 堆 餐 50… 散 位 障 層 FE ... …鐵 電 層 G R… 極 電 極 6 0... …A 電 緩 衝 層 -9 - -線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. .ο;, ϋ 4 34 0988ΰ ABCD 六、申請寻利範圍 1.. 一種FEMFET元件,其包括: -一値半導體基板(1 0 ); -至少一個設置在半導體基板(1 0 )中之場效電晶體(S , I) . K , G S ),其具有一個源極區(S ),汲極區(D ),通道 區(K )和閘極堆# ( G S ); -閫極堆# i G S )至少具有一種鐵電層(F E );其特徽為: 閛極堆# ( G S )具有至少一層薄的擴散位障層(5 0 ), 其是配詈在最下方之鐵雷層(FE)和半導體基板(10)之 間目其構成方式須使其可防止各成份由鐵電層(F Ε )往 外擴戢至半導體基板(1 0 )中。 2 .如申請專利範圍第1項之F E M F Ε Τ元件,其中擴散位障 層(5 0 )具有一種氮化矽層。 3 .如申請專利範圍第2項之F E M F Ε Τ元件,其中氪化矽層 首接設置在半導體基板(10)上。 4 .如申請專利範圍第1 , 2或3項之F E H F Ε Τ元件,其中在 閛極堆# ( G S )中在鐵電層(F Ε )和半導體基板(1 〇 )之間 設看牵Φ —層介電緩衝層(6 0 )。 5 .如申請專利範圍第4項之F Ε Μ卩Ε Τ元件,其中介電緩衝 層(6 0 )直接配置在半導體基板U 〇 )上。 6 .—種如申請專利範圍第2項所述之FEMFET元件之製造 方法.其特徽為:位於半導體基板(1 〇 )上之自然氧化 物以蝕刻程序來去除且隨後以同次(i n s i t u )之方式 沈積氤化矽層,此時半導體基板(10)不會受到氧化用 之大氣所影響。 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) --------------裝--- * = \] (請先閱讀背面之注意事項一Lj寫本頁) - .線· 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 A8 B8 C8 D8 種FEMFET元件之製造方法,此種FSMFET元件傺指申 者ί. 述米 所奈 項個 一 數 任以 中是 項0) 5 5 ( 第層 至障 1 位成 第散製 圍擴來 範:度 利為厚 專微之 請待中 之 法 方 本 圍 *-B \1/ (請先閱讀背面之注意事項'iiv寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐)
TW088121552A 1998-12-10 1999-12-09 FEMFET-device and its production method TW434905B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19857038A DE19857038A1 (de) 1998-12-10 1998-12-10 FEMFET-Vorrichtung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
TW434905B true TW434905B (en) 2001-05-16

Family

ID=7890644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121552A TW434905B (en) 1998-12-10 1999-12-09 FEMFET-device and its production method

Country Status (8)

Country Link
US (1) US6737689B1 (zh)
EP (1) EP1149421B1 (zh)
JP (1) JP2002532884A (zh)
KR (1) KR100481777B1 (zh)
CN (1) CN1129190C (zh)
DE (2) DE19857038A1 (zh)
TW (1) TW434905B (zh)
WO (1) WO2000035019A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940494B2 (ja) * 2001-01-05 2012-05-30 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US7291505B2 (en) * 2002-08-20 2007-11-06 Nxp B.V. Method of manufacturing a ferroelectric device
KR100470834B1 (ko) * 2002-11-23 2005-03-10 한국전자통신연구원 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
JP4744885B2 (ja) * 2005-01-18 2011-08-10 株式会社東芝 半導体装置の製造方法
WO2008072827A1 (en) * 2006-12-15 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric material and method of forming ferroelectric layer using the same
CN102044289B (zh) * 2009-10-20 2012-12-05 中芯国际集成电路制造(上海)有限公司 绿色晶体管、纳米硅铁电存储器及其驱动方法
KR102591098B1 (ko) * 2018-03-29 2023-10-17 연세대학교 산학협력단 강유전성 구조체를 이용한 비휘발성 메모리 소자
CN109449244B (zh) * 2018-10-22 2020-06-26 中国科学院上海技术物理研究所 一种二维半导体和铁电材料功能互补型超宽光谱探测器
CN110277454B (zh) * 2019-06-19 2022-08-09 上海华力集成电路制造有限公司 负电容场效应晶体管及其工艺方法
CN110459611B (zh) * 2019-08-19 2022-05-24 湘潭大学 一种铁电场效应晶体管及其制备方法
US10978485B2 (en) 2019-09-09 2021-04-13 Macronix International Co., Ltd. Vertical-channel ferroelectric flash memory
US11501812B2 (en) * 2020-07-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including ferroelectric memory and methods of forming the same
US11769815B2 (en) * 2021-03-05 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device
US20240120420A1 (en) * 2022-10-05 2024-04-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Ferroelectric field-effect transistors with a hybrid well

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731163A (en) * 1972-03-22 1973-05-01 United Aircraft Corp Low voltage charge storage memory element
US4888820A (en) * 1988-12-06 1989-12-19 Texas Instruments Incorporated Stacked insulating film including yttrium oxide
US6373743B1 (en) * 1999-08-30 2002-04-16 Symetrix Corporation Ferroelectric memory and method of operating same
JP2643833B2 (ja) 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
JP2901493B2 (ja) 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
KR0141160B1 (ko) * 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5955755A (en) * 1996-03-25 1999-09-21 Asahi Kasei Kogyo Kabushiki Kaisha Semiconductor storage device and method for manufacturing the same
US5877977A (en) * 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
JP3312102B2 (ja) * 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
JPH10189966A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
KR100219522B1 (ko) * 1997-01-10 1999-09-01 윤종용 단결정 강유전체막을 구비하는 반도체장치 및 그 제조방법
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
JPH10265948A (ja) * 1997-03-25 1998-10-06 Rohm Co Ltd 半導体装置用基板およびその製法
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6133051A (en) * 1998-06-30 2000-10-17 Advanced Technology Materials, Inc. Amorphously deposited metal oxide ceramic films
KR19990084635A (ko) 1998-05-08 1999-12-06 정선종 강유전체 트랜지스터 메모리 소자
US6339238B1 (en) * 1998-10-13 2002-01-15 Symetrix Corporation Ferroelectric field effect transistor, memory utilizing same, and method of operating same
US6255121B1 (en) * 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6140672A (en) * 1999-03-05 2000-10-31 Symetrix Corporation Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material

Also Published As

Publication number Publication date
WO2000035019A1 (de) 2000-06-15
CN1329756A (zh) 2002-01-02
JP2002532884A (ja) 2002-10-02
US6737689B1 (en) 2004-05-18
DE19857038A1 (de) 2000-06-29
CN1129190C (zh) 2003-11-26
EP1149421A1 (de) 2001-10-31
KR100481777B1 (ko) 2005-04-11
KR20010086097A (ko) 2001-09-07
EP1149421B1 (de) 2006-05-10
DE59913422D1 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
TW434905B (en) FEMFET-device and its production method
TW522550B (en) Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
TW434897B (en) Ferroelectric field effect transistor and method of making same
TW544926B (en) Micromachined electromechanical (MEM) random access memory array and method of making same
TW479311B (en) Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication
TW522555B (en) Ferroelectric capacitor and a semiconductor device
TW473902B (en) Thin film capacitors on silicon germanium substrate and process for making the same
TW473991B (en) Semiconductor device
JPH10270654A (ja) 半導体記憶装置
TW444384B (en) Semiconductor device
CN111952288A (zh) 铁电存储器及其制造方法
TW306037B (zh)
TW461077B (en) Semiconductor element with at least a condensor and the method to its manufacturing
TW312832B (en) Semiconductor memory device and manufacturing method thereof
TW407334B (en) Method to produce barrier-free semiconductor memory devices
US6576479B2 (en) Method for forming vertical ferroelectric capacitor comprising forming ferroelectric material in gap between electrodes
TW483168B (en) Ferroelectric transistor
TW445647B (en) Ferroelectric thin films of reduced tetragonality
TW463258B (en) Fabrication method of semiconductor integrated circuit device
TW498400B (en) Method to produce a structurized metal-layer
TW200401439A (en) Ferroelectric memory integrated circuit with improved reliability
TW442806B (en) Capacitor and its manufacturing process
TW504836B (en) Semiconductor device and method for fabricating the same
TW457704B (en) A condenser arranged in a support frame in a semiconductor arrangement and its manufacturing method
TW448501B (en) Manufacturing of ferroelectric memory cell

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees