KR100475214B1 - 고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법 - Google Patents

고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100475214B1
KR100475214B1 KR10-2002-0044777A KR20020044777A KR100475214B1 KR 100475214 B1 KR100475214 B1 KR 100475214B1 KR 20020044777 A KR20020044777 A KR 20020044777A KR 100475214 B1 KR100475214 B1 KR 100475214B1
Authority
KR
South Korea
Prior art keywords
epoxy
chip ntc
coating
chip
silica
Prior art date
Application number
KR10-2002-0044777A
Other languages
English (en)
Other versions
KR20020070403A (ko
Inventor
엄우식
오영승
정용근
김봉준
Original Assignee
유니썸테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니썸테크놀로지 주식회사 filed Critical 유니썸테크놀로지 주식회사
Priority to KR10-2002-0044777A priority Critical patent/KR100475214B1/ko
Publication of KR20020070403A publication Critical patent/KR20020070403A/ko
Application granted granted Critical
Publication of KR100475214B1 publication Critical patent/KR100475214B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 센서, 온도보상, 돌입전류 차단용으로 사용되는 에폭시 도포형 칩 NTC 서미스터의 구조 및 제조 방법에 관한 것으로, 칩 NTC 소자를 땝납을 이용하여 단자선과 결합시킨 후, 에폭시 도포 전후에 저온에서 소성(경화)가 가능한 실리카함유 저온유기용매용액을 코팅함으로써 수분의 침투에 대해 취약하여 경시변화가 일어나는 에폭시 도포형 칩 NTC 서미스터의 단점을 극복하여, 장기 신뢰성이 우수한 에폭시 도포형 칩 NTC 서미스터를 제조하는 것을 특징으로 한다.

Description

고신뢰성 에폭시 도포형 칩 NTC 서미스터 및 그 제조 방법 {High Reliability Chip-in-Epoxy Type NTC Thermistor and Fabricating Method Therefor}
본원 발명은 부온도계수 특성을 이용한 고신뢰성 에폭시 도포형 칩 NTC 서미스터 (Chip-in-Epoxy Type Negative Temperature Coefficient Thermistor)를 제조하는 방법 및 그 구조에 관한 것으로서, 수분의 침투에 대해 취약하여 경시변화가 용이하게 일어나는 종래의 부온도계수 특성을 이용한 에폭시 도포형 칩 NTC 써미스터 (Chip-in-Epoxy Type Negative Temperature Coefficient Thermistor)의 단점을 극복하여 장기적 신뢰성이 우수한 에폭시 도포형 칩 NTC 서미스터 및 그 제조 방법에 관한 것이다.
일반적으로 NTC 서미스터는 저항 온도 특성을 이용한 화재감지기, 가전 기기, 산업용 기기, 항공 기기, OA 기기, 의료 기기, 주압 기기등의 온도검출용 센서 및 각종 전자 기기 전자 회로의 온도 보상용 소자로 광범위하게 이용된다. 또한 전류, 전압 특성을 이용한 자동용 액위 센서, 습도 및 풍속계 센서와 전류, 시간 특정을 이용한 전자 회로 기기의 돌입 전류 제한용 등 응용 분야도 매우 광범위하다.
종래의 에폭시 도포형 칩 NTC 서미스터는 도1과 같은 구조를 나타내게 된다. 서미스터 특성을 가지는 칩 NTC 소체(11)는 양쪽 끝단의 넓은 면에 은전극 또는 은-유사계열의 전극(예 은-파라디움 전극)이 형성되어 있고, 땝납(13)에 의해 2개의 단자선(12)과 결합된다. 그리고 칩 NTC 소자(14)를 보호하기 위한 외부 보호부로 에폭시(15)를 칩 NTC 소자에 도포를 하여, 에폭시 도포형 칩 NTC 서미스터를 제조한다. 그러나, 도포된 에폭시의 물성은 일반적으로 수분을 흡수하는 특성을 가지고 있으며, 에폭시와 단자선 사이, 에폭시와 땝납 사이 또는 에폭시와 칩 NTC 소체 사이에 미세한 틈이 존재한다. 이러한 에폭시 특성 및 치밀하지 못한 결합 구조로 인하여 에폭시 도포형 칩 NTC 서미스터에 수분이 침투하고, 칩 NTC 서미스터와 수분이 반응하여 에폭시 도포형 칩 NTC 서미스터의 기본특성인 표준 저항값 등 서미스터 특성이 변하게되어 경시변화를 일으키는 문제점이 발생한다. 또한 이러한 에폭시 도포형 칩 NTC 서미스터의 경시변화에 의해 에폭시 도포형 칩 NTC 서미스터가 적용되어 있는 기기의 오동작을 일으키게 되는 문제점이 발생한다.
상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 에폭시 도포형 칩 NTC 서미스터의 제조 공정 중에서 에폭시 도포 전후에 저온에서 소성이 가능한 실리카 함유 저온유기용매용액을 칩 NTC 소자에 단층 또는 다층으로 코팅함으로써 수분의 침투를 차단하여 경시변화를 억제하며 장기적 신뢰성이 우수한 고신뢰성 에폭시 도포형 칩 NTC 서미스터를 제조하고 이러한 서미스터를 제조하는 제조방법을 제공하는 데 있다. 또한 저온에서 소성이 가능한 실리카 함유 저온유기용매용액을 적절하게 소성(경화)시켜 치밀한 유리구조(SiO2)를 얻음으로써 에폭시 수지 자체의 흡습율에 의한 수분 투과를 효과적으로 차단하고, 에폭시와 단자선 사이, 에폭시와 땝납 사이 또는 에폭시와 칩 NTC 소체 사이의 미세한 틈도 밀봉을 해주어 에폭시 내의 칩 NTC 소자를 수분으로부터 완벽히 보호하는데 본 발명의 목적이 있다.
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 부온도계수 특성을 이용한 고신뢰성 에폭시 도포형 칩 NTC 서미스터는 일정 조성(서미스터용 조성)의 분말 혼합물을 성형체로 제조하고 열처리하여 우선적으로 칩 NTC 소결체를 제조한다. 소결체의 양단에 은전극 등의 전극재를 도포하여 전극을 형성한 후에 땜납을 이용하여 전극에 단자선을 부착하여 칩 NTC 소자를 제조한다. 칩 NTC 소자를 보호하기 위해 단자선이 부착된 칩 NTC 소자에 저온에서 소성이 가능한 실리카 함유 저온유기용매용액을 코팅하여 건조 및 소성시킨 후 에폭시를 도포하여 칩 NTC 서미스터 완성품을 제조한다.
또한, 본 발명에 따른 고신뢰성 에폭시 도포형 칩 NTC 서미스터는 일정 조성의 분말 혼합물을 성형체로 제조하고 열처리하여 우선적으로 칩 NTC 소결체를 제조한다. 소결체의 양단에 은전극 등의 전극재를 도포하여 전극을 형성한 후에 땜납을 이용하여 전극에 단자선을 부착하여 칩 NTC 소자를 제조한다. 단자선이 부착된 칩 NTC 소자에 에폭시를 우선 도포하여 건조한 후 저온에서 소성이 가능한 실리카 함유 저온유기용매용액을 코팅하고 이를 건조 및 소성시켜 칩 NTC 서미스터를 제조한다.
또한 신뢰성을 더욱 향상시켜 혹독한 내습조건에서도 안정적인 본 발명에 따른 다층형 고신뢰성 에폭시 도포형 칩 NTC 서미스터는 일정 조성의 분말 혼합물을 성형체로 제조하고 열처리하여 우선적으로 칩 NTC 소결체를 제조한다. 칩의 양단에 은전극 등의 전극재를 도포하여 전극을 형성한 후에 땜납을 이용하여 전극에 단자선을 부착하여 칩 NTC 소자를 제조한다. 단자선이 부착된 칩 NTC 소자에 저온에서 소성이 가능한 실리카 함유 저온유기용매용액을 코팅하여 건조 및 소성한 후 에폭시를 도포한다. 에폭시 건조 후 다시 저온 소성이 가능한 실리카 함유 저온유기용매용액을 코팅하여 건조 및 소성시켜 저온유기용매용액을 복수회 코팅한 다층형 고신뢰성 칩 NTC 서미스터를 제조한다.
용도에 따라 다시 에폭시를 도포한 후 건조하여 다층형 고신뢰성 에폭시 도포형 칩 NTC 서미스터을 제조하며, 또한 경우에 따라 실리카 함유 저온유기용매용액 코팅과 에폭시 코팅을 수차례 반복적으로 행하여 다층형 고신뢰성 에폭시 도포형 칩 NTC 서미스터를 제조한다.
본 발명에 따른 고신뢰성 에폭시 도포형 칩 NTC 서미스터의 제조에 관한 실시예를 도면을 참조하여 하기에서 보다 상세하게 살펴본다.
우선 칩 NTC 소체를 제조하는 방법을 살펴본다. NTC의 일반적인 조성물인 Mn, Ni, Co, Fe, Al, Cu 등의 전이금속원료 적당량, 바람직하게는 Mn3O4, NiO, Co3 O4의 원료를 Ni-Mn-Co 스핀넬(spinel)의 조성에 따라 측량한 적당량을 볼밀(ball mill)을 이용하여 24시간 정도 충분히 습식 혼합하고, 건조한 후 900℃ 정도에서 3시간 동한 하소한 후, 하소된 분말을 볼밀로 24시간 이상 분쇄하여 테이프 캐스팅에 적합한 입도로 미분쇄 한다.
상기와 같이 제조된 하소 분말(약 60wt%)과, 결합제(약 5wt%), 가소제(약 4.3wt%), 용매(약 30wt%), 분산제(약 0.7wt%) 등을 혼합하여 NTC 조성의 슬러리(slurry)를 만든다.
상기와 같이 제조된 슬러리를 테이프 캐스팅법을 통하여 일정 두께(약 70μm)의 그린 시트(Green sheet)로 제조하여 적당한 크기(15×15 cm)로 절단된 그린 시트 원하는 층수(예를 들면 5층)로 적층한 후 가압한다. 적층된 그린 시트는 결합제 및 가소제 등의 유기물의 탈지를 위해 burn-out을 600℃의 온도에서 3시간 정도 유지하여 충분히 유기물을 날려보낸 후 1300℃정도의 온도에서 3시간 정도 소결을 수행하여 소결체로 제조하고, 원하는 칩 NTC 칩 소체를 제조하기 위해 상하 연마를 수행하여 원하는 두께(예를 들면 0.6mm)를 얻는다.
상기와 같이 제조된 판상의 NTC Wafer는 스크린 인쇄를 통하여 양면에 은전극을 도포한 후, 약 750℃가 유지되는 가열 Oven에 3시간 넣어 은전극을 반응시킨다. 전극이 도포된 NTC Wafer는 원하는 칩 NTC 소체의 크기(예로 들면 1.5×1.5mm)로 Dicing Saw를 이용하여 절단하여 원하는 크기의 칩 NTC 소체로 제조한다.
칩 NTC 소체는 상기의 테이프 캐스팅 방법 외에 NTC 조성의 분말을 일반적인 프레싱(Pressing) 방법으로 원하는 크기로 프레스하여 성형체를 형성하고 이를 소결한 후 소결체의 양면에 전극을 도포하여 제조한다.
또한 칩 NTC 소체는 필요에 따라 테이프 캐스팅법 또는 스크린 프링팅법등에 의해 제조된 그린 시트에 내부 전극을 인쇄한 복수의 NTC 성형 시트를 적층하고 적층된 성형 시트를 가압한 후, 소성후의 크기가 패키지(package)에 적합한 크기, 예를들면 1.5mm×1.5mm가 되도록 절단하고, 유기물의 탈지를 위해 burn-out하여 충분히 유기물을 날려보낸 후 소결을 수행하여 소결체로 제조하고, 적층 NTC 소결체의 내부전극과 연결되도록 소결체의 양 끝단에 외부 전극을 형성하여 적층형 칩 NTC 소체로 제조한다.
첫 번째 실시예로서 도2에 나타낸 에폭시 내부에 유리질 보호막을 형성한 고신뢰성 에폭시 도포형 칩 NTC 서미스터는 아래와 같이 제조된다.
상기와 같이 여러 방법으로 제조된 칩 NTC 소체(21)를 두 개의 단자선(22) 사이에 끼워 액상의 납이 있는 납조에 단자선 사이에 끼워진 칩 NTC 소체를 담가서 땜납(23)을 수행함으로 칩 NTC소체와 단자선을 부착한다. 땜납을 형성한 칩 NTC 소자(24)를 저온 소성이 가능한 실리카 함유 저온유기용매용액인 저온형 TEOS(Tetra-Ethyl-Ortho-Silicate) 또는 폴리시라잔(Polysilazane)으로 코팅한다.
이때 코팅은 저온유기용매용액에 단자선이 부착된 칩 NTC 소자를 디핑(Dipping)하는 디핑법 또는 용액을 스프레이하는 스프레이법(Spray)을 이용하여 하여 칩 NTC 소체에 부착된 단자선 부분 및 칩 NTC 소체 전체가 코팅되도록 실리카 코팅부(25)를 형성하며, 코팅이 수행되는 온도는 상온 또는 상온 근처의 온도이다.
저온유기용매용액으로 코팅된 칩 NTC 소자는 200℃이하의 온도, 24시간 이내로 건조 및 소성시켜 유리구조인 SiO2를 형성시켜준다. 코팅된 저온유기용매용액은 저온에서 소성이 가능하며 소성되며 치밀한 유리구조의 SiO2를 형성하여 칩 NTC 소자 전체를 밀봉하게 된다. 이때 형성되는 SiO2 막의 두께는 0.1에서 수십 ㎛까지 형성된다. 코팅 조건 및 코팅 회수를 적절히 조절하면 SiO2 막의 두께를 보다 폭 넓고 다양하게 변화시킬 수도 있다.
실리카 코팅부(25)를 완전 건조 후 에폭시를 일반적인 에폭시 도포법으로 도포한 후, 120℃, 1시간의 건조과정을 거처 에폭시 도포부(26)가 형성된 고신뢰성 에폭시 도포형 칩 NTC 써미스터를 완성한다.
두 번째 실시 예로서 도3에 나타낸 에폭시 내부에 유리질 보호막을 형성한 고신뢰성 에폭시 도포형 칩 NTC 서미스터는 아래와 같이 제조된다.
상기와 같이 제조된 칩 NTC 소체(31)를 두 개의 단자선(32) 사이에 끼워 액상의 납이 있는 납조에 소체부분을 넣어 땜납(33)을 수행한다. 땜납을 형성한 칩 NTC 소자(34)에 전체에 에폭시가 코팅되도록 에폭시를 도포한다. 도포된 에폭시를 120℃, 1h에서 건조하여 에폭시 도포부(36)를 형성한다. 다음으로, 에폭시 도포부(36)을 형성한 칩 NTC 소자(34)를 저온 소성이 가능한 실리카 함유 저온유기용매용액인 저온형 TEOS(Tetra-Ethyl-Ortho-Silicate) 또는 폴리시라잔(Polysilazane)으로 코팅한다. 이때 코팅은 저온유기용매용액에 단자선이 부착된 칩 NTC 소자를 디핑(Dipping)하는 디핑법 또는 용액을 스프레이하는 스프레이법(Spray)을 이용하여 하여 에폭시 도포부 전체가 코팅되도록 실리카 코팅부(35)를 형성한다. 실리카 코팅부를 200℃ 이하의 온도, 24시간 이내로 건조 및 소성하여 유리구조인 SiO2를 형성시켜 고신뢰성 에폭시 도포형 칩 NTC 서미스터를 제조한다.
세 번째 실시예로서 도4에 나타낸 에폭시 내외부에 유리질 보호막을 형성한 다층형 고신뢰성 에폭시 도포형 칩 NTC 서미스터는 아래와 같이 제조된다.
상기와 같이 제조된 칩 NTC 소체(41)를 두 개의 단자선(42) 사이에 끼워 액상의 납이 있는 납조에 소체부분을 넣어 땜납(43)을 수행한다. 땜납을 형성한 칩 NTC 소자(44)를 저온 소성이 가능한 실리카 함유 저온유기용매용액인 저온형 TEOS(Tetra-Ethyl-Ortho-Silicate) 또는 폴리시라잔(Polysilazane)으로 코팅한다.
이때 코팅은 저온유기용매용액에 단자선이 부착된 칩 NTC 소자를 디핑(Dipping)하는 디핑법 또는 용액을 스프레이하는 스프레이법(Spray)을 이용하여 하여 칩 NTC 소체에 부착된 단자선 부분 및 칩 NTC 소체 전체가 코팅되도록 제1 실리카 코팅부(45)를 형성한다.
저온유기용매용액으로 코팅된 칩 NTC 소자는 200℃이하의 온도, 24시간 이내로 건조 및 소성시켜 유리구조인 SiO2를 형성시켜준다. 이때 형성되는 SiO2 막의 두께는 0.1에서 수십 ㎛까지 형성된다. 코팅 조건 및 코팅 회수를 적절히 조절하면 SiO2 막의 두께를 보다 폭 넓고 다양하게 변화시킬 수도 있다.
제1 실리카 코팅부(45)를 완전 건조 후 제1 실리카 코팅부 전체가 코팅되도록 에폭시를 일반적인 에폭시 도포법으로 도포한 후, 120℃, 1h의 건조과정을 거처 제1 에폭시 도포부(46)를 형성한다. 제1 에폭시 도포부(46)가 형성된 NTC 칩 소자를 상기와 동일한 방법으로 저온유기용매용액으로 제1에폭시 도포부(46) 전체를 코팅하여 제2 실리카 코팅부(47)를 형성한다. 제2 실리카 코팅부(47)를 상기와 같은 방법으로 건조시킨 후 제2 실리카 코팅부(47) 전체가 코팅되도록 에폭시를 도포한 후 도포된 에폭시를 건조하여 다층형 고신뢰성 에폭시 도포형 칩 NTC 서미스터를 완성한다. 이때 실리카 코팅부의 두께, 층수 및 에폭시 코팅부의 두께, 층수는 원하는 소자 특성에 따라 적절하게 조절된다.
다른 실시예로서 칩 NTC 소자에 직접 접촉하는 에폭시 코팅부를 먼저 형성하고 실리카 코팅부와 에폭시 코팅부를 교호로 상기와 같은 방법으로 복수회 형성하여 다층형 고신뢰성 에폭시 도포형 칩 NTC 서미스터를 제조한다.
상술한 바와 같이 본 발명은 에폭시 도포형 칩 NTC 서미스터의 제조 공정 중에서 에폭시 도포 전후에 저온 소성이 가능한 실리카 함유 저온유기용매용액을 단층 또는 다층 코팅함으로써 치밀한 유리질을 형성하여 수분의 침투를 차단하고 장기 신뢰성이 우수한 고신뢰성 에폭시 도포형 칩 NTC 서미스터를 제조할 수 있는 효과가 있다.
도 1 종래 에폭시 도포형 칩 NTC 서미스터의 구성도
도 2 본 발명에 의한 에폭시 내부에 유리질 보호막을 형성한 고신뢰성 에폭시 도포형 칩 NTC 서미스터의 구성도
도 3 본 발명에 의한 에폭시 외부에 유리질 보호막을 형성한 고신뢰성 에폭시 도포형 칩 NTC 서미스터의 구성도
도 4 본 발명에 에폭시 내외부에 유리질 보호막을 형성한 다층형 고신뢰성 다층형 에폭시 도포형 칩 NTC 서미스터의 구성도
〈도면의 주요 부분에 대한 부호의 설명〉
21, 31: 칩 NTC 소체 22, 32: 단자선
23, 33: 땝납 24, 34: 칩 NTC 소자
25, 35: 실리카 코팅부 26, 36: 에폭시 코팅부

Claims (10)

  1. 부온도 계수 특성을 가지는 칩 NTC 소결체;
    상기 칩 NTC 소결체의 양끝단의 표면에 형성된 전극;
    상기 칩 NTC 소결체 표면의 상기 전극에 부착된 단자선;
    상기 단자선이 부착된 칩 NTC 소자를 감싸는 외부보호부를 포함하며,
    상기 외부보호부는 실리카 함유 저온유기용매용액을 코팅하여 형성된 실리카 코팅부 및 에폭시 코팅부를 포함하는 고신뢰성 에폭시 도포형 칩 NTC 서미스터.
  2. 제 1 항에 있어서, 상기 외부보호부는,
    각기 적어도 한개 이상의 상기 실리카 코팅부와 상기 에폭시 코팅부가 순차적으로 형성되거나, 각기 적어도 한개 이상의 상기 에폭시 코팅부와 상기 실리카 코팅부가 순차적으로 형성된 고신뢰성 에폭시 도포형 칩 NTC 서미스터.
  3. 삭제
  4. 제 1 항에 있어서, 상기 실리카 함유 저온유기용매용액은 저온형 TEOS 또는 폴리시라잔을 이용하는 고신뢰성 에폭시 도포형 칩 NTC 서미스터.
  5. 부온도 계수 특성을 가지는 칩 NTC 소결체를 제조하는 단계;
    상기 칩 NTC 소결체의 양끝단의 표면에 상기 전극을 형성하는 단계,
    상기 칩 NTC 소결체 표면의 상기 전극에 땝납으로 단자선을 부착하는 단계,
    실리카 함유 저온유기용매용액을 이용하여 실리카 코팅부를 형성하고, 에폭시 코팅부를 형성하여 상기 단자선이 부착된 칩 NTC 소자를 감싸는 단계;를 포함하는 고신뢰성 에폭시 도포형 칩 NTC 서미스터의 제조방법.
  6. 삭제
  7. 삭제
  8. 제 5 항에 있어서,
    상기 실리카 함유 저온유기용매용액을 이용하여 형성된 상기 실리카 코팅부는 디핑법 또는 스프레이법을 이용하여 상온에서 코팅한 후 200℃ 이하에서 24시간 이내로 건조 소성하여 형성되는 고신뢰성 에폭시 도포형 칩 NTC 서미스터의 제조방법.
  9. 삭제
  10. 삭제
KR10-2002-0044777A 2002-07-29 2002-07-29 고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법 KR100475214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044777A KR100475214B1 (ko) 2002-07-29 2002-07-29 고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044777A KR100475214B1 (ko) 2002-07-29 2002-07-29 고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020070403A KR20020070403A (ko) 2002-09-09
KR100475214B1 true KR100475214B1 (ko) 2005-03-10

Family

ID=27727531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044777A KR100475214B1 (ko) 2002-07-29 2002-07-29 고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100475214B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220143220A (ko) 2021-04-15 2022-10-25 한국과학기술원 의료영상 처리 장치와 그 의료영상 학습 방법 및 의료영상 처리 방법
KR20240146309A (ko) 2023-03-29 2024-10-08 재단법인 아산사회복지재단 적대적 생성 신경망을 이용한 의료영상 처리 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037342A (ja) * 1989-06-04 1991-01-14 Somar Corp 薄膜張付装置
KR970046272U (ko) * 1995-12-28 1997-07-31 센서용 부온도계수 서미스터
JPH11144913A (ja) * 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd サーミスタ温度センサ
US6201464B1 (en) * 1993-03-30 2001-03-13 Murata Manufacturing Co., Ltd. Thermistor device having uninsulated peripheral edge

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037342A (ja) * 1989-06-04 1991-01-14 Somar Corp 薄膜張付装置
US6201464B1 (en) * 1993-03-30 2001-03-13 Murata Manufacturing Co., Ltd. Thermistor device having uninsulated peripheral edge
KR970046272U (ko) * 1995-12-28 1997-07-31 센서용 부온도계수 서미스터
JPH11144913A (ja) * 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd サーミスタ温度センサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220143220A (ko) 2021-04-15 2022-10-25 한국과학기술원 의료영상 처리 장치와 그 의료영상 학습 방법 및 의료영상 처리 방법
KR20240146309A (ko) 2023-03-29 2024-10-08 재단법인 아산사회복지재단 적대적 생성 신경망을 이용한 의료영상 처리 장치 및 방법

Also Published As

Publication number Publication date
KR20020070403A (ko) 2002-09-09

Similar Documents

Publication Publication Date Title
TWI395234B (zh) 積層電子零件及其製造方法
EP2019395B1 (en) Stacked electronic part and method of manufacturing the same
JP6096918B2 (ja) 温度プローブおよび温度プローブの製造方法
CN103632784B (zh) 一种叠层片式热压敏复合电阻器及其制备方法
EP0429633A4 (en) Thermistor and method of making the same
KR100475214B1 (ko) 고신뢰성 에폭시 도포형 칩 ntc 서미스터 및 그 제조 방법
JP4682214B2 (ja) セラミック素子及びその製造方法
JP4907138B2 (ja) チップ型ｎｔｃ素子
KR100475213B1 (ko) 고신뢰성 유리 도포형 칩 ntc 서미스터 및 그 제조 방법
JP2006278602A (ja) ガラスセラミック基板
TWI585786B (zh) Electronic parts manufacturing methods and electronic components
JPH07161503A (ja) チップ型サーミスタ
JP4583121B2 (ja) ガラスセラミック基板
JPH0214501A (ja) 電圧非直線抵抗器
JP2001168406A (ja) 積層型圧電セラミック電子部品及びその製造方法
JPH0547513A (ja) 積層型バリスタの製造方法
KR100931395B1 (ko) 세라믹 다기능 감지소자
US5430429A (en) Ceramic resistor wherein a resistance film is embedded
JP2006156499A (ja) 複数個取り基板およびガラスセラミック基板
KR100374506B1 (ko) 고주파 적층 칩 부품 및 그 제조 방법
KR100324582B1 (ko) 관통형 구조의 정특성 서미스터 및 그 제조 방법
KR20060046908A (ko) 부온도 계수 써미스터 온도 센서 및 이의 제조 방법
JPH0689803A (ja) 電圧非直線抵抗体の製造方法
JP2022152136A (ja) 通信衛星用のセラミック配線基板
KR100340130B1 (ko) 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee