KR100464386B1 - 반도체소자의트랜지스터제조방법 - Google Patents
반도체소자의트랜지스터제조방법 Download PDFInfo
- Publication number
- KR100464386B1 KR100464386B1 KR1019970024198A KR19970024198A KR100464386B1 KR 100464386 B1 KR100464386 B1 KR 100464386B1 KR 1019970024198 A KR1019970024198 A KR 1019970024198A KR 19970024198 A KR19970024198 A KR 19970024198A KR 100464386 B1 KR100464386 B1 KR 100464386B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor substrate
- gate electrode
- silicon layer
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 239000002019 doping agent Substances 0.000 claims abstract description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000000694 effects Effects 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910021339 platinum silicide Inorganic materials 0.000 claims abstract description 3
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000010970 precious metal Substances 0.000 claims 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 반도체 소자의 트랜지스터 제조방법은 게이트 전극의 표면과 상기 게이트 전극의 양측의 반도체 기판 상에 선택적으로 실리콘층을 형성한 후, 상기 실리콘층이 형성된 반도체 기판의 전면에 불순물을 이온주입한다. 이어서, 상기 불순물이 이온주입된 반도체 기판을 어닐닝하여 상기 반도체 기판에 소오스/드레인 영역을 형성한다. 그리고, 상기 게이트 전극의 표면과 상기 소오스/드레인 영역 상에 백금 실리사이드층, 니켈 실리사이드층 또는 팔라디움 실리사이드층으로 이루어진 유사 귀금속(near-noble metal) 실리사이드층을 형성하여, 상기 유사 귀금속 실리사이드층과 상기 반도체 기판의 계면에 도펀트들이 축적되는 스노우플로우 효과에 의해 접합 저항 및 접합 누설 전류를 감소시킨다. 본 발명의 반도체 소자의 트랜지스터 형성방법은 접합 누설 전류를 감소시킬 수 있고 동시에 얕은 접합을 구현할 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
최근 반도체 장치가 고집적화되어 감에 따라 트랜지스터의 불순물 확산층, 즉 소오스/ 드레인 영역의 접합(junction)이 점점 얕아져가는 (얕은 접합(shallow junction)화) 추세에 있다. 이러한 얕은 접합 추세는 불순물 확산층의 저항을 증가시켜 고밀도 소자의 동작에 치명적인 영향을 미치고 있다. 따라서, 불순물 확산층의 저항을 감소시키기 위하여, 상기한 불순물 확산층 상에 티타늄(Ti), 코발트(Co) 등의 내화성 금속(refractory metal)을 증착한 후 이를 실리사이드화함으로써 상기 불순물 확산층의 저항을 감소시키는 살리사이드 ((Self Aligned siLICIDE ; SALICIDE) 공정이 연구되고 있다. 여기에서, 도 1 내지 도 3을 참조하여 종래의 살리사이드 공정을 이용한 반도체 소자의 제조방법을 설명한다.
도 1 내지 도 3은 종래의 반도체 소자의 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.
도 1에서, 반도체 기판(1), 예컨대 실리콘 기판 상에 게이트 절연막(3) 및 게이트 전극(5)을 형성한다. 이어서, 상기 게이트 전극(5)의 측벽에 스페이서(7)를 형성한다. 계속하여, 상기 스페이서(7)를 마스크로 반도체 기판(1)의 전면에 불순물을 이온주입한 후 어닐링하여 소오스/드레인 영역(9)을 형성한다.
도 2에서, 소오스/드레인 영역(9), 스페이서(7) 및 게이트 전극(5)이 형성된 결과물 전면에 티타늄(Ti), 코발트(Co) 등의 내화성 금속(refractory metal)을 스퍼터링방법으로 증착시켜서 금속층(11)을 형성한다.
도 3에서, 금속층(11)이 형성된 반도체 기판(1)을 노 또는 급속 열처리 공정(rapid thermal processing)을 이용하여 열처리를 수행함으로써 상기 금속층(11)과 반도체 기판(1)의 실리사이드화 반응에 의하여 금속 실리사이드층(13), 예컨대 TiSi2 또는 CoSi2를 형성한다. 이어서, 상기 실리사이드화 반응에 참여하지 않고 잔존하는 금속층(11)을 제거한다.
그러나, 상술한 바와 같은 종래의 살리사이드 공정은 소오스/드레인 영역을 구성하는 불순물 확산층의 저항을 감소시킴으로써 소자의 고속동작을 달성할 수 있지만, 불순물 확산층을 구성하는 실리콘(Si) 원자와 내화성 금속을 구성하는 원자가 반응하는 실리사이드화 과정에서 실리콘의 과다소모와 불균일한 살리사이드가 형성된다. 이렇게 되면, 상기 얕은 접합이 파괴되어 접합 누설 전류(junction leakage current)를 증가시키는 새로운 문제를 발생시킨다.
또한, 상기 티타늄, 코발트 등을 이용한 살리사이드 공정을 적용할 때, 실리콘 기판의 도펀트(dopant)가 실리사이드 쪽으로 이동하여 실리사이드 및 실리콘 기판의 계면 아래의 영역에서 도펀트의 공핍에 의한 저항이 증가하는 문제가 발생된다.
본 발명의 기술적 과제는 상술한 문제를 해결하여 접합의 저항이 낮고 접합 누설 전류를 감소시킬 수 있는 실리사이드층을 갖는 반도체 소자의 트랜지스터 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 반도체 소자의 트랜지스터 제조방법은 반도체 기판 상에 게이트 절연막을 형성한 후 상기 게이트 절연막 상에 다결정 폴리실리콘막으로 이루어진 게이트 전극을 형성하는 단계를 포함한다. 또한, 상기 게이트 전극의 표면과 상기 게이트 전극의 양측의 반도체 기판 상에 선택적으로 실리콘층을 형성한다. 상기 실리콘층을 형성한 후, 상기 실리콘층이 형성된 반도체 기판의 전면에 불순물을 이온주입한다. 상기 불순물이 이온주입된 실리콘층을 포함하는 반도체 기판을 어닐닝하여 상기 반도체 기판에 소오스/드레인 영역을 형성한다. 그리고, 상기 게이트 전극의 표면과 상기 소오스/드레인 영역 상에 백금 실리사이드층, 니켈 실리사이드층 또는 팔라디움 실리사이드층으로 이루어진 유사 귀금속(near-noble metal) 실리사이드층을 형성하여, 상기 유사 귀금속 실리사이드층과 상기 반도체 기판의 계면에 도펀트들이 축적되는 스노우플로우 효과에 의해 접합 저항 및 접합 누설 전류를 감소시킨다.
상기 실리콘층은 선택적 에피텍셜 성장[SEG:(selective epitaxy growth)]법으로 형성하며, 상기 실리콘층을 형성하는 단계 전에 상기 게이트 전극의 양측벽에 산화막 또는 질화막으로 스페이서를 형성하는 단계를 더 포함할 수 있다.
상기 유사 귀금속 실리사이드층은 상기실리콘층과 소오스/드레인 영역이 형성된 결과물 전면에 유사 귀금속층을 형성한 후 상기 유사 귀금속층과 상기 실리콘층을 실리사이드화 반응시켜 형성한다.
본 발명의 반도체 소자의 트랜지스터 형성방법은 접합 누설 전류를 감소시킬 수 있고 동시에 얕은 접합을 구현할 수 있다. 더욱이, 접합의 저항을 감소시킬 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 4 내지 도 7은 본 발명의 일 예에 의한 반도체 소자의 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.
도 4를 참조하면, 반도체 기판(21), 예컨대 실리콘 기판 상에 열산화방식으로 산화막을 성장시킴으로써 게이트 절연막(23)을 형성한다. 이어서, 상기 게이트 절연막(23) 상에 불순물이 도우프된 다결정실리콘막으로 구성된 게이트 전극(25)을 형성한다. 계속하여, 상기 게이트 전극(25)의 양측벽에 질화막 또는 고온 산화막으로 스페이서(27)를 형성한다. 이어서, 상기 스페이서(27)를 마스크로하여 상기 게이트 절연막(23)을 식각함으로써 상기 게이트 전극(25) 양측의 반도체 기판(21)을 노출시킨다.
다음에, 상기 게이트 전극(25)의 표면 및 상기 게이트 전극(25) 양측의 반도체 기판(21) 상에 선택적 에피 성장[SEG:(selective epitaxy growth)]법으로 실리콘층(29)을 형성한다. 상기 SEG법은 하부 실리콘층(실리콘 기판 또는 게이트 전극)의 격자 구조를 씨드(seed)로하여 하부 실리콘층의 격자 구조와 동일한 구조의 실리콘층을 성장시키는 방법이므로, 상기 실리콘층(29)은 실리콘 격자 구조를 갖고 있는 상기 게이트 전극(25)과 반도체 기판(21) 상에만 형성된다.
도 5를 참조하면, 상기 실리콘층(29)이 형성된 결과물 전면에 상기 반도체 기판(21)과 반대 도전형의 불순물을, 예컨대 상기 반도체 기판(21)이 P형일 경우엔 N형의 불순물을 이온주입한 후, 어닐링하여 상기 반도체 기판(21)의 표면 근방에 트랜지스터의 소오소/드레인 영역(31)을 형성한다. 이때, 상기 실리콘층(29)을 이용하여 소오스/드레인 영역(31)의 얕은 접합을 형성할 수 있고 이에 따라 접합 누설 전류의 발생을 억제 할 수 있다. 상기 실리콘층(29)의 두께와 불순물 이온주입의 공정 조건을 변경하여 접합 깊이 및 도핑 농도를 용이하게 할 수 있다.
도 6을 참조하면, 상기 소오스/드레인 영역(31)이 형성된 결과물 전면에 니켈, 백금 또는 팔라디움과 같은 유사 귀금속층(33)을 100∼900Å의 두께로 형성한다.
도 7을 참조하면, 유사 귀금속층(33)이 형성된 반도체 기판(21)을 노 또는 급속 열처리 공정을 이용하여 열처리를 수행함으로써 상기 유사 귀금속층(33)과 반도체 기판(21)의 실리사이드화 반응에 의하여 유사 귀금속 실리사이드층(35), 예컨대 NiSi, PtSi 또는 PdSi층을 형성한다. 이어서, 상기 실리사이드화 반응에 참여하지 않고 잔존하는 유사 귀금속층(33)을 제거함으로써 반도체 소자의 트랜지스터를 완성한다. 이렇게 되면, 유사 귀금속 실리사이드층(35)은 상기 게이트 전극(25)의 표면과 소오스/드레인 영역(31)의 표면에만 형성된다.
도 8 및 도 9는 각각 종래 기술 및 본 발명에 의한 반도체 소자의 트랜지스터 형성시 실리콘 기판과 실리사이드층 사이의 불순물 농도를 도시한 도면이다.
구체적으로, 상기 티타늄 또는 코발트 등의 금속을 이용한 종래의 살리사이드 공정은 도 8에 도시한 바와 같이 실리콘 기판의 도펀트가 실리사이드 쪽으로 이동하여 실리사이드와 실리콘 기판의 계면 아래의 영역에서 도펀트의 공핍에 의한 저항이 증가하는 문제가 발생된다. 이에 반하여, 유사 귀금속층을 이용한 본 발명의 살리사이드 공정은 도 9의 참조부호 A로 도시한 바와 같이 도펀트들이 실리사이드(유사 귀금속 실리사이드)와 실리콘 기판의 계면에 축적되는 스노우플로우 효과(snowplow effect)가 생겨 접합에서의 저항을 감소시키고 접합 누설 전류를 감소시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 반도체 소자의 트랜지스터 제조방법에 의하면, 첫째, 소오스와 드레인 영역 상에 소정 두께의 실리콘층을 성장시킴으로써 접합 누설 전류를 감소시킴과 동시에 얕은 접합을 구현할 수 있고, 둘째, 게이트 전극과 소오스/드레인 영역 표면에 유사 귀금속 실리사이드층을 형성함으로써 유사 귀금속 실리사이드층과 실리콘 기판 사이의 도펀트들이 스노우플로우 효과가 나타나 접합의 저항을 감소시킬 수 있다.
도 1 내지 도 3은 종래의 반도체 소자의 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.
도 4 내지 도 7은 본 발명의 일 예에 의한 반도체 소자의 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.
도 8 및 도 9는 각각 종래 기술 및 본 발명에 의한 반도체 소자의 트랜지스터 형성시 실리콘 기판과 실리사이드층 사이의 불순물 농도를 도시한 도면이다.
Claims (6)
- 반도체 기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 다결정 폴리실리콘막으로 이루어진 게이트 전극을 형성하는 단계;상기 게이트 전극의 표면과 상기 게이트 전극의 양측의 반도체 기판 상에 선택적으로 실리콘층을 형성하는 단계;상기 실리콘층을 형성한 후, 상기 실리콘층이 형성된 반도체 기판의 전면에 불순물을 이온주입하는 단계;상기 불순물이 이온주입된 실리콘층을 포함하는 반도체 기판을 어닐닝하여 상기 반도체 기판에 소오스/드레인 영역을 형성하는 단계; 및상기 게이트 전극의 표면과 상기 소오스/드레인 영역 상에 백금 실리사이드층, 니켈 실리사이드층 또는 팔라디움 실리사이드층으로 이루어진 유사 귀금속 실리사이드층을 형성하는 단계를 포함하여, 상기 유사 귀금속 실리사이드층과 상기 반도체 기판의 계면에 도펀트들이 축적되는 스노우플로우 효과에 의해 접합 저항 및 접합 누설 전류를 감소시키는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 실리콘층은 선택적 에피텍셜 성장법으로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 실리콘층을 형성하는 단계 전에 상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제3항에 있어서, 상기 스페이서는 산화막 또는 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 귀금속 실리사이드층을 형성하는 단계는 상기 실리콘층과 소오스/드레인 영역이 형성된 결과물 전면에 유사 귀금속층을 형성하는 단계와, 상기 유사 귀금속층과 상기 실리콘층을 실리사이드화 반응시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제5항에 있어서, 상기 실리사이드화 반응 후 반응하지 않고 남은 유사 귀금속층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024198A KR100464386B1 (ko) | 1997-06-11 | 1997-06-11 | 반도체소자의트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024198A KR100464386B1 (ko) | 1997-06-11 | 1997-06-11 | 반도체소자의트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990001016A KR19990001016A (ko) | 1999-01-15 |
| KR100464386B1 true KR100464386B1 (ko) | 2005-02-28 |
Family
ID=37383526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970024198A KR100464386B1 (ko) | 1997-06-11 | 1997-06-11 | 반도체소자의트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100464386B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024634B1 (ko) | 2004-06-25 | 2011-03-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030055686A (ko) * | 2001-12-27 | 2003-07-04 | 동부전자 주식회사 | 반도체 소자의 금속 실리사이드막 제조방법 |
| KR100674645B1 (ko) * | 2002-02-25 | 2007-01-25 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
| KR20040001455A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 선택적 성장법을 이용한 반도체소자의 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR860002066A (ko) * | 1984-08-03 | 1986-03-26 | 엘바르 비넘 | 음료수 자동 판매기 |
| JPS6476737A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor integrated circuit device |
| JPH01245560A (ja) * | 1988-03-28 | 1989-09-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR890015428A (ko) * | 1988-03-05 | 1989-10-30 | 이정오 | 매우 작은 소오스 영역을 갖는 자기정렬된 수직이중 확산형 전력 mosfet의 제조방법 |
| KR920022555A (ko) * | 1991-05-20 | 1992-12-19 | 김광호 | 반도체 장치의 제조방법 |
| US5352631A (en) * | 1992-12-16 | 1994-10-04 | Motorola, Inc. | Method for forming a transistor having silicided regions |
-
1997
- 1997-06-11 KR KR1019970024198A patent/KR100464386B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR860002066A (ko) * | 1984-08-03 | 1986-03-26 | 엘바르 비넘 | 음료수 자동 판매기 |
| JPS6476737A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor integrated circuit device |
| KR890015428A (ko) * | 1988-03-05 | 1989-10-30 | 이정오 | 매우 작은 소오스 영역을 갖는 자기정렬된 수직이중 확산형 전력 mosfet의 제조방법 |
| JPH01245560A (ja) * | 1988-03-28 | 1989-09-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR920022555A (ko) * | 1991-05-20 | 1992-12-19 | 김광호 | 반도체 장치의 제조방법 |
| US5352631A (en) * | 1992-12-16 | 1994-10-04 | Motorola, Inc. | Method for forming a transistor having silicided regions |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024634B1 (ko) | 2004-06-25 | 2011-03-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990001016A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6797602B1 (en) | Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts | |
| US6716708B2 (en) | Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby | |
| US7384853B2 (en) | Method of performing salicide processes on MOS transistors | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JPH0870053A (ja) | 半導体装置の製造方法 | |
| KR0148684B1 (ko) | 반도체 디바이스의 제조방법 | |
| US6063706A (en) | Method to simulataneously fabricate the self-aligned silicided devices and ESD protective devices | |
| US8546259B2 (en) | Nickel silicide formation for semiconductor components | |
| US6156615A (en) | Method for decreasing the contact resistance of silicide contacts by retrograde implantation of source/drain regions | |
| KR100350600B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100255135B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100464386B1 (ko) | 반도체소자의트랜지스터제조방법 | |
| US20060081943A1 (en) | Semiconductor device and method for the preparation thereof | |
| KR100313089B1 (ko) | 반도체소자의제조방법 | |
| JP3744895B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| KR100605585B1 (ko) | 이중층 고상에피택시실리콘을 패드플러그로서 갖는 반도체소자 및 제조방법 | |
| KR100192537B1 (ko) | 반도체 소자 제조방법 | |
| KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100204015B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100333647B1 (ko) | 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법 | |
| KR100620235B1 (ko) | 타이타늄 실리사이드 제조 방법 | |
| KR20030079275A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR20030048548A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |