KR100447051B1 - 데이터 전송방식 - Google Patents

데이터 전송방식 Download PDF

Info

Publication number
KR100447051B1
KR100447051B1 KR10-2001-7015261A KR20017015261A KR100447051B1 KR 100447051 B1 KR100447051 B1 KR 100447051B1 KR 20017015261 A KR20017015261 A KR 20017015261A KR 100447051 B1 KR100447051 B1 KR 100447051B1
Authority
KR
South Korea
Prior art keywords
data
address
memory
trg
bus
Prior art date
Application number
KR10-2001-7015261A
Other languages
English (en)
Other versions
KR20020005053A (ko
Inventor
이타미신지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020005053A publication Critical patent/KR20020005053A/ko
Application granted granted Critical
Publication of KR100447051B1 publication Critical patent/KR100447051B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

모기판과 자기판간을 어드레스버스와 데이터버스를 서로 같은 신호선을 사용한 데이터 전송로를 사용해서 데이터 송수신을 실시하는 데이터 전송방식에서 모기판으로부터 자기판에 대한 데이터액세스를 할 때에 데이터액세스에 요하는 개시어드레스를 통지하는 공정과, 자기판에서 상기 데이터액세스에 사용되는 어드레스를 상기 개시어드레스 및 소정의 트리거 신호에 따라 생성하는 공정을 구비하였다.

Description

데이터 전송방식{DATA TRANSFER SYSTEM}
종래의 데이터 전송의 구성에 대해 아래에 설명한다.
도 16은 데이터 전송에 관한 시스템구성을 표시하는 시스템 구성도이다.
도면에서 100은 데이터 전송 송신측의 모기판, 200은 데이터 전송 수신측의 자기판, 300은 모기판(100)과 자기판(200)을 접속하는 데이터 전송버스이다.
또, 자기판(200)은 자기판(A200a), 자기판 B200bㆍㆍ 자기판 N200n의 다수가 데이터 전송버스(300)을 통해서 모기판(100)과 접속되어 있다.
도 17은 종래의 자기판의 내부구성을 표시하는 도면이고, 동 도면에서 201은 데이터 전송버스(300)의 라이트 타이밍/리드 타이밍을 표시하는 트리거 신호(TRG), 202은 데이터 전송버스(300)의 전송중을 표시하는 FRAME, 203은 데이터 전송버스(300)가 라이트 동작을 표시하는 WRL, 204는 데이터 전송버스(300)가 리드동작을 표시하는 RDL, 205는 데이터 전송버스(300)의 하위 2비트를 표시하는 신호 A1 : 0, 206은 데이터 전송버스(300)에 포함되고, 어드레스신호 데이터신호를 시분할로 공유하고, 어드레스 15 ~ 2, 데이터 15 ~ 0을 표시하는 멀티플렉스버스 A15 : 2 / D15 : 0, 207은 멀티플렉스버스를 어드레스버스와 데이터버스로 분해하는 세퍼레이터, 208은 데이터 전송내용을 기억하는 메모리, 209는 세퍼레이터와 메모리간을 접속하는 어드레스버스 MA15 : 0, 210는 세퍼레이터와 메모리간을 접속하는 데이터버스 MP15 : 0, 211은 세퍼레이터와 메모리간을 접속하는 메모리 기록신호 MWRL, 212는 세퍼레이터와 메모리간을 접속하는 메모리 리드신호 MRDL이다.
도 18은 세퍼레이터(207)의 내부처리를 표시하는 플로차트이다.
세퍼레이터(207)는 스텝(S201)에서 자기판의 전송유무를 검출하기 위해 FRAME(202) = L, 또 A15 : 0 = 자기(自己)어드레스가 성립할 때까지 대기한다.
스텝 S201에서 본 조건이 성립하면, 데이터 전송이 판독인가 기록인가를 판단하기 위해, 스텝(S202)에서 WRL = L, RDL = L의 어디인가를 검출한다.
여기서, RDL = L일때는 스텝(S203)으로 이행해서 판독(리드처리)을 표시하고, WRL = L 일때는 스텝 S204로 이행해서 기록(라이트처리)을 표시한다.
리드처리(스텝 S204) 또는 라이트처리(스텝 S205)를 완료되면, 전송완료처리를 실행하고 일련의 전송처리를 완료한다.
- 리드처리 -
다음에 리드처리(스텝 S203)에 대해, 도 19, 도 20, 도 21을 사용해서 설명한다.
도 19는 리드처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트이다.
도 20은 종래의 모기판의 리드처리의 일련의 흐름을 표시한 플로차트이다.
도 21은 종래의 자기판의 세퍼레이터부의 리드처리의 일련의 흐름을 표시한 플로차트이다.
모기판은 T41기간의 TRG(201)상승에서, 스텝(S211)에 의해 데이터 전송의 전송중을 의미하는 FRAME(202)을 L에 어사인, 판독전송을 의미하는 RDL을 L에 어사인, 신호 A1 : 0(205)에 전송개시어드레스의 하위 2비트를 어사인, 멀티플렉스버스 A15 : 2 / D15 : 0(206)에 상위 어드레스를 어사인한다.
한편, 자기판은 T41기간의 TRG(201)하강에서 스텝(S201)에 의해 자기어드레스의 전송개시를 검출한다.
T42기간에서는 모기판은 스텝(S212)를 실행하고, 멀티플렉스버스 A15 : 2 / D15 : 0(206)의 출력방향을 전환하기 위해 출력을 정지하는 동시에, 스텝(S213)에서 멀티플렉스버스 A15 : 2 / D15 : 0(206)의 전송방향을 출력으로부터 입력으로 전환한다.
본 기간을 멀티플렉스버스 A15 : 2 / D15 : 0(206)의 전송방향 전환기간으로 해서 사용한다.
자기판은 T42기간의 TRG(201) 하강, 스텝 S231에 의해 A15 : 2 / D15 : 0(206)의 전송방향 전환기간으로 해서 해석하고, 멀티플렉스버스 A15 : 2/D15 : 0(206)을 입력에서 출력방향으로 전환, 어드레스사이클에서 데이터 리드사이클로 전환한다.
자기판은 T43기간의 TRG(201)상승에서, 스텝(S232)를 실행하고 전송중인 것을 확인 후, 스텝 S233을 실행하고 MA15 : 0(209)에 T42기간에서 모기판에서 부여된 어드레스 A15 : 2 / D15 : 0(206)과 A1 : 0(205)를 합성한 어드레스를 출력하고, 스텝 S234에 의해 MRDL(212)를 제어해서 메모리 리드를 실행한다.
그 후, 스텝 S235에 의해 AD15 : 2 / D15 : 0에 데이터 1을 출력한다.
모기판은 T43기간의 TRG(201)하강에서, 스텝(S214)를 실행해서 데이터 1을 판독한다.
그리고, T44기간의 TRG(201)상승에서, 모기판은 스텝(S215)을 실행하고, A1 : 0(205)를 전환해서 하위 어드레스 A1 : 0(205)에 다음 어드레스를 출력한다.
데이터 2 ~4에 관해, 모기판의 동작은 스텝(S214) 및 스텝(S215)와 같고, 자기판의 동작은 스텝(S232 ~ S235)의 일련의 처리를 반복함으로써 실현된다.
모기판은 T46기간의 TRG(201)하강으로, 스텝(S220)을 실행해서 데이터 4를 판독하고, 그 후 스텝(S221)에서 FRAME 202 = H를 출력해서 데이터 전송의 종료를 명시한다.
자기판은 스텝(S232)에 의해 전송완료를 검출하고 리드처리를 완료한다.
- 라이트처리 -
다음에, 라이트처리(스텝 S204)에 대해 도 22, 도 23, 도 24를 사용해서 설명한다.
도 22은 라이트처리에서의 각 신호의 시계열동작을 표시하는 타이밍 차트이다.
도 23은 모기판의 라이트처리의 일련의 흐름을 표시한 플로차트이다. 도 24는 자기판의 세퍼레이터부의 라이트처리의 일련의 흐름을 표시한 플로차트이다.
모기판은 T51기간의 TRG(201)상승에서, 스텝 S241에 의해 전송중을 의미하는 FRAME(202)을 L에 어사인, 기록전송을 의미하는 WRL을 L에 어사인, A1 : 0(205)에 전송개시어드레스의 하위 2비트를 어사인, A15 : 2 / D15 : 0(206)에 상위 어드레스를 어사인한다.
한편, 자기판은 T51기간의 TRG(201)하강에서, 스텝(S201)처리에 의해 자어드레스의 전송개시를 검출한다.
모기판은 T52기간에서는 스텝 S242를 실행하고, A15 : 2 / D15 : 0(206)에 기록하여 데이터 1을 출력한다.
한편, 지가판은 T52 기간의 TRG(201)하강에서, 스텝(S261)을 실행하고, 전송중인 것을 확인 후, 스텝 S262로 이행한다. 스텝 S262에서는 MA15 : 0(209)에 대해 A15 : 2 / D15 : 0(206)과 A1 : 0(205)을 합성한 어드레스(A15 : 0)을 출력한다.
그리고, 스텝 S263에 의해 AD15 : 2 / D15 : 0상의 데이터를 취하고, 스텝 S264에 의해 MWRL(211)을 제어해서 메모리라이트를 실행한다.
모기판은 T53기간의 TRG(201)상승에서, 스텝(S243)을 실행하고, A1 : 0(205)을 전환하고, 하위 어드레스 A1 : 0(205)에 다음 어드레스를 출력한다.
데이터 2 ~ 4에 관해 모기판의 동작은 스텝 S242 및 스텝 S243과 같고, 자기판의 동작은 스텝 S261 ~ S264의 일련의 처리를 반복함으로써 실현된다.
모기판은 T56기간의 TRG(201)상승으로, 스텝(S251)을 실행하고, FRAME 202 = H를 출력해서 데이터 전송의 종료를 명시한다.
자기판은 스텝 S261에 의해 전송완료를 검출해서 라이트처리를 완료한다.
상기와 같은 종래의 데이터 전송에서는 연속전송의 데이터수가 하위 어드레스의 신호선의 수로 결정해버리는 동시에, 보다 많은 연속전송을 실현하기 위해서는 하위 어드레스신호선을 추가할 필요가 있어, 신호선수가 증가해 버리므로 코스트, 부품실장 모두 증가경향이 된다는 문제점이 있었다.
(발명의 개시)
본 발명은 이러한 문제점을 해결하기 위해 된 것으로, 적은 신호선으로 안정해서 방대한 연속전송을 제공하는 것을 목적으로 하고 있다.
이 목적을 달성하기 위해 하나의 관점에 의하면, 모기판과 자기판간을 어드레스버스와 데이터버스를 서로 같은 신호선을 사용한 데이터 전송로를 사용해서 데이터 송수신을 하는 데이터 전송방식에서 모기판으로부터 자기판에 대한 데이터액세스를 할 때에 데이터액세스에 요하는 개시어드레스를 통지하는 공정과, 자기판에서 상기 데이터액세스에 사용되는 어드레스를 상기 개시어드레스 및 소정의 트리거 신호에 따라 생성하는 공정을 구비하였다.
특히, 데이터의 전환을 표시하는 사이클신호를 사용해서 상기 트리거 신호와 조합하는 것이다.
또, 트리거 신호에 따라 어드레스를 생성할 때에, 개시어드레스에 대해 트리거 신호의 타이밍에 따라 인클리먼트하고, 어드레스를 순차 생성하는 것이다.
또, 모기판과 자기판간을 어드레스버스와 데이터버스를 서로 동일한 신호선을 사용한 데이터 전송로를 사용해서 데이터 송수신을 하는 데이터 전송방식에서 모기판으로부터 자기판에 대한 데이터액세스를 할 때에, 데이터액세스에 요하는 자기판의 메모리개시어드레스를 통지하는 공정과, 자기판에서 상기 메모리개시어드레스가 로컬스테이션쪽인가 아닌가를 판단하고, 로컬스테이션쪽인 경우는 상기 메모리개시어드레스에 따라 로컬스테이션의 메모리에 액세스해서 상기 데이터 전송로를 통해서 데이터 전송을 하는 공정과, 상기 메모리개시어드레스에 따른 데이터 전송 종료 후는 자기판에서 상기 메모리개시어드레스를 인클리먼트하고, 계속해서 데이터 전송을 해야 할 어드레스를 생성하며, 이 생성된 어드레스에 따라 로컬스테이션의 메모리에 액세스하고, 상기 데이터 전송로를 통해서 데이터 전송을 하는 공정을 구비한 것이다.
또, 모기판과 자기판간을 어드레스버스와 데이터버스를 서로 같은 신호선을 사용한 데이터 전송로를 사용해서 데이터 리드를 하는 데이터 전송방식에서, 데이터액세스의 타이밍을 표시하는 트리거 신호 및 상기 데이터 전송로를 통해서 데이터 리드에 요하는 개시어드레스를 통지하는 공정과, 상기 개시어드레스가 통지된 상기 데이터 전송로를 데이터버스로서 전환하는 공정과, 상기 개시어드레스에 따라 메모리에 액세스하고, 리드결과를 상기 데이터 전송로에 송출하는 공정과 상기 트리거 신호의 타이밍에 의해 상기 개시어드레스를 인클리먼트하며, 이 인클리먼트한 어드레스에 따라 메모리에 액세스하고, 리드결과를 상기 데이터 전송로에 송출하는 공정을 구비한 것이다.
또, 모기판과 자기판을 어드레스버스와, 데이터버스를 서로 동일한 신호선을 사용한 데이터 전송로를 사용해서 데이터라이트를 하는 데이터 전송방식에서 데이터액세스의 타이밍을 표시하는 트리거 신호 및 상기 데이터 전송로를 통해서 데이터라이트에 요하는 개시어드레스를 통지하는 공정과, 상기 개시어드레스가 통지된 상기 데이터 전송로를 데이터버스로 전환하고, 메모리에 라이트하는 소정 데이터를 송출하는 공정과, 상기 개시어드레스에 따라 메모리에 액세스하며, 상기 소정 데이터를 메모리에 라이트하는 공정과, 상기 트리거 신호의 타이밍에 의해 상기 개시어드레스를 인클리먼트하고, 이 인클리먼트한 어드레스에 따라 메모리에 액세스하고, 상기 데이터 전송로를 통해서 송출되는 상기 소정 데이터를 메모리에 순차 라이트하는 공정을 구비한 것이다.
본 발명은 적은 신호선에 의해 데이터 전송에서의 제어신호간의 스큐나 반사라는 연속 데이터 전송을 실행할 때에 오동작의 원인이 되는 각종 외란에 대해 안전하게 데이터 전송을 실행하는 것을 고려한 모(母)기판과, 자(子)기판간의 데이터 전송에 관한 것이다.
도 1은 실시의 형태 1의 데이터 전송에 관한 시스템구성을 표시하는 시스템구성도.
도 2는 자기판의 내부구성을 표시하는 도면.
도 3은 리드처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트.
도 4는 모기판의 리드처리의 일련의 흐름을 표시한 플로차트.
도 5는 자기판의 리드처리의 흐름을 표시한 플로차트.
도 6은 라이트처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트.
도 7은 모기판의 라이트처리의 흐름을 표시한 플로차트.
도 8은 자기판의 라이트처리의 흐름을 표시하는 플로차트.
도 9는 실시의 형태 2의 자기판의 내부구성을 표시하는 도면.
도 10은 리드처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트.
도 11은 모기판의 리드처리의 일련의 흐름을 표시한 플로차트.
도 12는 자기판의 리드처리의 흐름을 표시한 플로차트.
도 13은 라이트처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트.
도 14는 모기판의 라이트처리의 일련의 흐름을 표시한 플로차트.
도 15는 자기판의 라이트처리의 흐름을 표시한 플로차트.
도 16은 종래의 데이터 전송에 관한 시스템구성을 표시하는 시스템구성도.
도 17은 종래의 자기판의 내부구성을 표시하는 도면.
도 18은 세퍼레이터의 내부처리를 표시하는 플로차트.
도 19는 종래의 리드처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트.
도 20은 종래의 모기판의 리드처리의 일련의 흐름을 표시한 플로차트.
도 21은 종래의 자기판의 리드처리의 일련의 흐름을 표시한 플로차트.
도 22는 종래의 라이트처리에서의 각 신호의 시계열인 동작을 표시한 타이밍 차트.
도 23은 종래의 모기판의 라이트처리의 일련의 흐름을 표시한 플로차트.
도 24는 종래의 자기판의 라이트처리의 일련의 흐름을 표시한 플로차트.
(발명을 실시하기 위한 최량의 형태)
다음, 본 발명에 대해 아래와 같이 실시의 형태를 설명한다.
실시의 형태 1.
우선 실시의 형태 1의 구성에 대해 아래에 설명을 한다.
도 1은 데이터 전송에 관한 시스템구성을 표시하는 시스템구성도이다.
도면에서 1은 데이터 전송 송신측의 모기판, 2는 데이터 전송 수신측의 자기판, 3은 모기판(1)과 자기판(2)을 접속하는 데이터 전송버스이다.
또, 자기판(2)은 자기판(A2a), 자기판(B2b), 자기판(N2n)의 복수가 데이터 전송버스를 통해서 모기판(1)과 접속되어 있다.
도 2는 본 실시의 형태에서의 자기판의 내부구성을 표시하는 도면이다. 도면에서 21은 데이터 전송버스(3)의 라이트타이밍/리드타이밍을 표시하는 TRG이고, 모기판(1)에서 내부클록(CLK)(20)의 상승에 따라 생성되어 있다.
22는 데이터 전송버스(3)의 전송중을 표시하는 FRAME, 23은 데이터 전송버스(3)가 라이트동작을 표시하는 WRL, 24는 데이터 전송버스(3)가 리드동작을 표시하는 RDL이다. 또, FRAME(22), WRL(23), RDL(24)도 마찬가지로 모기판(1)에서 내부클록(CLK)(20)의 상승에 따라 생성되어 있다.
25는 어드레스신호와 데이터신호를 시분할로 공유하는 멀티플렉스버스 A15 : 0 / D15 : 0, 26은 본 실시의 형태 1을 실현하는 세퍼레이터이며, TRG(21)에 맞추어 어드레스, 아이들(전송방향전환 등), 데이터 송수신 각각의 스테이터스를 표시하는 신호를 만들거나 전환하는 것이다.
27은 데이터를 기억하는 메모리이고, 예를 들면 자기판 A는 「000 ~ 1FF」, 자기판 B는 「200 ~ 3FF」와 같이 시스템 내에서 하나의 메모리공간의 결정되어 있다.
28은 세퍼레이터(26)와 메모리(27)간을 접속하는 어드레스버스, MA15 : 0, 29는 세퍼레이터(26)와 메모리(27)간을 접속하는 데이터버스 MD15 : 0, 30은 세퍼레이터(26)와 메모리(27)간을 접속하는 메모리 기록신호 MWRL, 31은 세퍼레이터(26)와 메모리(27)간을 접속하는 메모리 리드신호 MRDL이다.
세퍼레이터(26)는 자기판의 전송유무를 검출하기 위해 FRAME 22 = L, 또 A15 : 0 = 자기어드레스가 성립할 때까지 대기하고, 본 조건이 성립하면 데이터 전송이 판독인지 기록인지를 판단하기 위해 WRL = L(기록), RDL = L(판독)의 어느것인가를 검출한다.
RDL = L 일때는 리드처리를 실시하고, WRL = L 일때는 라이트처리를 실행한다.
그리고, 리드처리 또는 라이트처리를 완료하면 전송완료처리를 실행하고 일련의 전송처리를 완료한다.
- 리드처리 -
다음, 리드처리에 대하여 도 3, 도 4, 도 5로 의해 설명을 한다.
도 3은 본 실시의 형태에서의 리드처리에서의 각 신호의 시계열적인 동작을 표시하는 타이밍 차트이다.
도 4는 본 실시의 형태에서의 모기판의 리드처리의 흐름을 표시한 플로차트이다.
도 5는 본 실시의 형태에서의 자기판의 리드처리의 일련의 흐름을 표시한 플로차트이다.
<T1기간>
모기판은 리드처리가 필요하게 되면, T1기간에서 스텝 S1에 의해 CLK(20)의 상승에 따라, 전송중을 의미하는 FRAME(22)을 L에 어사인, 판독전송을 의미하는 RDL(24)을 L에 어사인, 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 전송개시어드레스를 어사인한다.
그리고, 스텝 S2에서 상술한 각 신호를 출력한 모기판은 TRG(21)를 하강시킨다.
한편, 자기판은 A15 : 0 = 자기어드레스의 성립에 의한 로컬스테이션으로의 리드처리를 검출하면, T1기간의 TRG(21) 하강시점에서 스텝(S31)에 의해 MA15 : 0에 전송개시어드레스가 어사인 된 멀티플렉스버스 A15 : 0 / D15 : 0(25)의 내용을 전송, 보존하고 메모리(27)의 어드레스를 확정한다.
그 후, 모기판은 CLK(20)의 상승에 의해 스텝(S3)에서 TRG(21)를 상승시킨다.
<T2기간>
T2기간에서는 모기판에서 스텝 S4에서 출력방향을 전환하기 위해 CLK(20)의 상승에 의해 어드레스 출력을 정지하고, 그 후 스텝 S5에서 전송방향을 출력에서 입력으로 전환하며, 스텝 S6에서 TRG(21)를 하강시킨다.
그리고, 스텝 S7에서 TRG를 상승시킨다.
자기판에서는 TRG(21) 하강에서 스텝 S32에 의해 멀티플렉스버스 A15 : 0 / D15 : 0(25)의 전송방향 전환기간으로 해석하고, 세퍼레이터(26)에 의해 멀티플렉스 A15 : 0 / D15 : 0(25)을 입력에서 출력방향으로 전환하며, 어드레스사이클에서 데이터 리드사이클로 전환한다.
<T3기간>
T3기간에서 모기판은 리드데이터를 자기판에 요구하기 위해 스텝(S8)에 의해 TRG(21)를 하강시킨다.
자기판은 스텝(S33)을 실행하고, 전송중인 것을 확인하는 동시에, 스텝(S34)에서 TRG(21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S35)에 의해 MA15 : 0(28)을 통해서 메모리(27)에 모기판에서 지정된 개시어드레스를 출력하고, 스텝(S36)에서 MRDL(31)을 조작해서 메모리 리드를 실행한다.
그 후, 스텝(S37)에 의해 A15 : 0 / D15 : 0(25)에 데이터(1)를 출력한다.
모기판은 판독 타이밍을 자기판에 통지하기 위해 스텝 S9에서 TRG(21)를 상승시키는 동시에, 스텝(S10)을 실행하고, A15 : 0 / D15 : 0(25)의 데이터(1)를 취입하고 리드처리를 실행한다.
자기판은 TRG(21)의 상승에 의해(스텝 S38), 스텝(S39)를 실행하고, A15 : 0 / D15 : 0(25)에의 출력정지하고, 그 후 스텝(S40)에 의해 차전용 어드레스작성의 준비를 하도록 인클리먼트한 값을 구한다.
<T4기간>
T4기간에서 모기판은 스텝(S11)을 실시하고, TRG(21)를 하강시킨다.
자기판은 스텝(S33)을 실행하고, 전송중이라는 것을 확인하는 동시에, 스텝(S34)에서 TRG 21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S35)에 의해 메모리(27)에 모기판으로부터 지정된 개시어드레스와 스텝(S40)에서 준비한 인클리먼트치 가산결과(TRG 21의 하강에 따라 인클리먼트한 어드레스)를 다음의 전송용 어드레스로 하고, MA15 : 0(28)에 출력하며, 스텝(S36)으로 이행한다.
여기서, 전송개시어드레스를 인클리먼트함으로써, 얻어지는 다음의 전송용 어드레스로서는 전송개시어드레스가 「000」이면, 다음의 전송용 어드레스가「001」이 되고, 그 다음의 전송용 어드레스가「000」에 +2를 한 「002」가 되도록 연속해서 생성된다.
스텝(S36)에서는 메모리 리드를 실행하고, 스텝(S37)에 의해 A15 : 0 / D15 : 0(25)에 데이터 2를 출력한다.
모기판은 스텝(S12)에 의해 TRG(21)를 상승시키는 동시에, 스텝(S13)을 실행하고, A15 : 0 / D15 : 0(25)의 데이터 2를 거두워 드리고 리드처리를 실행한다.
자기판은 TRG(21)의 상승에 의해 스텝(S39)를 실행하고, A15 : 0 / D15 : 0(25)로의 출력을 정지하며, 스텝(S40)에 의해 다음의 전송용 어드레스의 준비를 실행한다.
<T5기간>
T5기간에서 모기판은 자기판에 데이터(3)를 요구하기 위해, 스텝(S14)에 의해 TRG(21)를 하강시킨다.
자기판은 스텝(S33)을 실행하고, 전송중인 것을 확인하는 동시에, 스텝 S34에서 TRG(21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S35)에 의해 메모리에 모기판에서 지정된 개시어드레스와, 스텝 S40에서 준비한 인클리먼트치와의 가산결과를 다음의 전송 어드레스로서 출력하고, 스텝(S36)에서 메모리 리드를 실행하며, 스텝(S37)에 의해 A15 : 0 / D15 : 0(25)에 데이터 3을 출력한다.
모기판은 스텝(S15)에 의해 TRG(21)를 상승시키는 동시에, 스텝(S16)을 실행하고, A15 : 0 / D15 : 0(25)의 데이터 3을 거두어 들여서 리드처리를 실행한다.
자기판은 TRG(21)의 상승에 의해 스텝(S39)를 실행하고, A15 : 0 / D15 : 0(25)로의 출력을 정지를 하며, 스텝(S40)에 의해 다음의 전송용 어드레스의 준비를 실행한다.
<T6기간>
T6기간에서 모기판은 자기판에 데이터 4를 요구하기 위해 스텝(S17)에 의해 TRG(21)를 하강시킨다. 자기판은 스텝(S33)을 실행하고, 전송중인 것을 확인하는 동시에 스텝(S34)에서 TRG(21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S35)에 의해 메모리에 모기판에서 지정된 개시어드레스와 스텝(S40)에서 준비한 인클리먼트치와의 가산결과를 다음의 전송 어드레스로서 출력하고, 스텝(S36)으로 이행한다. 스텝(S36)에서는 메모리 리드를 실행하고, 스텝(S37)에 의해 A15 : 0 / D15 : 0(25)에 데이터 4를 출력한다.
모기판은 스텝(S18)에 의해 TRG(21)를 상승시키는 동시에 스텝(S19)를 실행하고, A15 : 0 / D15 : 0(25)의 데이터 4를 거두어 드리고 리드처리를 실행한다.
자기판은 TRG(21)의 상승에 의해 스텝 S39를 실행하고, A15 : 0 / D15 : 0(25)로의 출력을 정지하며, 스텝(S40)에 의해 다음의 전송용 어드레스의 준비를 실행한다.
<T7기간>
모기판은 전송종료를 지시하기 위해 스텝(S20)을 실행하고, FRAME(22)과 RDL(24)을 H에 어사인한다.
자기판은 스텝(S33)에서 FRAME(22) = H를 검출하고, 리드처리를 완료한다.
- 라이트처리 -
다음에, 라이트처리에 대해 도 6, 도 7, 도 8을 사용해서 설명한다. 도 6은 라이트처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트이다.
도 7은 모기판의 라이트처리의 일련의 흐름을 표시한 플로차트이다.
도 8은 자기판의 라이트처리의 일련의 흐름을 표시한 플로차트이다.
<T11기간>
모기판은 리드처리가 필요하게 되면, T11기간에서 스텝(S41)에 의해 CLK(20)의 상승에 따라 전송중을 의미하는 FRAME(22)을 L에 어사인, 기록전송을 의미하는 WRL(23)를 L에 어사인, 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 전송개시어드레스를 어사인한다.
그리고, 스텝(S42)에서 상술한 각 신호를 출력한 모기판은 TRG(21)를 하강시킨다.
한편, 자기판은 A15 : 0 = 자기어드레스의 성립에 의한 로컬스테이션으로의 라이트처리를 검출하면, T11기간의 TRG(21) 하강시점에서 스텝(S61)에 의해 MA15 : 0에 전송개시어드레스가 어사인 된 멀티플렉스버스 A15 : 0 / D15 : 0(25)의 내용을 전송, 보존하고 메모리의 어드레스를 확정한다.
그 후, 모기판은 스텝(S43)에 의해 TRG(21)를 상승시킨다.
<T12기간>
T12기간에서 모기판은 스텝(S44)를 실행하고, 라이트 데이터 1을 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 출력한다. 그리고, 모기판은 자기판에 데이터의 송출을 알리기 위해, 스텝(S45)에 의해 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S62)에 의해 전송중인 것을 확인하는 동시에 스텝(S63)에 의해 TRG(21)가 하강된 것을 검출한다.
그리고, 스텝(S64)에 의해 메모리에 MA15 : 0(28) 경유로 모기판의 요구어드레스를 출력한다.
모기판은 자기판에 데이터의 취입을 알리기 위해, 스텝(S46)에 의해 TRG(21)를 상승시키고, 자기판에 대한 데이터 1의 라이트를 요구한다.
자기판에서는 TRG(21)의 상승을 스텝(S65)에서 검출하고, 스텝(S66)을 실행하며, 세퍼레이터(26)에 의해 라이트 데이터 1을 MD15 : 0(29)에 출력하고, 스텝(S67)에 의해 메모리에 라이트를 실행한다.
그후, 다음 어드레스의 준비를 하기 위한 스텝(S68)에서 인클리먼트한 값을 구하고 스텝(S62)로 되돌아 온다.
<T13기간>
T13기간에서 모기판은 스텝(S47)을 실행하고, 라이트 데이터 2를 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 출력한다.
모기판은 자기판에 데이터의 송출을 알리기 위해 스텝(S48)에 의해 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S62),(S63)에 의해 TRG(21)가 하강한 것을 검출하고, 스텝(S64)에 의해 메모리에 MA15 : 0(28)경유로 모기판의 전송개시어드레스와 스텝(S68)에서 준비한 인클리먼트치와의 가산치(TRG(21)의 하강에 따라 인클리먼트한 어드레스)를 다음의 전송용 어드레스로 하고, MA15 : 0(28)에 출력하며, 스텝(S65)로 이행한다.
여기서, 전송개시어드레스를 인클리먼트함으로써 얻어지는 다음의 전송용 어드레스로서는 전송개시어드레스가 「000」이면 다음의 전송용 어드레스가 「001」이 되고, 그 다음의 차전송용 어드레스가 「000」에 +2를 한 「002」가 되도록 연속해서 생성된다.
모기판은 자기판에 데이터의 취입을 알리기 위해 스텝(S49)에 의해 TRG(21)를 상승시키고, 자기판에 대한 데이터 2의 라이트를 요구한다.
자기판에서는 TRG(21)의 상승을 스텝(S65)에서 검출하고, 스텝(S66)을 실행하며 라이트 데이터 2를 MD15 : 0(29)에 출력하고, 스텝(S67)에 의해 메모리에 라이트를 실행한다.
그후, 다음의 차어드레스의 준비를 하기 위해 스텝(S68)을 실행해서 스텝(S62)로 되돌아간다.
<T14기간>
T14기간에서 모기판은 스텝(S50)을 실행하고, 라이트 데이터 3를 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 출력한다.
모기판은 자기판에 데이터의 송출을 알리기 위해 스텝(S51)에 의해 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S62),(S63)에 의해 TRG(21)가 하강된 것을 검출하고, 스텝(S64)에 의해 메모리에 MA15 : 0(28)경유로 모기판의 요구어드레스와 스텝(S68)에서 준비한 인클리먼트치와의 가산치를 다음의 전송 어드레스로서 출력한다.
모기판은 자기판에 데이터의 취입을 알리기 위해 스텝(S52)에 의해 TRG(21)를 상승시키고, 자기판에 대한 데이터 3의 라이트를 요구한다.
자기판에서는 TRG(21)의 상승을 스텝(S65)에서 검출하고, 스텝(S66)을 실행하며 라이트 데이터 3을 MD15 : 0(29)에 출력하고, 스텝(S67)에 의해 메모리에 라이트를 실행한다.
그후, 다음의 어드레스의 준비를 하기 위해 스텝(S68)을 실행해서 스텝(S62)로 되돌아 온다.
<T15기간>
T15기간에서 모기판은 스텝(S53)을 실행하고, 라이트 데이터 4를 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 출력한다.
모기판은 자기판에 데이터의 송출을 알리기 위해, 스텝(S54)에 의해 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S62),(S63)에 의해 TRG(21)가 하강된 것을 검출하고, 스텝(S64)에 의해 메모리에 MA15 : 0(28)경유로 모기판의 요구어드레스와 스텝(S68)에서 준비한 인클리먼트치와의 가산치를 다음의 어드레스로서 출력한다.
모기판은 자기판에 데이터의 취입을 알리기 위해 스텝(S54)에 의해 TRG(21)를 상승시키고, 자기판에 대한 데이터 4의 라이트를 요구한다.
자기판에서는 TRG(21)의 상승을 스텝(S65)에서 검출하고, 스텝(S66)을 실행하며 라이트 데이터 4를 MD15 : 0(29)에 출력하고 스텝(S67)에 의해 메모리에 라이트를 실행한다.
그후, 다음의 어드레스의 준비를 하기 위해 스텝(S68)을 실행해서 스텝 S62로 되돌아간다.
모기판은 TRG(21)로 상승시킨 후, 스텝(S56)에 의해 데이터출력을 정지하고, 스텝(S57)에 의해 FRAME(22)과 WRL(23)을 H로 하며 라이트전송의 완료를 한다.
자기판에서는 스텝(S62)에서 라이트전송의 완료를 검출하고 라이트처리를 완료한다.
이 실시의 형태 1에서는 TRG(21)의 하강에지를 사용해서 자기판의 세퍼레이터(26)에서 MA15 : 0(28)을 생성한다.
이 때문에, 메인스테이션에서 버스를 통해서 리드라이트를 위한 어드레스를 처리할 때 마다 송신할 필요 없이 하위 어드레스의 삭감을 실현하고, 또 적은 신호선으로 대량의 연속전송을 실현할 수 있는 효과를 나타낸다.
또, 종래 어드레스신호의 송출에 사용했던 버스의 부분을 삭감할 수 있고, 회로실장이 간략화될 수 있고, 제조코스트, 버스기판의 소형경량화가 도모될 수 있다.
즉, 본 실시의 형태에 의하면 데이터 전송에서 신호선을 감소시키면서도 안정된 전송을 실현할 수가 있다.
또, 본 실시의 형태의 TRG(21)와 어드레스/데이터버스는 위상관리 되어 있고, 데이터 어드레스의 전환에 소정의 마진을 갖고 있으므로, 데이터의 취사선택에 실수가 적다.
실시의 형태 2.
실시의 형태 2의 시스템구성은 도 1에서 표시한 시스템구성과 같다.
도 9는 실시의 형태 2의 자기판의 내부구성을 표시하는 도면이다. 도면에서 21은 데이터 전송버스(3)의 라이트타이밍/리드타이밍을 표시하는 트리거 신호(TRG)이고, 모기판 내에서 내부클록(20)의 상승에 따라 하강/상승/상승의 계속이라는 위상을 가진 상태에서 생성되어 있다.
22는 데이터 전송버스(3)의 전송중을 표시하는 FRAME, 23은 데이터 전송버스(3)가 라이트동작을 표시하는 WRL, 24는 데이터 전송버스(3)가 리드동작을 표시하는 RDL, 25는 어드레스신호와 데이터신호를 시분할로 공유하는 멀티플렉스버스 A15 : 0 / D15 : 0, 26A는 본 실시의 형태 2를 실현하는 세퍼레이터이고, TRG(21)에 맞추어서 어드레스아이들(전송방향대체 등), 데이터 송수신 각각의 스테이터스를 표시하는 신호를 만들거나 신호를 전환하는 것이다.
27은 데이터 전송내용을 기억하는 메모리, 28은 세퍼레이터(26A)와 메모리(27)간을 접속하는 어드레스버스 MA15 : 0, 29는 세퍼레이터(26A)와 메모리(27)간을 접속하는 데이터버스 MD15 : 0, 30은 세퍼레이터(26A)와 메모리(27)간을 접속하는 메모리 기록신호 MWRL, 31은 세퍼레이터(26A)와 메모리(27)간을 접속하는 메모리 리드신호 MRDL, 32는 CLK(20) 상승을 3회 카운트하고 토글하는 사이클신호로서의 PHASE신호이다.
세퍼레이터(26A)는 자기판의 전송유무를 검출하기 위해 FRAME(22) = L 또, A15 : 0 = 자기(自己)어드레스가 성립할 때까지 대기하고, 본 조건이 성립되면 데이터 전송이 판독인지 기록인지를 판단하기 위해 WRL = L(기록), RDL = L(판독)의 어느쪽 인가를 검출한다.
RDL = L 일때는 리드처리를 실시하고, WRL = L 일때는 라이트처리를 한다.
그리고, 리드처리 또는 라이트처리를 완료하면 전송완료처리를 실행하고, 일련의 전송처리를 완료한다.
- 리드처리 -
다음, 리드처리에 대하여 도 10, 도 11, 도 12에 의해 설명한다.
도 10은 본 실시의 형태에서의 리드처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트이다.
도 11은 본 실시의 형태에서의 모기판의 리드처리의 흐름을 표시한 플로차트이다.
도 12는 본 실시의 형태에서의 자기판의 세퍼레이터의 리드처리의 일련의 흐름을 표시한 플로차트이다.
<T21기간>
모기판은 리드처리가 필요하게 되면, T21기간에서 스텝(S71)에 의해, CLK(20)의 상승에 따라 전송중을 의미하는 FRAME(22)을 L에 어사인, 판독전송을 의미하는 RDL(24)을 L에 어사인, 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 전송개시어드레스를 어사인한다.
또, 1회째의 TRG(21)를 표시하는 PHASE(32)를 L에 어사인한다.
한편, 자기판은 A15 : 0 = 자기어드레스의 성립에 의한 로컬스테이션으로의 리드처리를 검출하면, T21기간의 TRG(21) 하강시점에서 스텝(S81)에 의해 MA15 : 0(28)에 A15 : 0 / D15 : 0(25)의 내용을 전송하고, 메모리의 어드레스를 확정한다.
그 후, 모기판은 TRG(21)를 상승시킨다.
<T22기간>
T22기간에서는, 모기판에서는 스텝(S72)를 실행해서 어드레스의 출력을 정지하는 동시에 2회째의 TRG(21) 발생을 표시하기 위해, PHASE(32)를 L에서 H로 토글하고, 전송방향을 출력에서 입력을 전환하며, 그 후 TRG(21)를 상승시킨다.
자기판에서는 스텝(S82)를 실행하고, AD15 : 0 / D15 : 0의 전송방향을 전환한다.
<T23기간>
T23기간에서는 모기판이 PHASE(32)를 토글하고, TRG(21)를 하강시킨다.
한편, 자기판은 스텝(S83)을 실행하고, 전송중인 것을 확인하는 동시에 스텝(S84)에서 PHASE(32)가 토글된 것을 확인하는 동시에 TRG(21)의 하강을 검출한다.
본 처리에 의해 PHASE(32)가 토글해서 TRG(21)가 하강할 때까지 다음 처리로는 이행하지 않는다.
TRG(21)의 하강을 검출한 자기판은 스텝(S85)에 의해 메모리에 모기판에서 지정된 개시어드레스를 출력하고, 스텝(S86)에서 MRDL(31)을 조작해서 메모리 리드를 실행하며, 스텝(S87)에 의해 A15 : 0 / D15 : 0(25)에 데이터 1을 출력한다.
모기판은 TRG(21)를 상승하는 동시에, 스텝(S74)의 A15 : 0 / D15 : 0(25)의 데이터 1을 취입하고 리드처리를 실행한다.
자기판은 PHASE(32)가 자신의 하강시로부터 변화해 있지 않은 것과, TRG(21)가 상승에 의해 스텝(S89)를 실행하고, A15 : 0 / D15 : 0(25)로의 데이터출력을 정지하며 스텝(S90)에 의해 다음의 전송용 어드레스의 준비를 하도록 인클리먼트치를 구한다. 여기서, TRG(21)에 노이즈가 중첩되고 TRG(21)가 하강해도, PHASE(32)가 토글되어 있지 않으므로 자기판은 스텝(S84)를 통과할 수 없으며, 다음의 데이터를 오출력하는 일은 없다. 역으로 PHASE(32)에 노이즈가 중첩되어도 TRG(21)가 하강되지 않으면 자기판은 스텝(S84)를 처리하지 않으므로 마찬가지로 스텝(S84)을 통과할 수 없고, 노이즈에 대해 다음의 동작을 실행하지 않는다.
<T24기간>
T24기간에서 모기판은 PHASE(32)를 토글하고 TRG(21)를 하강시킨다.
자기판은 스텝(S83)을 실행하고, 전송중인 것을 확인하는 동시에 스텝(S84)에서 PHASE(32)가 토글한 것을 확인하는 동시에 TRG(21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S85)에 의해 메모리에 모기판에서 지정된 개시어드레스와, 스텝(S90)에서 준비한 인클리먼트치와의 가산결과를 다음의 전송용 어드레스로서 출력하고, 스텝(S86)에서 메모리 리드를 실행하며, 스텝(S87)에 의해 A15 : 0 / D15 : 0(25)에 데이터 2를 출력한다.
모기판은 TRG(21)를 상승시키는 동시에 스텝(S75)를 실행하고, A15 : 0 / D15 : 0(25)의 데이터 2를 취입하며 리드처리를 실행한다.
자기판은 PHASE(32)가 자신의 하강시로부터 변화하지 않은 것과 TRG(21)의 상승에 의해 스텝(S89)를 실행하고 A15 : 0 / D15 : 0(25)로의 출력을 정지하며, 스텝(S90)에 의해 다음의 전송용 어드레스의 준비를 실행한다.
<T25기간>
T25기간에서 모기판은 PHASE(32)를 토글하고 TRG(21)를 하강시킨다. 자기판은 스텝(S83)을 실행하고, 전송중인 것을 확인하는 동시에 스텝(S84)에서 PHASE(32)가 토글된 것을 확인하는 동시에 TRG(21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S85)에 의해 메모리에 모기판에서 지정된 개시어드레스와 스텝(S90)에서 준비한 인클리먼트치와의 가산결과를 다음의 전송 어드레스로 출력하고, 스텝(S86)에서 메모리 리드를 실행하며, 스텝(S87)에 의해 A15 : 0 / D15 : 0(25)에 데이터 3을 출력한다.
모기판은 TRG(21)를 상승시키는 동시에 스텝(S76)을 실행하고, A15 : 0 / D15 : 0(25)의 데이터(3)를 취입하고 리드처리를 실행한다.
자기판은 PHASE(32)가 자신의 하강시로부터 변화가 없었던 것과 TRG(21)의 상승에 의해 스텝(S89)를 실행하고, A15 : 0 / D15 : 0(25)로의 출력을 정지하며, 스텝(S90)에 의해 다음의 전송용 어드레스의 준비를 실행한다.
<T26기간>
T26기간에서 모기판은 PHASE(32)를 토글하고 TRG(21)를 하강시킨다. 자기판은 스텝(S83)을 실행하고, 전송중인 것을 확인하는 동시에 스텝(S84)에서 PHASE(32)가 토글된 것을 확인하는 동시에 TRG(21)의 하강을 검출한다.
TRG(21)를 검출한 자기판은 스텝(S84)에 의해 메모리에 모기판에서 지정된 개시어드레스와, 스텝(S90)에서 준비한 인클리먼트치와의 가산결과를 다음의 전송 어드레스로서 출력하고, 스텝(S86)에서 메모리 리드를 실행하며, 스텝(S87)에 의해 A15 : 0 / D15 : 0(25)에 데이터 4를 출력한다.
모기판은 TRG(21)를 상승시키는 동시에 스텝(S77)을 실행하고, A15 : 0 / D15 : 0(25)의 데이터 4를 취입하며 리드처리를 실행한다.
자기판은 PHASE(32)가 자신의 하강시로부터 변화가 없는 것과 TRG(21)의 상승에 의해 스텝(S89)를 실행하고 A15 : 0 / D15 : (25)로의 출력을 정지하며, 스텝(S90)에 의해 다음의 전송용 어드레스의 준비를 실행한다.
<T27기간>
모기판은 전송종료를 지시하기 위해 스텝(S78)을 실행하고, FRAME(22)과 RDL(24)과 PHASE(32)를 H에 어사인한다.
자기판은 스텝(S83)에서 FRAME(22) = H를 검출하고, 리드처리를 완료한다.
- 라이트처리 -
다음, 라이트처리에 대해서 도 13, 도 14, 도 15를 사용해서 설명한다.
도 13은 라이트처리에서의 각 신호의 시계열인 동작을 표시하는 타이밍 차트이다.
도 14는 모기판의 라이트처리의 일련의 흐름을 표시한 플로차트이다.
도 15는 자기판의 라이트처리의 흐름을 표시한 플로차트이다.
<T31기간>
모기판은 라이트처리가 필요하게 되면, T31기간에서 스텝(S91)에 의해 CLK(20)의 상승에 따라, 전송중을 의미하는 FRAME(22)을 L에 어사인, 기록전송을 의미하는 WRL(23)을 L에 어사인, 멀티플렉스버스 A15 : 0 / D15 : 0(25)에 개시어드레스를 어사인하는 동시에, 첫번째의 TRG(21)를 표시하는 PHASE(32)를 L에 어사인한다.
그리고, 상술한 각 신호를 출력한 모기판은 TRG(21)를 하강시킨다.
한편, 자기판은 A15 : 0 = 자기어드레스의 성립에 의한 로컬스테이션으로의 라이트전송을 검출하고, 스텝(S101)에 의해 MA15 : 0에 전송개시어드레스가 어사인 된 멀티플렉스버스 A15 : 0 / D15 : 0(25)의 내용을 전송ㆍ보존하며 메모리의 어드레스를 확정한다.
그 후, 모기판은 TRG(21)를 상승시킨다.
<T32기간>
T32기간에서 모기판을 스텝(S92)를 실행하고, PHASE(32)를 토글하는 동시에라이트 데이터 1을 A15 : 0 / D15 : 0(25)에 출력한다.
그리고, 모기판은 자기판에 데이터의 송출을 알리기 위해, 계속해서 TRG(21)를 하강시킨다.
자기판은 스텝(S102)에 의해 전송중인 것을 확인하는 동시에 스텝(S103)에 의해 PHASE(32)가 토글하고, TRG(21)가 하강한 것을 검출하며, 스텝(S104)에 의해 메모리에 MA15 : 0(28) 경유로 모기판의 요구어드레스를 출력한다.
모기판은 다음에 TRG(21)를 상승시키고, 자기판에 대한 데이터 1의 라이트를 요구한다.
자기판에서는 PHASE(32)가 TRG(21)의 하강시로부터 변화하지 않고, 또 TRG(21)의 상승을 스텝(S105)에서 검출하며, 스텝(S106)을 실행하고, 라이트 데이터(1)를 MD15 : 0에 출력하며, 스텝(S107)에 의해 MWRL(30)을 조작해서 메모리에 라이트를 실행한다.
그후, 스텝(S108)에서 다음의 어드레스의 준비를 하도록 인클리먼트치를 구하고, 스텝(S102)에 되돌아간다.
여기서, TRG(21)에 노이즈가 중첩되고, TRG(21)가 하강하여도 PHASE(32)가 토글하고 있지 않으므로 자기판은 스텝(S103)을 통과할 수 없고, 다음의 어드레스에 잘못된 데이터를 기록하는 일은 없다. 역으로 PHASE(32)에 노이즈가 중첩해도 TRG(21)가 하강되지 않으면 자기판은 스텝(S103)을 처리하지 않으므로 자기판은 스텝(S104) 이후의 동작을 실행하지 않는다.
<T33기간>
T33기간에서 모기판은 스텝(S93)을 실행하고, PHASE(32)를 토글하는 동시에, 라이트 데이터 2를 A15 : 0 / D15 :0(25)에 출력한다.
그리고, 모기판은 자기판에 데이터의 송출을 알리기 위해, 모기판은 계속해서 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S102)에 의해 전송중인 것을 확인하는 동시에 스텝(S103)에 의해 PHASE(32)가 토글되고, TRG(21)가 하강된 것을 검출하며, 스텝(S104)에 의해 메모리에 MA15 : 0(28) 경유로 모기판의 전송개시어드레스와 스텝(S108)에서 준비한 인클리먼트치의 가산치를 다음의 전송 어드레스로서 출력한다.
모기판은 다음에 TRG(21)를 상승시키고, 자기판에 대한 데이터(2)의 라이트를 요구한다.
자기판에서는 PHASE(32)가 TRG(21)의 하강시에서 변화하지 않고, 또 TRG(21)의 상승을 스텝(S105)에서 검출하며, 스텝(S106)을 실행하고 라이트 데이터 2를 MD15 : 0에 출력하며, 스텝(S107)에 의해 메모리에 라이트를 실행한다.
그후, 다음의 어드레스의 준비를 하기 위해 스텝(S108)을 실행하고, 스텝(S102)로 되돌아간다.
<T34기간>
T34기간에서 모기판은 스텝(S94)를 실행하고, PHASE(32)를 토글하는 동시에 라이트 데이터(3)를 A14 : 0 / D15 : 0(25)에 출력한다.
그리고, 모기판은 자기판에 데이터의 송출을 알리기 위해, 계속해서 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S102)에 의해 전송중인 것을 확인하는 동시에, 스텝(S103)에 의해 PHASE(32)가 토글되고 TRG(21)가 하강된 것을 검출하고, 스텝(S104)에 의해 메모리에 MA15 : 0(28) 경유로 모기판의 전송개시어드레스와 스텝(S108)에서 준비한 인클리먼트치와의 가산치를 다음의 전송 어드레스로서 출력한다.
모기판은 다음에, TRG(21)를 상승시키고 자기판에 대한 데이터 3의 라이트를 요구한다.
자기판에서는 PHASE(32)가 TRG(21)의 하강시로부터 변화가 없고, 또 TRG(21)의 상승을 스텝(S105)에서 검출하며, 스텝(S106)을 실행하고, 라이트 데이터(3)를 MD15 : 0에 출력하며, 스텝(S107)에 의해 메모리에 라이트를 실행한다.
그후, 다음의 어드레스의 준비를 하기 위해 스텝(S108)을 실행하고, 스텝(S102)으로 되돌아간다.
<T35기간>
T35기간에서 모기판은 스텝(S95)를 실행하고, PHASE(32)를 토글하는 동시에 라이트 데이터 2를 A15 : 0 / D15 : 0(25)에 출력한다.
그리고, 모기판은 자기판에 데이터의 송출을 알리기 위해 모기판은 계속해 TRG(21)를 하강시킨다.
이 시점에서 자기판은 스텝(S102)에 의해 전송중인 것을 확인하는 동시에, 스텝(S103)에 의해 PHASE(32)가 토글되고 TRG(21)가 하강된 것을 검출하며, 스텝(S104)에 의해 메모리에 MA15 : 0(28) 경유로 모기판의 전송개시어드레스와 스텝(S108)에서 준비한 인클리먼트치와의 가산치를 다음의 전송 어드레스로서 출력한다.
모기판은 다음에 TRG(21)를 상승시키고, 자기판에 대한 데이터 2의 라이트를 요구한다.
자기판에서는 PHASE(32)가 TRG(21)의 하강시로부터 변화가 없고, 또 TRG(21)의 상승을 스텝(S105)에서 검출하며, 스텝(S106)을 실행하고, 라이트 데이터(2)를 MD15 : 0에 출력하며, 스텝(S107)에 의해 메모리에 라이트를 실행한다.
그 후, 차어드레스의 준비를 하기 위해 스텝(S108)을 실행하고, 스텝(S102)로 되돌아간다.
모기판은 TRG(21) 상승 후, 스텝(S96)에 의해 PHASE(32)와 데이터출력을 정지하고, 스텝(S97)에 의해 FRAME(22)과, WRL(23), PHASE(32)를 H로 하며, 라이트전송처리를 완료한다.
자기판에서는 스텝(S102)에서 라이트전송의 완료를 검출하고, 라이트처리를 완료한다.
이 실시의 형태 2는 TRG(21)의 하강, 상승 검출시에 PHASE(32)의 토글상태와 조합해서 검출하므로, 상술한 실시의 형태 1의 효과에 대해 TRG(21)에 크로스토크나 반사 등 외란이 발생해도, 자기판의 세퍼레이터(26A)에서의 MA15 : 0 생성에 대한 오동작을 방지할 수가 있고, 적은 신호선으로 대량의 연속된 데이터 전송을 외란에 대해 안정되게 실행할 수가 있다.
이상과 같이, 본 발명에 관한 데이터 전송방법은 적은 신호선에 의해 스큐나 반사와 같은 연속 데이터 전송을 실행할 때에 오동작의 원인이 되는 각종 외란에 대해서 안전하게 데이터 전송을 실행하는 데이터 전송에서 사용하는데 적합하다.

Claims (6)

  1. 모기판과 자기판간을 어드레스버스와 데이터버스를 서로 같은 신호선를 사용한 데이터 전송로를 사용해서 데이터 송수신을 실시하는 데이터 전송방식에서, 모기판으로부터 자기판에 대한 데이터액세스를 할 때에 데이터액세스에 요하는 개시어드레스를 통지하는 공정과, 자기판에서 상기 데이터액세스에 사용되는 어드레스를 상기 개시어드레스와 소정의 트리거 신호와 이 트리거 신호와 조합된 사이클신호에 따라 생성하는 공정을 구비한 데이터 전송방식.
  2. 제1항에 있어서, 트리거 신호에 따라 어드레스를 생성할 때에, 개시어드레스에 대해 트리거 신호의 타이밍에 따라 인클리먼트하고, 어드레스를 순차 생성하는 것을 특징으로 하는 데이터 전송방식.
  3. 모기판과 자기판을 어드레스버스와 데이터버스를 서로 같은 신호선을 사용한 데이터 전송로를 사용해서 데이터 송수신을 하는 데이터 전송방식에서 모기판으로부터 자기판에 대한 데이터액세스를 할 때에 데이터액세스에 요하는 자기판의 메모리개시어드레스를 통지하는 공정과, 자기판에서 상기 메모리개시어드레스가 로컬스테이션쪽인가 아닌가를 판단하고, 로컬스테이션쪽인 경우는 상기 메모리개시어드레스에 따라 로컬스테이션의 메모리에 액세스해서 상기 데이터 전송로를 통해 데이터 전송을 하는 공정과, 상기 메모리개시어드레스에 따른 데이터 전송 종료후는 자기판에서 상기 메모리개시어드레스를 인클리먼트하고, 계속해서 데이터 전송을 실시하여야 할 어드레스를 생성하고, 이 생성된 어드레스에 따라 로컬스테이션의 메모리에 액세스하고, 상기 데이터 전송로를 통해서 데이터 전송을 하는 공정을 구비한 데이터 전송방식.
  4. 제3항에 있어서, 데이터의 전환을 표시하는 사이클신호를 사용해서 상기 트리거 신호와 조합하는 것을 특징으로 하는 데이터 전송방식.
  5. 모기판과 자기판을 어드레스버스와 데이터버스를 서로 같은 신호선을 사용한 데이터 전송로를 사용해서 데이터 리드를 하는 데이터 전송방식에서 데이터액세스의 타이밍을 표시하는 사이클신호와 일치된 트리거 신호 및 상기 데이터 전송로를 통해서 데이터 리드에 요하는 개시어드레스를 통지하는 공정과, 상기 개시어드레스가 통지된 상기 데이터 전송로를 데이터버스로서 전환하는 공정과, 상기 개시어드레스에 따라 메모리에 액세스하고 리드결과를 상기 데이터 전송로에 송출하는 공정과, 상기 트리거 신호의 타이밍에 의해 상기 개시어드레스를 인클리먼트하고, 이 인클리먼트한 어드레스에 따라 메모리에 액세스하며, 리드결과를 상기 데이터 전송로에 송출하는 공정을 구비한 데이터 전송방식.
  6. 모기판과 자기판을 어드레스버스와 데이터버스를 서로 동일 신호선을 사용한 데이터 전송로를 사용해서 데이터라이트를 실시하는 데이터 전송방식에서 데이터액세스의 타이밍을 표시하는 사이클신호와 일치된 트리거 신호 및 상기 데이터 전송로를 통해서 데이터라이트에 요하는 개시어드레스를 통지하는 공정과, 상기 개시어드레스가 통지된 상기 데이터 전송로를 데이터버스로서 전환하고, 메모리에 라이트하는 소정 데이터를 송출하는 공정과, 상기 개시어드레스에 따라 메모리에 액세스하고, 상기 소정 데이터를 메모리에 라이트하는 공정과, 상기 트리거 신호의 타이밍에 의해 상기 개시어드레스를 인클리먼트하고, 이 인클리먼트한 어드레스에 따라 메모리에 액세스하고, 상기 데이터 전송로를 통해서 송출되는 상기 소정 데이터를 메모리에 순차 라이트하는 공정을 구비한 데이터 전송방식.
KR10-2001-7015261A 1999-05-31 2000-05-26 데이터 전송방식 KR100447051B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15101999 1999-05-31
JPJP-P-1999-00151019 1999-05-31

Publications (2)

Publication Number Publication Date
KR20020005053A KR20020005053A (ko) 2002-01-16
KR100447051B1 true KR100447051B1 (ko) 2004-09-04

Family

ID=15509533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7015261A KR100447051B1 (ko) 1999-05-31 2000-05-26 데이터 전송방식

Country Status (5)

Country Link
US (1) US7177968B1 (ko)
JP (1) JP4306168B2 (ko)
KR (1) KR100447051B1 (ko)
DE (1) DE10084645B4 (ko)
WO (1) WO2000073915A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993619B2 (en) * 2003-03-28 2006-01-31 International Business Machines Corporation Single request data transfer regardless of size and alignment

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5813928B2 (ja) * 1978-06-28 1983-03-16 株式会社東芝 計算機制御装置
JPS57171868A (en) * 1981-04-16 1982-10-22 Toshiba Corp Waveform shaping circuit
KR910001466B1 (ko) * 1985-07-12 1991-03-07 마쯔시다덴기산교 가부시기가이샤 영상신호의 신호처리장치
JPH01145754A (ja) * 1987-12-01 1989-06-07 Ricoh Co Ltd データ転送方式
JPH01173149A (ja) 1987-12-28 1989-07-07 Toshiba Corp メモリモジュール
JP3387538B2 (ja) * 1992-02-03 2003-03-17 松下電器産業株式会社 データ転送装置，プロセサエレメント及びデータ転送方法
JPH05265945A (ja) * 1992-03-19 1993-10-15 Fuji Xerox Co Ltd 情報処理装置
JPH05303540A (ja) * 1992-04-24 1993-11-16 Fuji Xerox Co Ltd 情報処理装置
DE4221278C2 (de) * 1992-06-29 1996-02-29 Martin Vorbach Busgekoppeltes Mehrrechnersystem
US5402453A (en) * 1994-01-21 1995-03-28 Panasonic Technologies, Inc. Apparatus and method for reliably clocking a signal with arbitrary phase
US5918072A (en) * 1995-09-18 1999-06-29 Opti Inc. System for controlling variable length PCI burst data using a dummy final data phase and adjusting the burst length during transaction
DE19536169A1 (de) * 1995-09-29 1997-04-03 Ibm Multifunktionale Chipkarte
US5758188A (en) * 1995-11-21 1998-05-26 Quantum Corporation Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal
US6175883B1 (en) * 1995-11-21 2001-01-16 Quantum Corporation System for increasing data transfer rate using sychronous DMA transfer protocol by reducing a timing delay at both sending and receiving devices
JP3748648B2 (ja) * 1996-12-19 2006-02-22 日本電気株式会社 バーストカウンター回路
US5941949A (en) * 1997-05-14 1999-08-24 Citrix Systems, Inc. System and method for transmitting data from a server application to more than one client node
US6336159B1 (en) * 1997-06-25 2002-01-01 Intel Corporation Method and apparatus for transferring data in source-synchronous protocol and transferring signals in common clock protocol in multiple agent processing system
US6021478A (en) * 1997-06-30 2000-02-01 Ford Motor Company Method for operating a microprocessor and a burst memory using a chip enable and an output enable signal
JP3929116B2 (ja) * 1997-07-04 2007-06-13 富士通株式会社 メモリサブシステム
US6033441A (en) * 1997-12-23 2000-03-07 Lsi Logic Corporation Method and apparatus for synchronizing data transfer
JP2000148656A (ja) * 1998-11-09 2000-05-30 Mitsubishi Electric Corp メモリシステム
US6341326B1 (en) * 1998-12-23 2002-01-22 Intel Corporation Method and apparatus for data capture using latches, delays, parallelism, and synchronization
US6463494B1 (en) * 1998-12-30 2002-10-08 Intel Corporation Method and system for implementing control signals on a low pin count bus

Also Published As

Publication number Publication date
US7177968B1 (en) 2007-02-13
KR20020005053A (ko) 2002-01-16
WO2000073915A1 (fr) 2000-12-07
DE10084645B4 (de) 2007-09-06
DE10084645T1 (de) 2002-09-12
JP4306168B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
US6449213B1 (en) Memory interface having source-synchronous command/address signaling
KR100335455B1 (ko) 멀티-포트 반도체 메모리 장치
US6000022A (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
US7649795B2 (en) Memory with flexible serial interfaces and method for accessing memory thereof
CN101149960B (zh) 多端口存储装置
US20020145923A1 (en) Circuit configuration with a memory array
CN101105980A (zh) 具有自测试功能的存储器控制器及其测试方法
EP0198673A2 (en) Image memory
KR100447051B1 (ko) 데이터 전송방식
CN110827891B (zh) 信号转换单元、存储器以及应用于存储器的驱动方法
CN115312094A (zh) Sram控制系统、方法、fpga芯片及电子设备
CN1856835A (zh) 同步的ram存储电路
CN101069165B (zh) 计算机系统
CN101093718A (zh) 存储器接口装置与应用于其上的存储器数据存取方法
JPS5839358A (ja) メモリアクセス制御方式
CN102522113B (zh) 一种sdram桥接电路
JP2003122624A (ja) 積層メモリモジュール
JP2004127305A (ja) メモリ制御装置
US6278641B1 (en) Method and apparatus capable of programmably delaying clock of DRAM
JP3090104B2 (ja) 半導体メモリ装置
CN107180000B (zh) 存储装置及数据访问方法
US20020136063A1 (en) High speed latch/register
WO2023159733A1 (zh) 存储电路、数据传输电路和存储器
US20070005834A1 (en) Memory chips with buffer circuitry
KR100339653B1 (ko) 전전자 교환기 내 제어 보드의 이중화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee