DE10084645B4

DE10084645B4 - Datenübertragungsverfahren

Info

Publication number: DE10084645B4
Application number: DE10084645T
Authority: DE
Inventors: Shinji Itami
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-05-31
Filing date: 2000-05-26
Publication date: 2007-09-06
Anticipated expiration: 2020-05-27
Also published as: KR20020005053A; WO2000073915A1; JP4306168B2; DE10084645T1; US7177968B1; KR100447051B1

Abstract

Datenübertragungsverfahren zur Durchführung der Übertragung und des Empfangs von Daten zwischen einer primären Karte (1) und sekundären Karten (2a, 2b, 2c) unter Verwendung eines Datenübertragungsweges (3, 25), welcher gemeinsam die gleiche Signalleitung als einen Adressenbus und einen Datenbus verwendet, mit folgenden Schritten:
a) Mitteilung einer Startadresse, die für den Datenzugriff erforderlich ist, wenn der Datenzugriff von der primären Karte (1) zu den sekundären Karten (2a, 2b, 2c) durchgeführt wird; und
b) Erzeugung einer Adresse, die bei dem Datenzugriff in den sekundären Karten (2a, 2b, 2c) verwendet wird, auf der Grundlage der Startadresse und eines vorbestimmten Triggersignals (21).

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein Datenübertragungsverfahren der angegbenen Art zwischen einer primären Karte und sekundären Karten, welche die Datenübertragung sicher gegen verschiedene Störungen durchführen kann, beispielsweise eine Asymmetrie, Reflektionen und dergleichen zwischen Steuersignalen bei der Datenübertragung, die als Ursachen für Fehlfunktionen wirken, wenn die kontinuierliche Datenübertragung durchgeführt wird, über weniger Signalleitungen.

Technischer Hintergrund

Systeme mit Daten- bzw. Adressbussen sind dem Grundsatz nach bekannt, vergleiche zum Beispiel DE 42 21 278 C2 , DE 195 36 169 A1 , oder EP 0 554 819 A1 .

Eine Konfiguration der Datenübertragung beim Stand der Technik wird nachstehend erläutert.

16 ist die Ansicht der Konfiguration eines Systems, bei welcher eine Systemkonfiguration im Zusammenhang mit der Datenübertragung gezeigt ist.

In 16 ist 100 eine primäre Karte auf der Seite des Datenübertragungssenders, 200 eine sekundäre Karte auf der Seite des Datenübertragungsempfängers, und ist 300 ein Datenübertragungsbus zur Verbindung der primären Karte 100 und der sekundären Karte 200.

In diesem Fall sind mehrere sekundäre Karten 200, nämlich eine sekundäre Karte A 200a, eine sekundäre Karte B 200b, ..., eine sekundäre Karte N 200n an die primäre Karte 100 über den Datenübertragungsbus 300 angeschlossen.

17 ist eine Ansicht, welche die interne Konfiguration der sekundären Karte im Stand der Technik zeigt. In 17 ist 201 ein Triggersignal (TRG), welches den Schreibzeitpunkt bzw. Lesezeitpunkt des Datenübertragungsbusses 300 angibt, 202 ist FRAME, das angibt, dass sich der Datenübertragungsbus 300 im Übergang befindet, 203 ist WRL, das angibt, dass sich der Datenübertragungsbus 300 in einem Schreibvorgang befindet, 204 ist RDL, das angibt, dass beim Datenübertragungsbus 300 ein Lesevorgang stattfindet, 205 ist ein Signal A1:0, das die unteren zwei Bits des Datenübertragungsbusses 300 angibt, 206 ist ein Multiplexbus A15:2/D15:0, der in dem Datenübertragungsbus 300 enthalten ist, zur gemeinsamen Nutzung von Adressensignalen und Datensignalen in einem Zeitsharingsystem, um Adressen 15 bis 2 und Daten 15 bis 0 anzugeben, 207 ist ein Trenner zum Auftrennen des Multiplexbus in einen Adressbus und einen Datenbus, 208 ist ein Speicher zum Speichern des Inhalts der Datenübertragung, 209 ist ein Adressenbus MA15:0 zum Verbinden des Trenners und des Speichers, 210 ist ein Datenbus MD15:0 zum Verbinden des Trenners und des Speichers, 211 ist ein Speicherschreibsignal MWRL zum Verbinden des Trenners und des Speichers, und 212 ist ein Speicherlesesignal MRDL zum Verbinden des Trenners und des Speichers.

18 ist ein Flussdiagramm, das einen internen Prozess in dem Trenner 207 zeigt.

Im Schritt 201 wartet, um festzustellen, ob die Datenübertragung in Bezug auf die eigene Karte vorhanden ist, der Trenner 207, bis die Bedingungen FRAME 202=L und A15:0=eigene Adresse erfüllt sind.

Wenn die vorhandenen Bedingungen im Schritt S201 erfüllt sind, wird entweder WRL=L oder RDL=L im Schritt S202 festgestellt, um zu entscheiden, ob die Datenübertragung zum Lesen oder Schreiben dienen soll.

Hierbei geht im Falle von RDL=L der Prozess zum Schritt S203 über, um das Lesen (Leseprozess) anzuzeigen. Im Falle von WRL=L geht der Prozess zum Schritt S204 über, um Schreiben (Schreibprozess anzuzeigen.

Wenn der Leseprozess (Schritt S204) oder der Schreibprozess (Schritt S205) beendet ist, wird ein Übertragungsbeendigungsprozess durchgeführt, und dann wird eine Gruppe von Übertragungsprozessen beendet.

– Leseprozess –

Nachstehend wird der Leseprozess (Schritt S203) mit den 19, 20 und 21 erläutert.

19 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale bei dem Leseprozess zeigt.

20 ist ein Flussdiagramm, das eine Reihe von Flüssen in dem Leseprozess der primären Karte beim Stand der Technik zeigt.

21 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess des Trennerabschnitts der sekundären Karte im Stand der Technik zeigt.

Im Schritt S211 ordnet an einer Vorderflanke von TRG 201 in einem Zeitraum T41 die primäre Karte FRAME 202 zu, was angibt, dass die Datenübertragung durchgeführt wird, und zwar zu L, ordnet RDL, das die Leseübertragung angibt, L zu, ordnet die unteren zwei Bits der Übertragungsstartadresse einem Signal A1:0 (205) zu, und ordnet die obere Adresse dem Multiplexbus A15:2/D15:0 (206) zu.

Im Gegensatz stellt die sekundäre Karte den Beginn der Übertragung der eigenen Adresse auf der Grundlage des Prozesses im Schritt S201 an der Vorderflanke von TRG 201 in dem Zeitraum T41 fest.

Die primäre Karte führt den Schritt S212 in einem Zeitraum T42 durch, und hält darüber hinaus die Ausgabe an, um die Ausgangsrichtung des Multiplexbus A15:2/D15:0 (206) umzuschalten, und schaltet dann die Übertragungsrichtung des Multiplexbusses A15:2/D15:0 (206) von der Ausgabe auf die Eingabe im Schritt S213 um.

Der momentane Zeitraum wird als Übertragungsrichtungsschaltzeitraum des Multiplexbusses A15:2/D15:0 (206) verwendet.

Die sekundäre Karte interpretiert den Übertragungsrichtungsschaltzeitraum des Multiplexbusses A15:2/D15:0 (206) auf der Grundlage des Schrittes S231 an einer Hinterflanke von TRG 201 in dem Zeitraum T42, und schaltet den Multiplexbus A15:2/D15:0 (206) von der Eingaberichtung auf die Ausgaberichtung um, und schaltet den Zyklus von dem Adressenzyklus auf den Datenlesezyklus um.

Die sekundäre Karte führt den Schritt S232 an einer Vorderflanke von TRG201 in einen Zeitraum T43 aus, um zu überprüfen, dass die Übertragung durchgeführt wird, führt dann den Schritt S233 aus, um die Adresse auszugeben, die durch Vereinigung der Adresse A15:2/D15:0 (206), die von der primären Karte in dem Zeitraum T42 erzeugt wird, mit A1:0 (205) gebildet wird, und zwar an MA15:0(209), und steuert dann MRDL 212 auf der Grundlage des Schrittes S234, um das Lesen des Speichers durchzuführen.

Dann werden die Daten 1 an AD15:2/D15:0 auf der Grundlage des Schrittes S235 ausgegeben.

Die primäre Karte führt den Schritt S214 an einer Hinterflanke von TRG201 in einem Zeitraum T43 durch, um die Daten 1 zu lesen.

Dann führt die primäre Karte den Schritt S215 an einer Vorderflanke von TRG201 in einem Zeitraum T44 aus, um A1:0 (205) umzuschalten, und gibt die nächste Adresse an die untere Adresse A1:0 (205) aus.

In Bezug auf die Daten 2 bis 4 sind die Operationen der primären Karte ebenso wie im Schritt S214 und im Schritt S215, und können die Operationen der sekundären Karte durch Wiederholung einer Gruppe von Prozessen in den Schritten S232 bis S235 implementiert werden.

Die primäre Karte führt den Schritt S220 an einer Hinterflanke von TRG 201 in einem Zeitraum T46 aus, um die Daten 4 zu lesen, und gibt dann FRAME 202=H im Schritt S221 aus, um das Ende der Datenübertragung anzuzeigen.

Die sekundäre Karte stellt das Ende der Übertragung auf der Grundlage des Schrittes S232 fest, um den Leseprozess zu beenden.

– Schreibprozess –

Nachstehend wird der Schreibprozess (Schritt S204) mit den 22, 23 und 24 erläutert.

22 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Schreibprozess zeigt.

23 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der primären Karte zeigt.

24 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess in dem Trennerabschnitt der sekundären Karte zeigt.

Im Schritt S241, an einer Vorderflanke von TRG 201 in einem Zeitraum T51, ordnet die primäre Karte FRAME 202, das angibt, dass die Übertragung durchgeführt wird, zu L zu, ordnet WRL, dass die Schreibübertragung angibt, zu L zu, ordnet die unteren zwei Bits der Übertragungsstartadresse zu A1:0 (205), und ordnet die obere Adresse zu A15:2/D15:0 zu (206).

Weiterhin stellt die sekundäre Karte den Start der Übertragung der eigenen Adresse auf der Grundlage des Prozesses im Schritt S201 an einer Hinterflanke von TRG 201 in dem Zeitraum T51 fest.

Die primäre Karte führt den Schritt S242 in einem Zeitraum T52 durch, um die Schreibdaten 1 an A1:2/D15:0 (206) auszugeben.

Im Gegensatz hierzu führt die sekundäre Karte den Schritt S261 an einer Hinterflanke von TRG 201 in dem Zeitraum T52 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und geht zum Schritt S262 über. Im Schritt S262 wird die Adresse (A15:0), die durch Vereinigung von A15:2/D15:0 (206) und A1:0 (205) aufgebaut wird, an MA15:0 (209) ausgegeben.

Dann werden die Daten auf AD15:2/D15:0 im Schritt S263 eingegeben, und wird MWRL 211 im Schritt S264 gesteuert, um das Schreiben in den Speicher durchzuführen.

Die primäre Karte führt den Schritt S243 an einer Vorderflanke von TRG201 in einem Zeitraum T53 durch, um A1:0 (205) umzuschalten, und gibt die nächste Adresse an die untere Adresse A1:0 (205) aus.

In Bezug auf die Daten 2 bis 4 sind die Operationen der primären Karte gleich dem Schritt S242 und dem Schritt S243, und können die Operationen der sekundären Karte durch Wiederholung einer Gruppe von Prozessen in den Schritten S261 bis S264 implementiert werden.

Die primäre Karte führt den Schritt S251 an einer Vorderflanke von TRG201 in einem Zeitraum T56 durch, und gibt dann FRAME 202=H im Schritt S221 aus, um das Ende der Datenübertragung anzuzeigen.

Die sekundäre Karte stellt das Ende der Übertragung auf der Grundlage des Schrittes S261 fest, um den Schreibprozess zu beenden.

Bei der voranstehend geschilderten Datenübertragung beim Stand der Technik wird die Anzahl an Daten bei der kontinuierlichen Übertragung durch die Anzahl von Signalleitungen mit niedrigerer Adresse bestimmt, und müssen die Signalleitungen mit niedrigerer Adresse hinzugefügt werden, um einen großen Anteil der kontinuierlichen Übertragung zu erzielen, so dass die Anzahl an Signalleitungen erhöht wird. Daher ist das Problem vorhanden, dass die Kosten und die Gehäuseteile dazu neigen, größer zu werden.

Beschreibung der Erfindung

Die vorliegende Erfindung wurde zur Überwindung derartiger Probleme entwickelt, und das Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines stabilen, umfassenden und kontinuierlichen Datenübertragungsverfahrens über weniger Signalleitungen.

Um dieses Ziel zu erreichen, wird ein Datenübertragungsverfahren zur Durchführung der Übertragung und des Empfangs von Daten zwischen einer primären Karte und sekundären Karten unter Verwendung eines Datenübertragungweges zur Verfügung gestellt, welches dieselbe Signalleitung als einen Adressbus und einen Datenbus gemeinsam verwendet, und die Schritte umfasst, eine Startadresse, die für den Datenzugriff erforderlich ist, wenn ein Datenzugriff von der primären Karte an die sekundären Karten erfolgt, mitzuteilen, und eine Adresse zu erzeugen, die bei dem Datenzugriff in den sekundären Karten verwendet wird, auf der Grundlage der Startadresse und eines vorbestimmten Triggersignals.

Insbesondere wird ein Zyklussignal, welches die Umschaltung von Daten angibt, in Kombination mit dem Triggersignal verwendet.

Weiterhin wird, wenn die Adresse auf der Grundlage des Triggersignals erzeugt wird, die Adresse aufeinanderfolgend durch Inkrementieren der Startadresse in Reaktion auf einen Zeitpunkt des Triggersignals erzeugt.

Weiterhin wird in einer bevorzugten Ausführungsform ein Datenübertragungsverfahren zur Durchführung der Übertragung und des Empfangs von Daten zwischen einer primären Karte und sekundären Karten unter Verwendung eines Datenübertragungsweges zur Verfügung gestellt, welches dieselbe Signalleitung wie einen Adressbus und einen Datenbus gegenseitig verwendet, und die Schritte umfasst, eine Speicherstartadresse der sekundären Karten mitzuteilen, die für den Datenzugriff benötigt wird, wenn der Datenzugriff von der primären Karte zu den sekundären Karten durchgeführt wird, in den sekundären Karten zu beurteilen, ob die Speicherstartadresse zur eigenen Station gerichtet ist oder nicht, und dann die Datenübertragung über den Datenübertragungsweg dadurch durchzuführen, dass ein Zugriff auf einen Speicher in der eigenen Station erfolgt, auf der Grundlage der Speicherstartadresse, wenn die Speicherstartadresse zur eigenen Station gerichtet ist, und eine Adresse zu erzeugen, zu welcher die Datenübertragung nachfolgend durchgeführt wird, in den sekundären Karten, durch Inkrementieren der Speicherstartadresse, nachdem die Datenübertragung auf der Grundlage der Speicherstartadresse beendet ist, und dann die Datenübertragung über den Datenübertragungsweg durch Zugriff auf den Speicher der eigenen Station auf der Grundlage der erzeugten Adresse durchzuführen.

Weiterhin wird in einer bevorzugten Ausführungsform ein Datenübertragungsverfahren zur Durchführung des Lesens von Daten zwischen einer primären Karte und sekundären Karten unter Verwendung eines Datenübertragungsweges zur Verfügung gestellt, welches gemeinsam dieselbe Signalleitung als einen Adressenbus und einen Datenbus verwendet, und die Schritte umfasst, ein Triggersignal mitzuteilen, das einen Zeitpunkt für den Datenzugriff und eine Startadresse angibt, die zum Datenlesen über den Datenübertragungsweg benötigt wird, den Datenübertragungsweg, welchem die Startadresse mitgeteilt wird, als Datenbus zu schalten, einen Zugriff auf einen Speicher auf der Grundlage der Startadresse durchzuführen, und ein Leseergebnis auf den Datenübertragungsweg zu schicken, und Inkrementieren der Startadresse zu einem Zeitpunkt des Triggersignals, und nachfolgendes Heraussenden eines Leseergebnisses auf den Datenübertragungsweg durch Zugriff auf den Speicher auf der Grundlage der inkrementierten Adresse.

Weiterhin wird in einer bevorzugten Ausführungsform ein Datenübertragungsverfahren zur Durchführung des Schreibens von Daten zwischen einer primären Karte und sekundären Karten unter Verwendung eines Datenübertragungsweges zur Verfügung gestellt, welches gegenseitig dieselbe Signalleitung als einen Adressenbus und einen Datenbus verwendet, und die Schritte umfasst, ein Triggersignal mitzuteilen, welches einen Zeitpunkt des Datenzugriffs und eine Startadresse angibt, die zum Schreiben von Daten über den Datenübertragungsweg erforderlich ist, den Datenübertragungsweg, welchem die Startadresse mitgeteilt wird, als einen Datenbus zu schalten, und dann vorbestimmte Daten auszusenden, die in einen Speicher geschrieben werden sollen, einen Zugriff auf den Speicher auf der Grundlage der Startadresse durchzuführen, und dann die vorbestimmten Daten in den Speicher zu schreiben, und die Startadresse zu einem Zeitpunkt des Triggersignals zu inkrementieren, und dann aufeinanderfolgend die vorbestimmten Daten, die über den Datenübertragungsweg geschickt werden, in den Speicher einzuschreiben, durch Zugriff auf den Speicher auf der Grundlage der inkrementierten Adresse.

Kurze Beschreibung der Zeichnungen
1 ist eine Ansicht der Systemkonfiguration, die eine Systemkonfiguration im Zusammenhang mit der Datenübertragung bei einer Ausführungsform 1 zeigt.
2 ist eine Ansicht, welche die interne Konfiguration einer sekundären Karte zeigt.
3 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in einem Leseprozess zeigt.
4 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess einer primären Karte zeigt.
5 ist ein Flussdiagramm, das Flüsse in dem Leseprozess der sekundären Karte zeigt.
6 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in einem Schreibprozess zeigt.
7 ist ein Flussdiagramm, das Flüsse in dem Schreibprozess der primären Karte zeigt.
8 ist ein Flussdiagramm, das Flüsse in dem Schreibprozess der sekundären Karte zeigt.
9 ist eine Ansicht, welche die interne Konfiguration einer sekundären Karte bei einer Ausführungsform 2 zeigt.
10 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Leseprozess zeigt.
11 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess der primären Karte zeigt.
12 ist ein Flussdiagramm, das Flüsse in dem Leseprozess der sekundären Karte zeigt.
13 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Schreibprozess zeigt.
14 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der primären Karte zeigt.
15 ist ein Flussdiagramm, das Flüsse in dem Schreibprozess der sekundären Karte zeigt.
16 ist eine Ansicht der Konfiguration eines Systems, die eine Systemkonfiguration im Zusammenhang mit der Datenübertragung beim Stand der Technik zeigt.
17 ist eine Ansicht, welche eine interne Konfiguration der sekundären Karte beim Stand der Technik zeigt.
18 ist ein Flussdiagramm, das einen internen Prozess in einem Trenner zeigt.
19 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Leseprozess beim Stand der Technik zeigt.
20 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess der primären Karte beim Stand der Technik zeigt.
21 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess der sekundären Karte beim Stand der Technik zeigt.
22 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Schreibprozess beim Stand der Technik zeigt.
23 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der primären Karte beim Stand der Technik zeigt.
24 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der sekundären Karte beim Stand der Technik zeigt.
Beste Arten und Weisen zur Ausführung der Erfindung
Nachstehend werden Ausführungsformen der vorliegenden Erfindung erläutert.
Ausführungsform 1
Zuerst wird die Konfiguration der Ausführungsform 1 nachstehend erläutert.
1 ist die Ansicht der Konfiguration eines Systems, welche eine Systemkonfiguration im Zusammenhang mit der Datenübertragung zeigt.
In 1 bezeichnet 1 eine primäre Karte auf der Seite des Datenübertragungssenders, 2 eine sekundäre Karte auf der Seite des Datenübertragungsempfängers, und 3 einen Datenübertragungsbus zum Verbinden der primären Karte 1 und der sekundären Karte 2.
In diesem Fall sind als die sekundäre Karte 2 mehrere sekundäre Karten A 2a, B 2b, ..., N 2n an die primäre Karte 1 über den Datenübertragungsbus 3 angeschlossen.
2 ist eine Ansicht, welche die interne Konfiguration der sekundären Karte bei der vorliegenden Ausführungsform zeigt.
In 2 bezeichnet 21 TRG, das den Schreibzeitpunkt oder Lesezeitpunkt des Datenübertragungsbusses 3 angibt, und in Reaktion auf die Vorderflanke eines internen Taktes (CLK) 20 in der primären Karte 1 erzeugt wird.
Weiterhin bezeichnet 22 FRAME, das angibt, dass die Übertragung über den Datenübertragungsbus 3 durchgeführt wird, 23 bezeichnet WRL, das angibt, dass sich der Datenübertragungsbus 3 in einem Schreibvorgang befindet, und 24 bezeichnet RDL, das angibt, dass sich der Datenübertragungsbus 3 in einem Lesevorgang befindet. In diesem Fall werden FRAME 22, WRL 23, RDL 24 ebenfalls in Reaktion auf die Vorderflanke eines internen Taktes (CLK) 20 in der primären Karte 1 erzeugt.
Weiterhin ist 25 ein Multiplexbus A15:0/D15:0, der gleichzeitig das Adressensignal und das Datensignal in einem Time-Sharing-System benutzt, 26 ist ein Trenner, der die vorliegende Ausführungsform 1 verwirklicht, und Signale erzeugt, welche den jeweiligen Status von Adressen angeben, Leerlauf (Übertragungsrichtungsumschaltung usw.), Übertragung oder Empfang von Daten synchron mit TRG 21, um die Signale umzuschalten.
Weiterhin bezeichnet 27 einen Speicher. Es werden z.B. Speicherräume eindeutig so festgelegt, dass die sekundäre Karte A gleich "000 bis 1FFF" ist, die sekundäre Karte B gleich "200 bis 3FFF" ist, usw.
Weiterhin ist 28 ein Adressenbus MA15:0 zum Verbinden des Trenners 26 und des Speichers 27, 29 ist ein Datenbus MD15:0 zum Verbinden des Trenners 26 und des Speichers 27, 30 ist ein Speicherschreibsignal MWRL zum Verbinden des Trenners 26 und des Speichers 27, und 31 ist ein Speicherlesesignal MWDL zum Verbinden des Trenners 26 und des Speichers 27.
Um festzustellen, ob die Datenübertragung in Bezug auf die eigene Karte vorhanden ist, wartet der Trenner 26, bis die Bedingungen FRAME 22=L und A15:0=eigene Adresse erfüllt sind. Wenn die vorliegenden Bedingungen erfüllt sind, stellt der Trenner 26 entweder WRL=L (Schreiben) oder RDL=L (Lesen) fest, um zu entscheiden, ob die Datenübertragung Lesen oder Schreiben ist.
Der Leseprozess wird zur Zeit von RDL=L durchgeführt, und der Schreibprozess wird zur Zeit von WRL=L durchgeführt.
Dann wird, nachdem der Leseprozess oder der Schreibprozess fertig ist, der Übertragungsbeendigungsprozess durchgeführt, um eine Gruppe von Übertragungsprozessen zu beenden.
– Leseprozess –
Nachstehend wird der Leseprozess mit den 3, 4 und 5 erläutert.
3 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Leseprozess bei der vorliegenden Ausführungsform zeigt.
4 ist ein Flussdiagramm, das Flüsse in dem Leseprozess der primären Karte bei der vorliegenden Ausführungsform zeigt.
5 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess der sekundären Karte bei der vorliegenden Ausführungsform zeigt.
<Zeitraum T1>
In dem Zeitraum T1 ordnet im Schritt S1, wenn der Leseprozess benötigt wird, die primäre Karte FRAME 22, das angibt, dass die Übertragung durchgeführt wird, zu L zu, ordnet RDL 24, das die Leseübertragung angibt, zu L zu, und ordnet die Übertragungsstartadresse dem Multiplexbus A15:0/D15:0 (25) zu, in Reaktion auf den Anstieg von CLK 20.
Dann veranlasst im Schritt S2 die primäre Karte, welche die voranstehend geschilderten, jeweiligen Signale ausgibt, dass TRG 21 absinkt.
Wenn im Zeitraum T1 im Schritt S31 die sekundäre Karte den Leseprozess in Bezug auf die eigene Station feststellt, auf der Grundlage, dass A15:0=eigene Adresse erfüllt ist, so überträgt diese sekundäre Karte den Inhalt des Multiplexbusses A15:0/D15:0 (25) und hält diesen fest, welchem die Übertragungsstartadresse zugeordnet ist, und zwar an MA15:0 zum Zeitpunkt der Hinterflanke von TRG 21, um die Adresse des Speichers 27 festzulegen.
Dann veranlasst im Schritt S3 die primäre Karte, dass TRG21 ansteigt, in Reaktion auf die Vorderflanke von CLK 20.
<Zeitraum T2>
In dem Zeitraum T2 im Schritt S4 hält die primäre Karte die Ausgabe der Adresse in Reaktion auf die Vorderflanke von CLK 20 an, um die Ausgaberichtung umzuschalten. Dann schaltet die primäre Karte die Übertragungsrichtung von der Ausgabe auf die Eingabe im Schritt S5 um, und veranlasst dann im Schritt S6, dass TRG 21 absinkt.
Dann hebt im Schritt S7 die primäre Karte TRG 21 an.
Weiterhin interpretiert im Schritt S32 die sekundäre Karte den Übertragungsrichtungsumschaltzeitraum des Multiplexbusses A15:0/D15:0 (25) an der Hinterflanke von TRG 21, und schaltet dann den Multiplexbus A15:0/D15:0 (25) von der Eingaberichtung auf die Ausgaberichtung durch den Trenner 26 um, und schaltet auch den Zyklus von dem Adressenzyklus auf den Datenlesezyklus um.
<Zeitraum T3>
Im Zeitraum T3 hebt im Schritt S8 die primäre Karte TRG 21 an, um die Lesedaten der sekundären Karte zu benötigen.
Die sekundäre Karte führt den Schritt S33 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und stellt dann die Hinterflanke von TRG 21 im Schritt S34 fest.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt die Startadresse, die durch die primäre Karte festgelegt wird, an den Speicher 27 über MA15:0 (28) im Schritt S35 aus, und führt dann das Lesen des Speichers durch Betrieb von MRDL 31 im Schritt S36 durch.
Dann gibt im Schritt S37 die sekundäre Karte die Daten 1 an A15:0/D15:0 (25) aus.
Die primäre Karte hebt TRG 21 im Schritt S9 an, um der sekundären Karte den Lesezeitpunkt mitzuteilen, und führt gleichzeitig den Schritt S10 aus, um die Daten 1 von A15:0/D15:0 (25) zu empfangen, und den Leseprozess auszuführen.
Die sekundäre Karte führt den Schritt S39 in Reaktion auf den Anstieg von TRG 21 (Schritt S38) aus, um die Ausgabe an A15:0/D15:0 (25) anzuhalten. Dann berechnet im Schritt S40 die sekundäre Karte einen inkrementierten Wert, um die Ausbildung der nächsten Übertragungsadresse vorzubereiten.
<Zeitraum T4>
In dem Zeitraum T4 führt die primäre Karte den Schritt S11 aus, um TRG 21 zum Absinken zu veranlassen.
Die sekundäre Karte führt den Schritt S33 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und stellt weiterhin die Hinterflanke von TRG 21 im Schritt S34 fest.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt das Additionsergebnis der Startadresse, die durch die primäre Karte festgelegt wird, und des inkrementierten Wertes, der im Schritt S40 erzeugt wird (die Adresse, die in Reaktion auf die Hinterflanke von TRG 21 inkrementiert wurde), als die nächste Übertragungsadresse an den Speicher 27 über MA15:0 (28) im Schritt S35 aus, und geht dann zum Schritt S36 über.
Hierbei wird die nächste Übertragungsadresse, die durch Inkrementieren der Übertragungsstartadresse erhalten wird, kontinuierlich so erzeugt, dass die nächste Übertragungsadresse gleich "001" ist, wenn die Übertragungsstartadresse gleich "000" ist, und die Übertragungsadresse danach "002" ist, die durch Addition von +2 zu "000" erhalten wird.
Die sekundäre Karte führt das Lesen des Speichers im Schritt S36 durch, und gibt dann die Daten 2 an A15:0/D15:0 (25) im Schritt S37 aus.
Die primäre Karte hebt TRG 21 im Schritt S12 an, und führt den Schritt S13 gleichzeitig durch, um die Daten 2 von A15:0/D15:0 (25) zu empfangen, und den Leseprozess auszuführen.
Die sekundäre Karte führt den Schritt S39 in Reaktion auf die Vorderflanke von TRG 21 durch, um die Ausgabe an A15:0/D15:0 (25) anzuhalten, und führt dann die Vorbereitung der nächsten Übertragungsadresse im Schritt S40 durch.
<Zeitraum T5>
In dem Zeitraum T5 veranlasst, um die Daten 3 der sekundären Karte anzufordern, die primäre Karte TRG 21 zum Absinken, im Schritt S14.
Die sekundäre Karte führt den Schritt S33 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und stellt dann die Hinterflanke von TRG 21 im Schritt S34 fest.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt das Additionsergebnis der Startadresse, die durch die Primärkarte festgelegt wird, und des inkrementierten Wertes, der im Schritt S40 erzeugt wird, an den Speicher im Schritt S35 als die nächste Übertragungsadresse aus, führt dann das Lesen des Speichers im Schritt S36 durch, und gibt dann die Daten 3 an A15:0/D15:0 (25) im Schritt S37 aus.
Die primäre Karte hebt TRG 21 im Schritt S15 an, und gibt gleichzeitig die Daten 3 von A15:0/D15:0 (25) ein, um den Leseprozess im Schritt S16 auszuführen.
Die sekundäre Karte führt den Schritt S39 in Reaktion auf die Vorderflanke von TRG 21 aus, um die Ausgabe an A15:0/D15:0 (25) anzuhalten, und führt dann die Erzeugung der nächsten Übertragungsadresse im Schritt S40 durch.
<Zeitraum T6>
In dem Zeitraum T6 veranlasst, um die Daten der sekundären Karte anzufordern, die primäre Karte TRG 21 zum Absinken im Schritt S17.
Die sekundäre Karte führt den Schritt S33 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und stellt die Hinterflanke von TRG 21 im Schritt S34 fest.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt das Additionsergebnis der Startadresse, die durch die primäre Karte festgelegt wird, und des inkrementierten Werts, der im Schritt S40 erzeugt wurde, an den Speicher im Schritt S35 als die nächste Übertragungsadresse aus, und geht dann zum Schritt S36 über. Die sekundäre Karte führt das Lesen des Speichers im Schritt S36 durch, und gibt die Daten 4 an A15:0/D15:0 (25) im Schritt S37 aus.
Die primäre Karte hebt TRG 21 im Schritt S18 an, und führt gleichzeitig den Schritt S19 aus, um die Daten 4 von A15:0/D15:0 (25) zu empfangen, und den Leseprozess durchzuführen.
Die sekundäre Karte führt den Schritt S39 in Reaktion auf die Vorderflanke von TRG 21 aus, um die Ausgabe an A15:0/D15:0 (25) anzuhalten, und führt die Erzeugung der nächsten Übertragungsadresse im Schritt S40 durch.
<Zeitraum T7>
Die primäre Karte führt den Schritt S20 durch, um das Ende der Übertragung anzugeben, und ordnet FRAME 22 und RDL 24 zu H zu.
Die sekundäre Karte stellt FRAME 22=H im Schritt S33 fest, und stellt den Lesevorgang fertig.
– Schreibprozess –
Nachstehend wird der Schreibprozess mit 6, 7 und 8 erläutert.
6 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Schreibprozess zeigt.
7 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der primären Karte zeigt.
8 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der sekundären Karte zeigt.
<Zeitraum T11>
Im Zeitraum T11 ordnet, wenn der Schreibprozess angefordert wird, die primäre Karte FRAME 22, das anzeigt, dass die Übertragung durchgeführt wird, zu L zu, ordnet WRL 23, das die Schreibübertragung angibt, zu L zu, und ordnet die Startadresse zum Multiplexbus A15:0/D15:0 (25) zu, in Reaktion auf die Vorderflanke von CLK 20 im Schritt S41.
Dann veranlasst im Schritt S42 die primäre Karte, welche die voranstehenden Signale ausgegeben hat, TRG 21 zum Absinken.
Im Gegensatz hierzu, in dem Zeitraum T11, wenn die sekundäre Karte den Schreibprozess zur eigenen Station feststellt, da die Bedingung A15:0=eigene Adresse erfüllt ist, überträgt diese sekundäre Karte den Inhalt des Multiplexbusses A15:0/D15:0 (25), welchem die Übertragungsstartadresse zugeordnet ist, auf MA15:0 an der Hinterflanke von TRG 21 im Schritt S61 und hält den Inhalt fest, und legt die Adresse des Speichers fest.
Dann hebt die primäre Karte TRG 21 im Schritt S43 an.
<Zeitraum T12>
In dem Zeitraum T12 führt die primäre Karte den Schritt S44 aus, um die Schreibdaten 1 an dem Multiplexbus A15:0/D15:0 (25) aus zugeben.
Dann veranlasst, um der sekundären Karte das Senden der Daten mitzuteilen, die primäre Karte TRG 21 zum Absinken im Schritt S45.
Zu diesem Zeitpunkt überprüft die sekundäre Karte, dass die Übertragung im Schritt S62 durchgeführt wird, und stellt ebenfalls fest, dass TRG 21 zum Absinken veranlasst wurde, im Schritt S63.
Dann gibt im Schritt S64 die sekundäre Karte die von der primären Karte angeforderte Adresse an den Speicher über MA15:0 (28) aus.
Um der sekundären Karte die Eingabe der Daten mitzuteilen, hebt die primäre Karte TRG 21 im Schritt S46 an, und fordert die sekundäre Karte auf, die Daten 1 zu schreiben.
Die sekundäre Karte stellt die Vorderflanke von TRG 21 im Schritt S65 fest, führt dann den Schritt S66 durch, um die Schreibdaten 1 an MD15:0 (25) von dem Trenner 26 auszugeben, und führt dann das Schreiben in den Speicher im Schritt S67 durch.
Dann berechnet die sekundäre Karte den inkrementierten Wert im Schritt S68, um die nächste Adresse vorzubereiten, und kehrt dann zum Schritt 562 zurück.
<Zeitraum T13>
Im Zeitraum T13 führt die primäre Karte den Schritt S47 durch, um die Schreibdaten 2 an den Multiplexbus A15:0/D15:0 (25) auszugeben.
Um der sekundären Karte das Senden der Daten mitzuteilen, veranlasst im Schritt S48 die primäre Karte TRG 21 zum Absinken.
Zu diesem Zeitpunkt stellt die sekundäre Karte in den Schritten S62 und S63 fest, dass TRG 21 angehoben wird, gibt dann das Additionsergebnis der Übertragungsstartadresse der primären Karte und des inkrementierten Wertes, der im Schritt S68 erzeugt wurde (der Adresse, die in Reaktion auf die Hinterflanke von TRG 21 inkrementiert wurde), als die nächste Übertragungsadresse an den Speicher über MA15:0 (28) aus, und geht dann zum Schritt S65 über.
Hierbei wird die nächste Übertragungsadresse, die durch Inkrementieren der Übertragungsstartadresse erhalten wird, kontinuierlich so erzeugt, dass die nächste Übertragungsadresse gleich "001" ist, wenn die Übertragungsstartadresse gleich "000" ist, und die nächste Übertragungsadresse gleich "002" ist, was durch Addition von +2 zu "000" erhalten wird.
Um der sekundären Karte die Eingabe der Daten mitzuteilen, hebt die primäre Karte TRG 21 im Schritt S49 an, und fordert die sekundäre Karte zum Schreiben der Daten 2 auf.
Die sekundäre Karte stellt die Vorderflanke von TRG 21 im Schritt S65 fest, führt dann den Schritt S66 durch, um die Schreibdaten 2 an MD15:0 (29) auszugeben, und führt dann im Schritt S67 das Schreiben in den Speicher durch.
Dann führt die sekundäre Karte den Schritt S38 durch, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S62 zurück.
<Zeitraum T14>
In dem Zeitraum T14 führt die primäre Karte den Schritt S50 durch, um die Schreibdaten 3 an den Multiplexbus A15:0/D15:0 (25) aus zugeben.
Um der sekundären Karte das Senden der Daten mitzuteilen, veranlasst die primäre Karte im Schritt S51 TRG 21 zum Absinken.
Zu diesem Zeitpunkt stellt die sekundäre Karte den Anstieg von TRG 21 in den Schritten S62, S63 fest, und gibt dann den addierten Wert der von der primären Karte angeforderten Adresse und des inkrementierten Wertes, der im Schritt S68 erzeugt wurde, als die nächste Übertragungsadresse an den Speicher über MA15:0 (28) im Schritt S64 aus.
Um der sekundären Karte die Eingabe der Daten mitzuteilen, hebt die primäre Karte TRG 21 im Schritt S52 an, und fordert die sekundäre Karte zum Schreiben der Daten 3 auf.
Die sekundäre Karte stellt den Anstieg von TRG 21 im Schritt S65 fest, führt dann den Schritt S66 zur Ausgabe der Schreibdaten an MD15:0 (29) durch, und führt dann das Schreiben in den Speicher im Schritt S67 durch.
Dann führt die sekundäre Karte den Schritt S68 durch, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S62 zurück.
<Zeitraum T15>
In dem Zeitraum T15 führt die primäre Karte den Schritt S53 durch, um die Schreibdaten 4 an dem Multiplexbus A15:0/D15:0 (25) aus zugeben.
Um der sekundären Karte das Senden der Daten mitzuteilen, veranlasst die primäre Karte im Schritt S54 TRG 21 zum Absinken.
Zu diesem Zeitpunkt stellt die sekundäre Karte den Anstieg von TRG 21 in den Schritten S62, S63 fest, und gibt dann den addierten Wert der angeforderten Adresse von der primären Karte und des inkrementierten Wertes, der im Schritt S68 erzeugt wurde, als die nächste Übertragungsadresse an den Speicher über MA15:0 (28) im Schritt S64 aus.
Um der sekundären Karte die Eingabe der Daten mitzuteilen, hebt die primäre Karte TRG 21 im Schritt S54 an, und fordert die sekundäre Karte zum Schreiben der Daten 4 auf.
Die sekundäre Karte stellt den Anstieg von TRG 21 im Schritt S65 fest, führt dann den Schritt S66 aus, um die Schreibdaten 4 an MD15:0 (29) auszugeben, und führt dann das Schreiben in den Speicher im Schritt S67 durch.
Dann führt die sekundäre Karte den Schritt S68 durch, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S62 zurück.
Die primäre Karte hält die Datenausgabe im Schritt S65 an, nachdem sie TRG 21 angehoben hat, und ändert dann FRAME 22 und WRL 23 auf H im Schritt S57, wodurch die Schreibübertragung beendet wird.
Die sekundäre Karte stellt die Beendigung der Schreibübertragung im Schritt S62 fest, so dass der Schreibprozess fertiggestellt ist.
Bei dieser Ausführungsform 1 wird MA15:0 (28) durch den Trenner 26 in der sekundären Karte unter Verwendung der Hinterflanke von TRG 21 erzeugt.
Aus diesem Grund ist es nicht erforderlich, dass die Lese-/Schreibadresse in jedem Prozess von der primären Karte über dem Bus übertragen wird. Daher können die Vorteile, dass eine Verringerung der unteren Adressen erzielt werden kann, und auch eine kontinuierliche Datenübertragung in beträchtlichem Ausmaß, über weniger Signalleitungen erzielt werden.
Weiterhin können die Busabschnitte verringert werden, die zum Absenden des Adressensignals beim Stand der Technik verwendet werden. Daher kann die Schaltungsverpackung vereinfacht werden, und es können eine Verringerung der Herstellungskosten und eine Verringerung der Abmessungen und des Gewichts der Buskarte erzielt werden.
Anders ausgedrückt, kann gemäß der vorliegenden Ausführungsform eine stabile Übertragung implementiert werden, während die Signalleitungen bei der Datenübertragung verringert werden.
Weiterhin werden die Phasen von TRG 21 und der Adressen-/Datenbusleitungen bei der vorliegenden Ausführungsform so verwaltet, dass eine vorbestimmte Toleranz bei der jeweiligen Umschaltung der Datenadresse vorhanden ist. Daher kann ein Datenverlust verringert werden.
Ausführungsform 2
Die Systemkonfiguration der Ausführungsform 2 ist identisch zu der in 1 dargestellten Systemkonfiguration.
9 ist eine Ansicht, welche die interne Konfiguration der sekundären Karte bei der Ausführungsform 2 zeigt.
In 9 ist 21 ein Triggersignal (TRG), welches den Schreibzeitpunkt bzw. Lesezeitpunkt des Datenübertragungsbusses 3 zeigt, und wird in einem derartigen Zustand erzeugt, dass das Signal Phasen wie die Fortsetzung von Anstieg/Absinken/Anstieg aufweist, in Reaktion auf die Vorderflanke des internen Taktes 20 in der primären Karte.
Weiterhin bezeichnet 22 FRAME, das angibt, dass bei dem Datenübertragungsbus 3 eine Übertragung stattfindet, 23 bezeichnet WRL, das angibt, dass bei dem Datenübertragungsbus 3 ein Schreibvorgang stattfindet, 24 bezeichnet RDL, das angibt, dass bei dem Datenübertragungsbus 3 ein Lesevorgang stattfindet, 25 bezeichnet den Multiplexbus A15:0/D15:0, der gemeinsam das Datensignal und das Datensignal in einem Time-Sharing-System benutzt, und 26A bezeichnet den Trenner, der die vorliegende Ausführungsform 2 verwirklicht, und Signale erzeugt, welche den jeweiligen Status der Adresse angeben, den Leerlauf (Übertragungsrichtungsumschaltung, usw.), und die Übertragung bzw. den Empfang von Daten in Reaktion auf TRG 21, und die Signale schaltet.
Weiterhin bezeichnet 29 den Speicher zum Speichern von Inhalten der Datenübertragung, 28 den Adressenbus MA15:0 zum Verbinden des Trenners 26A und des Speichers 27, 29 den Datenbus MD15:0 zum Verbinden des Trenners 26A und des Speichers 27, 30 das Speicherschreibsignal MWRL zum Verbinden des Trenners 26A und des Speichers 27, 31 das Speicherlesesignal MRDL zum Verbinden des Trenners 26A und des Speichers 27, und 32 das Signal PHASE, das als das Zyklussignal dient, welches dreimal die Vorderflanke von CLK 20 zählt, um dann umzuschalten.
Um festzustellen, ob die Datenübertragung in Bezug auf die eigene Karte vorhanden ist oder nicht, wartet der Trenner 26A, bis die Bedingungen FRAME 22=L und A15:0=eigene Adresse erfüllt sind. Wenn die vorliegenden Bedingungen erfüllt sind, stellt der Trenner 26A entweder WRL=L (Schreiben) oder RDL=L (Lesen) fest, um zu bestimmen, ob es sich bei der Datenübertragung um das Lesen oder das Schreiben handelt.
Der Leseprozess wird zum Zeitpunkt von RDL=L durchgeführt, und der Schreibprozess wird zum Zeitpunkt von WRL=L durchgeführt.
Dann wird, nachdem der Leseprozess oder der Schreibprozess beendet ist, der Übertragungsbeendigungsprozess durchgeführt, um eine Gruppe von Übertragungsprozessen zu beenden.
– Leseprozess –
Nachstehend wird der Leseprozess mit den 10, 11 und 12 erläutert.
10 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Leseprozess bei der vorliegenden Ausführungsform zeigt.
11 ist ein Flussdiagramm, welches Flüsse in dem Leseprozess der primären Karte bei der vorliegenden Ausführungsform zeigt.
12 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Leseprozess des Trenners der sekundären Karte bei der vorliegenden Ausführungsform zeigt.
<Zeitraum T21>
In dem Zeitraum T21, im Schritt S71, wenn der Leseprozess angefordert wird, ordnet die primäre Karte FRAME 22, das anzeigt, dass die Übertragung durchgeführt wird, zu L zu, ordnet RDL 24, das die Leseübertragung angibt, zu L zu, und ordnet die Übertragungsstartadresse dem Multiplexbus A15:0/D15:0 (25) zu, in Reaktion auf die Vorderflanke von CLK 20.
Zusätzlich ordert die primäre Karte PHASE 32, das den ersten TRG 21 angibt, zu L zu.
Wenn im Zeitraum T21 im Schritt S81 die sekundäre Karte den Leseprozess in Bezug auf die eigene Station feststellt, auf der Grundlage der Erfüllung der Bedingung A15:0=eigene Adresse, überträgt diese sekundäre Karte den Inhalt des Multiplexbusses A15:0/D15:0 (25) an MA15:0 (28) zum Zeitpunkt der Hinterflanke von TRG 21, um die Adresse des Speichers festzulegen.
Dann veranlasst die primäre Karte TRG 21 zum Absinken.
<Zeitraum T22>
In dem Zeitraum T22 führt die primäre Karte den Schritt S72 durch, um die Ausgabe der Adresse zu stoppen. Weiterhin schaltet, um die Erzeugung des zweiten TRG 21 anzuzeigen, die primäre Karte die Phase 32 von L auf H um, um die Übertragungsrichtung von dem Ausgang auf den Eingang umzuschalten, und hebt dann TRG 21 an.
Die sekundäre Karte führt den Schritt S82 durch, um die Übertragungsrichtung von A15:0/D15:0 umzuschalten.
<Zeitraum T23>
In dem Zeitraum T23 schaltet die primäre Karte PHASE 32 um, um TRG 21 anzuheben.
Weiterhin führt die sekundäre Karte den Schritt S83 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und überprüft dann, dass PHASE 32 umgeschaltet wurde, und stellt die Hinterflanke von TRG 21 im Schritt S84 fest.
Bei dem vorliegenden Prozess schaltet die sekundäre Karte nicht auf den nächsten Prozess um, bis PHASE 32 umgeschaltet wurde, und TRG 21 zum Absinken veranlasst wurde.
Die sekundäre Karte, welche die Hinterflanke von TRG 21 festgestellt hat, gibt die von der primären Karte festgelegte Startadresse an den Speicher im Schritt S85 aus, führt dann das Lesen des Speichers durch Betrieb von MRDL 31 im Schritt S86 durch, und gibt dann die Daten 1 an A15:0/D15:0 (25) im Schritt S87 aus.
Die primäre Karte hebt TRG 21 an, und empfängt gleichzeitig die Daten 1 von A15:0/D15:0 (25) im Schritt S74, um den Leseprozess durchzuführen.
Auf der Grundlage der Tatsache, dass PHASE 32 sich nicht gegenüber dem eigenen Absinken geändert hat, und TRG 21 zum Ansteigen veranlasst wird, führt die sekundäre Karte den Schritt S89 durch, um die Datenausgabe an A15:0/D15:0 (25) zu stoppen, und berechnet dann den inkrementierten Wert, um die nächste Übertragungsadresse zu erzeugen, um Schritt S90.
Wenn hierbei TRG 21 mit Rauschen überlagert ist, so dass TRG 21 ansteigt, wurde PHASE 32 nicht umgeschaltet, und daher ist es für die sekundäre Karte unmöglich, den Schritt S84 zu durchlaufen, und daher gibt die sekundäre Karte niemals fehlerhaft die nächsten Daten aus. Im Gegensatz hierzu, selbst wenn PHASE 32 mit Rauschen überlagert ist, jedoch TRG 21 nicht angehoben wird, führt die sekundäre Karte nicht den Schritt S84 durch, und daher ist es entsprechend unmöglich, dass die sekundäre Karte den Schritt S84 durchläuft, so dass auch in diesem Fall die sekundäre Karte niemals die nächste Operation infolge von Rauschen ausführt.
<Zeitraum T24>
Im Zeitraum T24 schaltet die primäre Karte PHASE 32 um, und veranlasst TRG 21 zum Absinken.
Die sekundäre Karte führt den Schritt S83 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, und überprüft, dass PHASE 32 umgeschaltet wurde, und stellt die Hinterflanke von TRG 21 fest, im Schritt 584.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt das Additionsergebnis der Startadresse, die von der primären Karte festgelegt wird, und des inkrementierten Wertes, der im Schritt S90 erzeugt wurde, als die nächste Übertragungsadresse an den Speicher im Schritt S85 aus, führt dann das Lesen des Speichers im Schritt S86 aus, und gibt dann die Daten 2 an A15:0/D15:0 (25) im Schritt S87 aus.
Die primäre Karte hebt TRG 21 an, und führt gleichzeitig den Schritt S13 durch, um die Daten 2 von A15:0/D15:0 (25) zu empfangen, und den Leseprozess durchzuführen.
Auf der Grundlage der Tatsache, dass sich PHASE 32 nicht gegenüber dem eigenen Absinken geändert hat, und TRG 21 zum Ansteigen veranlasst wird, führt die sekundäre Karte den Schritt S89 durch, um die Ausgabe an A15:0/D15:0 (25) zu stoppen, und führt dann die Erzeugung der nächsten Übertragungsadresse im Schritt S90 durch.
<Zeitraum T25>
Im Zeitraum T25 schaltet die primäre Karte PHASE 32 um, und veranlasst TRG 21 zum Absinken. Die sekundäre Karte führt den Schritt S83 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, überprüft dann, dass PHASE 32 umgeschaltet wurde, und stellt die Hinterflanke von TRG 21 fest, im Schritt S84.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt das Additionsergebnis der Startadresse, die von der Primärkarte festgelegt wurde, und des inkrementierten Wertes, der im Schritt S90 erzeugt wurde, an den Speicher als die nächste Übertragungsadresse im Schritt S85 aus, führt dann das Lesen des Speichers im Schritt S36 durch, und gibt dann die Daten 3 an A15:0/D15:0 (25) im Schritt S87 aus.
Die primäre Karte hebt TRG 21 an, und führt gleichzeitig den Schritt S76 durch, um die Daten 3 von A15:0/D15:0 (25) zu empfangen, und den Leseprozess auszuführen.
Auf der Grundlage der Tatsache, dass sich PHASE 32 nicht gegenüber dem eigenen Absinken geändert hat, und TRG 21 zum Ansteigen veranlasst wird, führt die sekundäre Karte den Schritt S89 durch, um die Ausgabe an A15:0/D15:0 (25) zu stoppen, und führt dann die Erzeugung der nächsten Übertragungsadresse im Schritt S90 durch.
<Zeitraum T26>
Im Zeitraum T26 schaltet die primäre Karte PHASE 32 um, und veranlasst TRG 21 zum Absinken. Die sekundäre Karte führt den Schritt S83 durch, um zu überprüfen, dass die Übertragung durchgeführt wird, überprüft, dass PHASE 32 umgeschaltet wurde, und stellt die Hinterflanke von TRG 21 fest, im Schritt S84.
Die sekundäre Karte, welche TRG 21 festgestellt hat, gibt das Additionsergebnis der Startadresse, die von der primären Karte festgelegt wird, und des inkrementierten Wertes, der im Schritt S90 erzeugt wurde, an den Speicher als die nächste Übertragungsadresse im Schritt S84 aus, führt dann das Lesen des Speichers im Schritt S86 durch, und gibt dann die Daten 4 an A15:0/D15:0 (25) im Schritt S87 aus.
Die primäre Karte hebt TRG 21 an, und führt den Schritt S77 gleichzeitig durch, um die Daten 4 von A15:0/D15:0 (25) zu empfangen, und den Leseprozess auszuführen.
Auf Grundlage der Tatsache, dass sich PHASE 32 nicht gegenüber dem eigenen Absinken geändert hat, und TRG 21 zum Ansteigen veranlasst wird, führt die sekundäre Karte den Schritt S89 durch, um die Ausgabe an A15:0/D15:0 (25) zu stoppen, und führt die Erzeugung der nächsten Übertragungsadresse im Schritt S90 durch.
<Zeitraum T27>
Die primäre Karte führt den Schritt S78 durch, um das Ende der Übertragung anzuzeigen, und ordnet FRAME 22, RDL 24, und PHASE 32 zu H zu.
Die sekundäre Karte stellt FRAME 22=H im Schritt S83 fest, und stellt den Leseprozess fertig.
– Schreibprozess –
Nachstehend wird der Schreibprozess mit den 13, 14 und 15 erläutert.
13 ist ein Zeitablaufdiagramm, welches Zeitgruppenoperationen jeweiliger Signale in dem Schreibprozess zeigt.
14 ist ein Flussdiagramm, das eine Gruppe von Flüssen in dem Schreibprozess der primären Karte zeigt.
15 ist ein Flussdiagramm, das Flüsse in dem Schreibprozess der sekundären Karte zeigt.
<Zeitraum T31>
In dem Zeitraum T31, wenn der Schreibprozess angefordert wird, ordnet die primäre Karte FRAME 22, das angibt, dass die Übertragung durchgeführt wird, zu L zu, ordnet WRL 23, das die Schreibübertragung angibt, zu L zu, und ordnet die Startadresse dem Multiplexbus A15:0/D15:0 (25) zu, und ordnet PHASE 32, das den ersten TRG 21 angibt, zu L zu, in Reaktion auf die Vorderflanke von CLK 20, im Schritt S91.
Dann veranlasst die primäre Karte, welche die voranstehend geschilderten Signale ausgegeben hat, TRG 21 zum Absinken.
Im Gegensatz, in dem Zeitraum T31, stellt die sekundäre Karte die Schreibübertragung an die eigene Station auf der Grundlage der Erfüllung der Bedingung A15:0=eigene Adresse fest, überträgt dann den Inhalt des Multiplexbusses A15:0/D15:0 (25), welchem die Übertragungsstartadresse zugeordnet ist, an MA15:0 und hält den Inhalt fest, im Schritt S101, und legt ebenfalls die Adresse des Speichers fest.
Dann hebt die primäre Karte TRG 21 an.
<Zeitraum T32>
Im Zeitraum T32 führt die primäre Karte den Schritt S92 durch, um PHASE 32 umzuschalten, und die Schreibdaten 1 an den Multiplexbus A15:0/D15:0 (25) auszugeben.
Dann veranlasst, um der sekundären Karte das Senden der Daten mitzuteilen, die primäre Karte daraufhin TRG 21 zum Absinken.
Die sekundäre Karte überprüft im Schritt S102, dass die Übertragung durchgeführt wird, stellt dann im Schritt S103 fest, dass PHASE 32 umgeschaltet wurde, und TRG 21 zum Absinken veranlasst wurde, und gibt dann im Schritt S104 die Adresse, die von der primären Karte angefordert wurde, an den Speicher über MA15:0 (28) aus.
Dann hebt die primäre Karte TRG 21 an, und fordert die sekundäre Karte zum Schreiben der Daten 1 auf.
Die sekundäre Karte stellt fest, dass PHASE 32 nicht seit dem Anstieg von TRG 21 geändert wurde, und dass TRG 21 angehoben wurde, im Schritt S105, führt dann den Schritt S106 aus, um die Schreibdaten 1 an MD15:0 auszugeben, und führt dann im Schritt S107 das Schreiben in den Speicher durch Betätigung von MWRL 30 durch. Dann berechnet die sekundäre Karte den inkrementierten Wertim Schritt S108, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S102 zurück.
Wenn hierbei TRG 21 mit Rauschen überlagert ist, so dass TRG 21 ansteigt, ist es für die sekundäre Karte unmöglich, den Schritt S84 zu durchlaufen, da PHASE 32 nicht umgeschaltet wurde, so dass die sekundäre Karte niemals fehlerhaft die Daten in die nächste Adresse schreibt. Im Gegensatz hierzu verarbeitet, selbst wenn PHASE 32 mit Rauschen überlagert ist, jedoch TRG 21 nicht angehoben wird, die sekundäre Karte nicht den Schritt S103, und daher führt die sekundäre Karte nicht die Operationen im Schritt S104 und danach durch.
<Zeitraum T33>
In dem Zeitraum T33 führt die primäre Karte den Schritt S93 durch, um PHASE 32 umzuschalten, und die Schreibdaten 2 an A15:0/D15:0 (25) auszugeben.
Um der sekundären Karte das Senden der Daten mitzuteilen, veranlasst dann die primäre Karte TRG 21 zum Absinken.
Zu diesem Zeitpunkt stellt die sekundäre Karte fest, dass TRG 21 angehoben wird, im Schritt S102, stellt dannn im Schritt S103 fest, dass PHASE 32 umgeschaltet wurde, und TRG 21 zum Absinken veranlasst wurde, und gibt dann im Schritt S104 den Additionswert der Übertragungsstartadresse der primären Karte und des inkrementierten Wertes, der im Schritt S108 erzeugt wurde, als die nächste Übertragungsadresse an den Speicher über MA15:0 (28) aus.
Dann hebt die primäre Karte TRG 21 an, und fordert die sekundäre Karte zum Schreiben der Daten 2 auf.
Die sekundäre Karte stellt fest, dass PHASE 32 nicht seit dem Absinken von TRG 21 geändert wurde, und dass TRG 21 angehoben wurde, im Schritt S105, führt dann den Schritt S106 durch, um die Schreibdaten 2 an MD15:0 auszugeben, und führt dann im Schritt S107 das Schreiben in den Speicher durch.
Dann führt die sekundäre Karte den Schritt S108 aus, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S102 zurück.
<Zeitraum T34>
In dem Zeitraum T34 führt die primäre Karte den Schritt S94 aus, um PHASE 32 umzuschalten, und die Schreibdaten 3 an A15:0/D15:0 (25) auszugeben.
Um der sekundären Karte das Senden der Daten mitzuteilen, veranlasst dann die primäre Karte TRG 21 zum Absinken.
Zu diesem Zeitpunkt überprüft die sekundäre Karte, dass die Übertragung durchgeführt wird, im Schritt S102, stellt dann im Schritt S103 fest, dass PHASE 32 umgeschaltet wurde, und TRG 21 zum Absinken veranlasst wurde, und gibt dann im Schritt S104 den Additionswert der Übertragungsstartadresse, die von der primären Karte zugeordnet wurde, und des inkrementierten Wertes, der im Schritt S108 erzeugt wurde, als die nächste Übertragungsadresse an den Speicher über MA15:0 (28) aus.
Dann hebt die primäre Karte TRG 21 an, und fordert die sekundäre Karte zum Schreiben der Daten 3 auf.
Die sekundäre Karte stellt fest, dass sich PHASE 32 nicht seit dem Absinken von TRG 21 geändert hat, und dass TRG 21 angehoben wurde, führt dann den Schritt S106 durch, um die Schreibdaten 3 an MD15:0 auszugeben, und führt dann im Schritt S107 das Schreiben in den Speicher durch.
Dann führt die sekundäre Karte den Schritt S108 durch, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S102 zurück.
<Zeitraum T35>
Im Zeitraum T35 führt die primäre Karte den Schritt S95 durch, um PHASE 32 umzuschalten, und die Schreibdaten 4 an A15:0/D15:0 (25) auszugeben.
Um der sekundären Karte das Senden der Daten mitzuteilen, veranlasst daraufhin die primäre Karte TRG 21 zum Absinken.
Zu diesem Zeitpunkt überprüft die sekundäre Karte im Schritt S102, dass die Übertragung durchgeführt wird, stellt dann im Schritt S103 fest, dass PHASE 32 umgeschaltet wurde, und auch TRG 21 zum Absinken veranlasst wurde, und gibt dann im Schritt S104 den Additionswert der Übertragungsstartadresse, die von der primären Karte zugeordnet wurde, und des inkrementierten Wertes, der im Schritt S108 erzeugt wurde, als die nächste Übertragungsadresse an den Speicher über MA15:0 (28) aus.
Die primäre Karte hebt TRG 21 an, und fordert die sekundäre Karte zum Schreiben der Daten 2 auf.
Die sekundäre Karte stellt im Schritt S105 fest, dass PHASE 32 seit dem Absinken von TRG 21 nicht geändert wurde, und dass TRG 21 angehoben wurde, führt dann den Schritt S106 durch, um die Schreibdaten 2 an MD15:0 auszugeben, und führt dann im Schritt S107 das Schreiben in den Speicher durch.
Dann führt die sekundäre Karte den Schritt S108 durch, um die nächste Adresse zu erzeugen, und kehrt dann zum Schritt S102 zurück.
Die primäre Karte stoppt PHASE 32 und die Datenausgabe im Schritt S96, nachdem sie TRG 21 angehoben hat, und ändert dann im Schritt S97 FRAME 22, WRL 23, und PHASE 32 auf H, wodurch der Schreibübertragungsprozess beendet wird.
Die sekundäre Karte stellt die Fertigstellung der Schreibübertragung im Schritt S102 fest, so dass der Schreibprozess fertiggestellt ist.
Bei dieser Ausführungsform 2 werden die Vorderflanke und die Hinterflanke von TRG 21 in Kombination mit den Umschaltzuständen von PHASE 32 festgestellt. Zusätzlich zu den Vorteilen der Ausführungsform 1 können daher Fehlfunktionen bei der Erzeugung von MA15:0 in dem Trenner 26A der sekundären Karte selbst dann verhindert werden, wenn Störungen, wie beispielsweise Übersprechen, Reflexionen usw. bei TRG 21 erzeugt werden, und kann auch in erheblichem Umfang eine kontinuierliche Datenübertragung über weniger Signalleitungen sicher gegenüber den Störungen erzielt werden.
Gewerbliche Anwendbarkeit
Wie voranstehend geschildert, ist das Datenübertragungsverfahren gemäß der vorliegenden Erfindung für die Datenübertragung geeignet, welche die Daten sicher gegenüber verschiedenen Störungen übertragen kann, beispielsweise Asymmetrie, Reflexionen usw., die als Ursachen für Fehlfunktionen wirken, wenn die kontinuierliche Datenübertragung durchgeführt wird, über weniger Signalleitungen.

Claims

Datenübertragungsverfahren zur Durchführung der Übertragung und des Empfangs von Daten zwischen einer primären Karte (1) und sekundären Karten (2a, 2b, 2c) unter Verwendung eines Datenübertragungsweges (3, 25), welcher gemeinsam die gleiche Signalleitung als einen Adressenbus und einen Datenbus verwendet, mit folgenden Schritten: a) Mitteilung einer Startadresse, die für den Datenzugriff erforderlich ist, wenn der Datenzugriff von der primären Karte (1) zu den sekundären Karten (2a, 2b, 2c) durchgeführt wird; und b) Erzeugung einer Adresse, die bei dem Datenzugriff in den sekundären Karten (2a, 2b, 2c) verwendet wird, auf der Grundlage der Startadresse und eines vorbestimmten Triggersignals (21).
Datenübertragungsverfahren nach Anspruch 1, bei welchem ein Zyklussignal (20), das eine Umschaltung von Daten angibt, in Kombination mit dem Triggersignal (21) verwendet wird.
Datenübertragungsverfahren nach Anspruch 1, bei welchem dann, wenn die Adresse auf der Grundlage des Triggersignals (21) erzeugt wird, die Adresse sequentiell durch Inkrementieren der Startadresse in Reaktion auf einen Zeitpunkt des Triggersignals erzeugt wird.
Datenübertragungsverfahren nach Anspruch 1, wobei in Schritt a) die Startadresse durch eine Speicherstartadresse der sekundären Karten (2a, 2b, 2c), die für den Datenzugriff erforderlich ist, wenn der Datenzugriff von der primären Karte (1) zu den sekundären Karten (2a, 2b, 2c) durchgeführt wird, gebildet ist, und umfassend die Schritte: Beurteilung in den sekundären Karten (2a, 2b, 2c), ob die Speicherstartadresse zur eigenen Station gerichtet ist oder nicht, und nachfolgende Ausführung der Datenübertragung über den Datenübertragungsweg (3, 25) durch Zugriff auf einen Speicher in der eigenen Station, auf der Grundlage der Speicherstartadresse, wenn die Speicherstartadresse zur eigenen Station hin gerichtet ist; und wobei Schritt b) die Schritte umfasst: Erzeugung einer Adresse, zu welcher die Datenübertragung nachfolgend ausgeführt wird, in den sekundären Karten (2a, 2b, 2c), durch Inkrementierung der Speicherstartadresse, nachdem die Datenübertragung auf der Grundlage der Speicherstartadresse beendet ist, und nachfolgende Ausführung der Datenübertragung über den Datenübertragungsweg durch Zugriff auf den Speicher der eigenen Station, auf der Grundlage der erzeugten Adresse.
Datenübertragungsverfahren nach Anspruch 4, bei welchem ein Zyklussignal, das die Umschaltung von Daten angibt, in Kombination mit dem Triggersignal (21) verwendet wird.
Datenübertragungsverfahren nach Anspruch 1, wobei das Triggersignal einen Zeitpunkt des Datenzugriffs angibt und die Startadresse zum Lesen von Daten erforderlich ist und umfassend die folgenden Schritte: Mitteilung des Triggersignals (21) und der Startadresse über den Datenübertragungsweg; Schalten des Datenübertragungsweges, welchem die Startadresse mitgeteilt wird, als Datenbus; Zugriff auf einen Speicher auf der Grundlage der Startadresse, und Senden eines Leseergebnisses heraus auf den Datenübertragungsweg; und Inkrementieren der Startadresse zum Zeitpunkt des Triggersignals (21), und Aussenden eines Leseergebnisses auf den Datenübertragungsweg, durch Zugriff auf den Speicher auf der Grundlage der inkrementierten Adresse.
Datenübertragungsverfahren nach Anspruch 6, bei welchem ein Zyklussignal, das die Umschaltung von Daten angibt, in Kombination mit dem Triggersignal (21) verwendet wird.
Datenübertragungsverfahren nach Anspruch 1 wobei das Triggersignal einen Zeitpunkt des Datenzugriffs angibt und die Startadresse zum Lesen von Daten erforderlich ist und umfassend die folgenden Schritte: Mitteilung des Triggersignals (21) und der Startadresse über den Datenübertragungsweg; Schalten des Datenübertragungsweges (3, 25), welchem die Startadresse mitgeteilt wird, als Datenbus, und Aussenden vorbestimmter Daten, die in einen Speicher (27) geschrieben werden sollen; Zugriff auf den Speicher (27) auf der Grundlage der Startadresse, und nachfolgendes Schreiben der vorbestimmten Daten in den Speicher (27); und Inkrementieren der Startadresse zu einem Zeitpunkt des Triggersignals (21), und nachfolgendes sequentielles Schreiben der vorbestimmten Daten, die über den Datenübertragungsweg herausgeschickt werden, in den Speicher (27), durch Zugriff auf den Speicher auf der Grundlage der inkrementierten Adresse.
Datenübertragungsverfahren nach Anspruch 8, bei welchem ein Zyklussignal, das die Umschaltung von Daten angibt, in Kombination mit dem Triggersignal (21) verwendet wird.