KR100446112B1 - 16 / 32 파라 겸용 트랙 및 소켓 가이드 - Google Patents

16 / 32 파라 겸용 트랙 및 소켓 가이드 Download PDF

Info

Publication number
KR100446112B1
KR100446112B1 KR1019970038934A KR19970038934A KR100446112B1 KR 100446112 B1 KR100446112 B1 KR 100446112B1 KR 1019970038934 A KR1019970038934 A KR 1019970038934A KR 19970038934 A KR19970038934 A KR 19970038934A KR 100446112 B1 KR100446112 B1 KR 100446112B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
track
para
chip package
test
Prior art date
Application number
KR1019970038934A
Other languages
English (en)
Other versions
KR19990016404A (ko
Inventor
김한진
노명갑
이영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970038934A priority Critical patent/KR100446112B1/ko
Publication of KR19990016404A publication Critical patent/KR19990016404A/ko
Application granted granted Critical
Publication of KR100446112B1 publication Critical patent/KR100446112B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 16 / 32 파라 겸용 트랙 및 소켓 가이드에 관한 것으로서, 반도체 칩 패키지가 테스트되는 테스트 부에서 테스트되는 반도체 칩 패키지의 크기가 변경될 때마다 테스트 보드 및 트랙이 교체되어야 하는 문제점을 개선하기 위하여, 반도체 칩 패키지 장착부가 4개이며, 공급부에서 이송되어온 반도체 칩 패키지를 장착부에 정렬시키는 스탑퍼 핀이 SOJ 패키지 42 핀(27.31 mm)을 기준 규격으로 한 위치에 고정되어 있고, 장착된 반도체 칩 패키지의 좌·우 유동을 방지하기 위해 장착부의 하부 레일 폭을 상부 레일 폭 보다 넓게 하고 반도체 칩 패키지를 감싸도록 한 케리어를 포함하고, 32 파라용 소켓 가이드 핀이 삽입될 수 있게 반도체 칩 패키지 장착부의 상부 레일과 캐리어에 관통 구멍이 형성되어 있는 것을 특징으로 하는 16 / 32 파라 겸용 트랙을 제공한다. 그리고 16 / 32 파라 겸용 트랙에 장착된 반도체 칩 패키지를 가이드 해주는 『I』형 소켓 가이드를 제공함으로써, 반도체 칩 패키지의 크기 변경시 테스트 부에서 테스트 보드만을 교체할 수 있게 된다.
이것으로 교체 작업 시간이 크게 줄어들게 되며, 작업 효율을 증가시키게 된다. 그리고 반도체 칩 패키지의 장착부에 캐리어가 형성되어 있기 때문에, 자유 낙하된 반도체 칩 패키지의 좌·우 유동을 방지 할 수 있게 되어 소켓에 정확히 정렬될 수 있게 해주는 이점이 있다.

Description

16 / 32 파라 겸용 트랙 및 소켓 가이드 (Track and Socket guide combined 16 / 32 para )
본 발명은 16 / 32 파라 겸용 트랙 및 소켓 가이드에 관한 것으로서, 더욱 상세하게는 반도체 칩 패키지가 테스트되는 테스트 부의 트랙을 다양한 크기의 반도체 칩 패키지가 수용될 수 있는 겸용 트랙으로 만들어, 반도체 칩 패키지 크기에 따른 테스트 부의 교체 작업시간을 줄이고, 반도체 칩 패키지가 트랙의 장착부에서 좌·우 유동되는 것을 방지할 수 있는 16 / 32 파라 겸용 트랙 및 소켓 가이드에 관한 것이다.
일반적으로 반도체 칩 패키지의 제조 공정에 의해 제조된 반도체 칩 패키지는 출하되기 전에 전기적 특성 테스트, 기능 테스트(Function Test)와 같은 신뢰성 테스트를 거치게 된다. 테스트라 함은 컴퓨터를 이용하여 만들어진 프로그램을 테스터에서 실행시켜 패키지된 제품의 전기적 특성, 기능적 특성 및 제품의 속도 등을 빠른 시간안에 검사하는 것으로, 간단히 설명하면 제품의 양품과 불량품을 빠른 시간안에 구별하는 것이다. 또한 여기서 나온 데이터를 수집, 분석하여 앞 공정 담당자에게 피드백(Feedback)하여 제품의 특성향상과 수율을 올리기 위한 일체의 업무 활동도 여기에 포함된다.
반도체 칩 패키지를 테스트하기 위해 사용되는 장비를 핸들러라 하며, 핸들러에는 반도체 칩 패키지를 순차적으로 공급하여 테스트를 진행하고, 진행 결과에 따라서 각각의 반도체 칩 패키지를 분류하는 수직 핸들러와, 복수개의 반도체 칩 패키지가 수납된 트레이를 이용하여 트레이에 반도체 칩 패키지가 수납된 상태에서 테스트를 진행하며, 테스트 결과에 따라서 테스트 완료된 트레이에서 새로운 트레이로 반도체 칩 패키지를 빈(Bin)별로 분류하는 수평 핸들러가 있다.
수직 핸들러는 반도체 칩 패키지가 삽입된 튜브를 차례로 쌓아놓은 적재부, 적재된 튜브를 순차적으로 공급부로 이송시키는 이송부, 이송부에 이송되어온 반도체 칩 패키지를 테스트 부로 공급시키는 공급부, 공급부로부터 공급된 반도체 칩 패키지를 테스트 부로 이송시키는 헤드부, 테스트 완료된 반도체 칩 패키지를 송출트랙으로 분류하는 분류부, 분류부에 의해 분류된 반도체 칩 패키지를 송출시키는 송출부로 구성되어 있다.
도 1은 16 파라용 테스트 보드의 사시도, 도 2는 32 파라용 테스트 보드의 사시도, 도 3은 소켓의 사시도, 도 4는 종래 기술의 16 파라용 트랙의 정면도, 도 5는 종래 기술의 32 파라용 트랙의 정면도이다.
도 1 내지 도 5를 참조하면, 핸들러의 테스트 부는 복수개의 소켓(10)을 포함하는 테스트 보드(20, 30)와, 공급된 반도체 칩 패키지(5)가 장착되어 테스트 보드(20, 30)의 각 소켓(10)에 대응될 수 있게 하는 트랙(40, 50 : Track)으로 구성된다. 그러나 반도체 칩 패키지(5)의 크기가 각각 틀리기 때문에 테스트 되는 반도체 칩 패키지(5)의 크기(I/O 핀수)에 따라 테스트 부의 테스트 보드(20, 30)와 트랙(40, 50)은 교체되야 한다. 그 중 SOJ(Small Outline J-bend) 패키지용 테스트 부는 16파라(PARA)와 32파라(PARA)로 나뉘어 진다. 40 핀(26.04 mm), 42 핀(27.31 mm)과 같은 크기가 큰 반도체 칩 패키지는 16파라에 속하며, 28 핀(18.4 mm), 32 핀(20.95 mm)과 같은 상대적으로 작은 크기의 반도체 칩 패키지는 32파라에 속한다.
테스트 보드는 크게 16 파라(20)와 32 파라(30)로 나뉘어 지고, 각각의 반도체 칩 패키지(5)의 크기에 따른 테스트 보드가 존재한다. 16파라의 테스트 보드(20)에는 모두 16개의 소켓(10)을 포함하며, 그에 대응되게 모두 16개의 반도체 칩 패키지(5)를 테스트 한다. 32 파라 테스트 보드(30)에는 모두 32개의 소켓(10)을 포함하며, 모두 32개의 반도체 칩 패키지(5)를 테스트한다.
반도체 칩 패기지(5)가 삽입되어 테스트가 진행되는 소켓(10)에 대해 설명하면, 테스터(Tester ; 도시 안됨)와 전기적으로 연결된 IC 소켓(12)은 소켓 보드(14)에 삽입되고, 반도체 칩 패키지(5)가 IC 소켓(12)에 삽입될 때 가이드 역할을 하는 소켓 가이드(16)는 소켓 보드(14)와 나사로 기계적으로 연결되어 있다.
그리고, 16 파라 테스트 보드(20)와 결합되는 트랙(40)은 모두 8개로 구성되며, 도면과 같이 2개의 트랙(40)이 한 쌍으로 되어 있다. 16파라용 트랙에서는 하나의 트랙(40)에 2개의 반도체 칩 패키지(5)가 탑재되기 때문에 한번의 테스트 때 모두 16개의 반도체 칩 패키지(5)가 탑재된다. 32 파라 테스트 보드(30)와 결합되는 트랙(50) 역시 8개로 구성되며, 하나의 트랙(50)에 4개의 반도체 칩 패키지(5)가 탑재되기 때문에 한번의 테스트 때 모두 32개의 반도체 칩 패키지(5)가 탑재된다.
16 파라 트랙(40) 구조는 결합부(42)에 의해서 두 개의 트랙(40)이 기계적으로 체결되어 있으며, 트랙(40)에는 상부 레일(44)과 하부 레일(46)이 체결수단에 의해 기계적으로 결합되어 있어, 이 사이로 반도체 칩 패키지(5)가 공급부에서 공급된다. 공급부에서 이송되어온 반도체 칩 패키지(5)가 장착되는 장착부(47)는 한 트랙(40)에 2개가 존재하며, 각 장착부(47)에는 자유 낙하된 반도체 칩 패키지(5)를 정렬시키는 스탑퍼 핀(48)을 포함한다. 스탑퍼 핀(48)은 반도체 칩 패키지(5)가 테스트 보드(20)의 소켓(10)에 각기 대응되어 정렬될 수 있도록 하는 역할을 한다. 그리고 32 파라 트랙(50) 구조는 하나의 트랙(50)에 장착부(57)와 스탑퍼 핀(58)이 모두 4개 존재하고, 그 외의 구조는 16 파라 트랙(40)과 비슷하다.
이러한 구조로, 테스트되는 반도체 칩 패키지의 크기가 변경될 때마다 테스트 보드 및 트랙을 교체해야 하는 문제점이 생긴다. 이러한 교체 작업은 교체 작업에 따른 시간의 증가뿐만 아니라 작업자의 피로도를 증가시키며, 그에 따른 작업 효율을 떨어뜨려 생산성 저하를 가져오게 된다. 그리고 종래의 트랙 구조에서는 트랙으로 자유 낙하된 반도체 칩 패키지가 스탑퍼 핀과 충돌되어 정지될 때, 반도체 칩 패키지가 장착부에서 좌·우 유동하게 됨으로써 소켓에 정확히 정렬될 수 없게 되는 문제점을 가지고 있다.
따라서, 본 발명의 목적은 테스트되는 반도체 칩 패키지의 크기가 변경될 때마다 트랙을 교체해야 하는 문제점을 개선하기 위한 겸용 트랙을 만들어 교체 작업에 따른 시간의 증가 및 작업 효율 저하를 방지하고, 트랙으로 자유 낙하된 반도체 칩 패키지가 스탑퍼 핀과 충돌되어 정지될 때, 반도체 칩 패키지가 장착부에서 좌·우 유동하게 됨으로써 소켓에 정확히 정렬될 수 없게 되는 문제점을 개선하는 16 / 32 파라 겸용 트랙 및 소켓 가이드를 제공하는 데 있다.
도 1은 16 파라용 테스트 보드의 사시도,
도 2는 32 파라용 테스트 보드의 사시도,
도 3은 소켓의 사시도,
도 4는 종래 기술의 16 파라용 트랙의 정면도,
도 5는 종래 기술의 32 파라용 트랙의 정면도,
도 6은 본 발명에 따른 16 / 32 파라 겸용 트랙의 정면도,
도 7a와 7b는 본 발명에 따른 16 파라, 32 파라용 소켓 가이드,
도 8 본 발명에 따른 32 파라용 소켓 가이드가 소켓 보드에 결합된 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 소켓 12, 112 : IC 소켓
14, 114 : 소켓 보드 16, 116a, 116b : 소켓 가이드
20, 30 : 테스트 보드 40 : 16 파라 트랙
50 : 32 파라 트랙 44, 54, 154 : 상부 레일
46, 56, 156 : 하부 레일 48, 58, 158 : 스탑퍼 핀
47, 57, 157 : 장착부 160 : 캐리어
162 : 관통 구멍
상기 목적을 달성하기 위하여, 핸들러의 테스트 부에서 반도체 칩 패키지가 장착되는 트랙은 반도체 칩 패키지 장착부가 4개이며, 공급부에서 이송되어온 반도체 칩 패키지를 장착부에 정렬시키는 스탑퍼 핀이 SOJ 패키지 42 핀(27.31 mm)을 기준 규격으로 한 위치에 고정되어 있고, 장착된 반도체 칩 패키지의 좌·우 유동을 방지하기 위해 장착부의 하부 레일 폭을 상부 레일 폭 보다 넓게 하고 반도체 칩 패키지를 감싸도록 한 캐리어를 포함하고 있다. 그리고 32 파라용 소켓 가이드 핀이 삽입될 수 있게 반도체 칩 패키지 장착부의 상부 레일과 캐리어에 관통 구멍이 형성되어 있는 것을 특징으로 하는 16 / 32 파라 겸용 트랙을 제공한다.
상기 다른 목적을 달성하기 위하여, 16 / 32 파라 겸용 트랙에 장착된 반도체 칩 패키지를 가이드 해주는 『I』형 소켓 가이드를 갖는 것을 특징으로 하는 테스트 보드를 제공한다.
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 6은 본 발명에 따른 16 / 32 파라 겸용 트랙의 정면도이다.
도 6을 참조하면, 본 발명에 따른 16 / 32 파라 겸용 트랙(150)은 반도체 칩 패키지(105)를 이송하는 하부 레일(156)과 상부 레일(154)로 되어 있고, 반도체 칩 패키지(105)가 장착되는 장착부(157)는 기존의 32 파라 트랙과 같이 한 트랙(150)에 4개가 존재하며, 공급부에서 이송되어온 반도체 칩 패키지(105)를 장착부(157)에 정렬시키는 스탑퍼 핀(158)은 SOJ 패키지 42 핀(27.31 mm)을 기준 규격으로 한 위치에 고정되어 있다. 그리고 중력에 의해서 상·하부 레일(154, 156)을 따라 자유 낙하된 반도체 칩 패키지(105)가 장착부(157)에 장착시 스탑퍼 핀(158)과의 충돌에 의한 반도체 칩 패키지(105)의 좌·우 유동을 방지하기 위한 캐리어(160)가 장착부에 형성되어 있다. 이 캐리어(160)는 상부 레일(154) 보다 폭이 넓고 반도체 칩 패키지(105)를 감싸도록 되어 있는 하부 레일(156)의 한 부분이다. 그리고 후술하는 32 파라용 소켓 가이드 핀이 삽입될 수 있게 장착부(157)의 상부 레일(154)과 캐리어(160)에는 관통 구멍이 형성되어 있다.
이러한 16 / 32 파라 겸용 트랙을 사용함으로써, 테스트시 반도체 칩 패키지의 크기가 변경되어도 테스트 부에서 테스트 보드만을 교체하면 되기 때문에 교체에 따른 작업 시간이 크게 줄어들게 되며 작업 효율을 증가시키게 된다. 그리고 반도체 칩 패키지의 장착부에 캐리어가 형성되어 있기 때문에 자유 낙하된 반도체 칩 패키지의 좌·우 유동을 방지 할 수 있게 되어 소켓에 정확히 정렬시킬 수 있게 해준다.
그러나 본 발명에 따른 16 / 32 파라 겸용 트랙으로 기존의 소켓 보드에 반도체 칩 패키지를 삽입할 때는 다음과 같은 문제점을 갖게 된다. 트랙의 장착부에 있는 캐리어의 폭이 기존의 소켓 가이드 보다 넓기 때문에 반도체 칩 패키지가 장착된 트랙과 테스트 보드의 결합시 기존의 소켓 가이드가 케리어와 충돌하게 되어 반도체 칩 패키지를 소켓에 삽입시킬 수 없게 된다. 즉, 종래의 소켓 가이드는 반도체 칩 패키지 자체가 완전히 삽입될 수 있는 구조로 되어 있어, 본 발명과 같이 캐리어를 포함하는 겸용 트랙에서는 소켓 가이드와 캐리어가 충돌하게 된다.
도 7a와 7b는 본 발명에 따른 16 파라, 32 파라용 소켓 가이드의 사시도이며, 도 8 본 발명에 따른 32 파라용 소켓 가이드가 소켓 보드에 결합된 사시도이다.
도 7a, 7b 및 8을 참조하면, 본 발명의 16 / 32 파라 겸용 트랙에 사용될 수 있는 소켓 가이드(116a, 116b)는 도면과 같이 『I』형으로 되어 있다. 32 파라용 소켓 가이드(116a)는 중심부와 하부에 모두 3개의 돌출핀(115)을 갖고 있다. 소켓 가이드(116)에 형성되어 있는 각 돌출핀들(115) 사이의 거리는 반도체 칩 패키지가 삽입될 수 있을 만큼의 길이로 되어 있다. 즉, 하부에 있는 두 개의 돌출핀(115)들은 트랙의 장착부 하부를 따라 삽입되고, 중심부에 있는 돌출핀(115)은 장착부의 상부 레일과 하부 레일의 캐리어에 있는 관통 구멍에 삽입된다. 그리고 16 파라용 소켓 가이드(116b)는 그 상부와 하부의 양측에 모두 4개의 돌출핀(115)이 돌출되어 있어 반도체 칩 패키지를 가이드하고, 트랙의 장착부 상부 및 하부를 따라 삽입된다.
그리고 본 발명에 따른 소켓 가이드의 돌출핀(115) 끝단은 반도체 칩 패키지의 삽입을 쉽게 유도하기 위해 소켓 가이드(116a, 116b) 안쪽으로 일정한 곡선형상으로 되어 있다. 즉, 이러한 돌출핀들(115)은 본 발명에 따른 16 / 32 겸용 트랙에서의 캐리어와 충돌 없이 반도체 칩 패키지를 가이드하게 된다.
도 8은 이러한 소켓 가이드(116b)가 IC 소켓(112)의 홈에 삽입되어 소켓 보드(114)와 기계적으로 체결된 것을 보여 준다.
수직 핸들러에 의해 테스트되는 단계를 설명하면, 핸들러에는 반도체 칩 패키지를 공급하는 인덱서가 있어 전기적 신호에 따라서 반도체 칩 패키지를 테스트 부에 하나씩 공급하게 된다. 인덱서에서 공급된 반도체 칩 패키지는 중력에 의해 트랙의 레일을 따라 자유 낙하하게 되고 자유 낙하된 반도체 칩 패키지는 트랙과 기계적으로 연결된 스탑퍼에 있는 스탑퍼 핀에 의해 지지된다. 이 스탑퍼 핀은 반도체 칩 패키지들이 각 소켓에 대응되어 정렬될 수 있는 위치에 설치되어 있다. 이렇게 반도체 칩 패키지가 각 트랙의 장착부에 놓여지게 되면, 트랙과 테스트 보드는 구동장치에 의해 결합되고 반도체 칩 패키지는 소켓과 기계적·전기적으로 연결되어 테스트된다.
반도체 칩 패키지의 테스트가 완료되면, 트랙과 테스트 보드는 구동 장치에 의해서 분리되어 진다. 그리고 반도체 칩 패키지를 지지하고 있던 스탑퍼 핀들이 모두 오픈되고, 반도체 칩 패키지는 레일을 따라 하강하여 테스트 결과에 따라서 분류되고, 각기 다른 반도체 칩 패키지 수납용 용기에 적재된다.
따라서, 본 발명에 의한 구조에 따르면, 테스트시 반도체 칩 패키지의 크기가 변경되어도 테스트 부에서 테스트 보드만을 교체하면 되기 때문에, 교체에 따른 작업 시간이 크게 줄어들게 되며, 작업 효율을 증가시키게 된다. 그리고 반도체 칩 패키지의 장착부에 캐리어가 형성되어 있기 때문에, 자유 낙하된 반도체 칩 패키지의 좌·우 유동을 방지 할 수 있게 되어 소켓에 정확히 정렬시킬 수 있게 해준다.

Claims (7)

  1. 상부 레일;
    상기 상부 레일과 기계적으로 연결되는 하부 레일;
    반도체 칩 패키지가 수용되는 장착부;
    상기 상부 레일과 하부 레일을 따라 공급된 반도체 칩 패키지를 상기 장착부에 정렬시키는 스탑퍼 핀;
    상기 장착부의 하부 레일에 형성되고, 상부 레일 보다 폭이 넓고 반도체 칩 패키지를 감싸도록 된 구조의 캐리어;
    상기 장착부의 상부 레일과 캐리어에 관통 구멍이 형성되어 있는 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
  2. 제 1항에 있어서, 상기 장착부는 한 트랙에 4개가 존재하는 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
  3. 제 1항에 있어서, 상기 스탑퍼 핀이 SOJ 패키지 42 핀(27.31 mm)을 기준 규격으로 한 위치에 고정되어 있는 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
  4. 테스트 보드와 기계적으로 연결되는 소켓 보드;
    반도체 칩 패키지가 삽입되어 전기적으로 연결되며, 소켓 보드에 삽입·결합되는 IC 소켓;
    반도체 칩 패키지를 가이드하는 역할을 하며, 소켓 보드와 기계적으로 연결되고, 돌출핀을 갖는 『I』형 소켓 가이드;를 갖는 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
  5. 제 4항에 있어서, 상기 『I』형 소켓 가이드의 돌출핀은 3개로 구성된 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
  6. 제 4항에 있어서, 상기 『I』형 소켓 가이드의 돌출핀은 4개로 구성된 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
  7. 제 5항과 제 6항에 있어서, 상기 돌출핀의 끝단은 소켓 가이드 안쪽으로 일정한 곡선형상을 갖고 있는 것을 특징으로 하는 16 / 32 파라 겸용 트랙 및 소켓 가이드.
KR1019970038934A 1997-08-14 1997-08-14 16 / 32 파라 겸용 트랙 및 소켓 가이드 KR100446112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038934A KR100446112B1 (ko) 1997-08-14 1997-08-14 16 / 32 파라 겸용 트랙 및 소켓 가이드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038934A KR100446112B1 (ko) 1997-08-14 1997-08-14 16 / 32 파라 겸용 트랙 및 소켓 가이드

Publications (2)

Publication Number Publication Date
KR19990016404A KR19990016404A (ko) 1999-03-05
KR100446112B1 true KR100446112B1 (ko) 2004-10-14

Family

ID=37362347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038934A KR100446112B1 (ko) 1997-08-14 1997-08-14 16 / 32 파라 겸용 트랙 및 소켓 가이드

Country Status (1)

Country Link
KR (1) KR100446112B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005523A (ko) * 1987-09-25 1989-05-15 도날드 밀러 셀 다목적 소켓
KR930017079A (ko) * 1992-01-22 1993-08-30 정문술 디바이스 테스터용 핸들러
KR970025832U (ko) * 1995-11-29 1997-06-20 혼합형 소켓

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005523A (ko) * 1987-09-25 1989-05-15 도날드 밀러 셀 다목적 소켓
KR930017079A (ko) * 1992-01-22 1993-08-30 정문술 디바이스 테스터용 핸들러
KR970025832U (ko) * 1995-11-29 1997-06-20 혼합형 소켓

Also Published As

Publication number Publication date
KR19990016404A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
JP3007211B2 (ja) 電子部品コンタクトアセンブリおよびその接続方法
JP3711283B2 (ja) インサートおよびこれを備えた電子部品ハンドリング装置
US6445203B1 (en) Electric device testing apparatus
JPH0943309A (ja) Ic試験装置
KR102401058B1 (ko) 소자핸들러
KR100748482B1 (ko) 반도체 소자 테스트 핸들러
US6414503B1 (en) Magazine for carrying a plurality of multi-chip modules
JP2002257900A (ja) 試験用電子部品搬送媒体、電子部品試験装置および試験方法
KR20110093456A (ko) 반도체 패키지의 인서트 수납장치
JPH11287842A (ja) Ic試験装置
KR20070118903A (ko) 번인 소터 및 이를 이용한 번인 소팅 방법
KR20100061570A (ko) 인서트, 트레이 및 전자부품 시험장치
TW201834104A (zh) 半導體裝置的元件分類設備
JP4222442B2 (ja) 電子部品試験装置用インサート
KR100446112B1 (ko) 16 / 32 파라 겸용 트랙 및 소켓 가이드
KR20010098361A (ko) 테스트 핸들러
US6448524B1 (en) Circuit board handler
US6550133B1 (en) Surface mounting apparatus installed with tray feeder
CN116359699A (zh) 元件处理器
CN114019195A (zh) 芯片抗静电性能测试板
KR101544510B1 (ko) 무빙 어댑터를 이용하여 프리 사이즈 인서팅이 가능한 패키지 인서트 가이드 및 얼라인 장치
KR20000077300A (ko) 전자 부품 기판의 시험장치 및 시험방법
WO2019245354A1 (ko) 소자소팅장치
KR20200122469A (ko) 전자부품 테스트용 핸들러의 인서트 및 테스트트레이
CN218360722U (zh) 一种测试打标机测试不良品分料机构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee