KR100445794B1

KR100445794B1 - 노어형 플래시 메모리 장치의 소거 방법

Info

Publication number: KR100445794B1
Application number: KR1019970074209A
Authority: KR
Inventors: 박종민
Original assignee: 삼성전자주식회사
Priority date: 1997-12-26
Filing date: 1997-12-26
Publication date: 2004-10-14
Also published as: KR19990054397A

Abstract

행들과 열들로 배열된 전기적으로 소거 및 프로그램 가능한 복수 개의 메모리 셀들, 상기 행 방향으로 신장하는 복수 개의 워드 라인들 및 상기 열 방향으로 신장하는 복수 개의 비트 라인들을 가지는 복수 개의 섹터들로 이루어진 메모리 셀 어레이와; 상기 각 섹터의 벌크는 독립적으로 분리되며; 행 및 열 어드레스를 계수하기 위한 어드레스 카운터와; 소거 검증 동작시 페일된 비트의 수를 계수하기 위한 페일 비트 카운터 및; 각 섹터에 대한 소거 동작이 수행되는 횟수를 계수하기 위한 펄스 카운터를 구비한 본 발명에 따른 노어형 플래시 메모리 장치의 소거 방법은 상기 어드레스 카운터 및 상기 페일 비트 카운터를 초기값으로 초기화시키는 단계와; 상기 복수 개의 섹터들 중 소거하고자 하는 하나의 섹터의 모든 셀들에 대한 소거 동작을 수행하는 단계와; 상기 소거된 섹터 내의 메모리 셀들 중 어드레스 카운터에 의해서 어드레싱된 메모리 셀이 소거되었는지를 판별하기 위해서 그것의 데이터를 독출하는 단계와; 상기 독출된 데이터가 "0"인지 또는 상기 페일 비트 카운터의 값이 최대값인지를 판별하여서 일치하거나 작은 값을 가질 때 상기 어드레스 카운터의 값이 최대값인지 여부를 판별하는 단계와; 상기 어드레스 카운터의 값이 최대값과 일치하지 않을 때 어드레스를 카운터-업하여서 상기 카운트-업된 어드레스에 대응하는 메모리 셀의 데이터를 검증하기 위한 독출 단계로 진행하는 단계와; 상기 어드레스 카운터의 값이 최대값과 일치할 때 현재의 페일 비트 카운터의 값이 이전의 페일 비트 카운터의 값과 일치하는지를 판별하여서 일치할 경우 소거 패스 단계로 진행하고, 일치하지 않을 경우 상기 초기화 단계로 진행하는 단계 및; 상기 독출된 데이터가 "0"이 아니거나 상기 페일 비트 카운터의 값이 최대값보다 큰 값일 때 상기 펄스 카운터의 값이 최대값과 일치하는지를 판별하여서 일치하는 경우 소거 페일 단계로 진행하고, 일치하지 않을 경우 카운트-업하여 상기 초기화 단계로 진행하는 단계를 포함한다.

Description

노어형 플래시 메모리 장치의 소거 방법 (ERASE METHOD FOR NOR TYPE FLASH MEMORY DEVICE)

본 발명은 반도체 메모리 장치에 관한 것으로서, 구체적으로는 노어형 플래스 메모리 장치의 소거 방법에 관한 것이다.

도 1은 노어형 플래시 메모리 셀의 구조를 보여주는 단면도이다. 플래시 메모리 셀은, 도 1에 도시된 바와같이, P형 반도체 기판 (2)의 표면에 채널 영역을 사이에 두고 N+ 불순물로 형성된 소오스 (3) 및 드레인 (4)와, 상기 채널 영역 상에 100Å 이하의 얇은 절연막 (7)을 사이에 두고 형성된 플로팅 게이트 (floating gate) (6)과, 상기 플로팅 게이트 (floating gate) (6) 상에 절연막 (예를들면, ONO막) (9)를 사이에 두고 콘트롤 게이트 (control gate) (8)이 형성되어 있다. 그리고, 상기 소오스 (3), 상기 드레인 (4), 상기 콘트롤 게이트 (8), 그리고 상기 반도체 기판 (2)에는 각각 프로그램, 소거, 그리고 독출 동작시 요구되는 전압들을 인가하기 위한 전원 단자들 (Vs), (Vd), (Vg), 그리고 (Vb)이 접속되어 있다.

통상적인 플래시 메모리의 프로그램 동작에 의하면, 드레인 영역 (4)와 인접한 채널 영역에서 플로팅 게이트 (8)로의 핫 일렉트론 인젝션 (hot electron injection)이 발생되도록 함으로써 플래시 메모리 셀은 프로그램된다. 상기한 전자 주입은 상기 소오스 영역 (3)과 상기 P형 반도체 기판 (2)를 접지시키고, 상기 콘트롤 게이트 전극 (Vg)에 높은 고전압 (예를들면, +10V)를 인가하고, 그리고 상기 드레인 영역 (4)에 핫 일렉트론을 발생시키기 위해 적당한 양의 전압 (예를들면, 5V∼6V)를 인가함으로써 이루어진다. 이러한 전압 인가 조건에 따라 플래시 메모리 셀이 프로그램되면, 즉 음의 전하 (negative charge)가 상기 플로팅 게이트 (6)에 충분히 축적되면, 상기 플로팅 게이트 (6)에 축적된(또는 포획된) (-) 전하는 일련의 독출 동작이 수행되는 동안 상기 프로그램된 플래시 메모리 셀의 드레솔드 전압 (threshold voltage)를 높이는 역할을 한다.

통상적으로, 독출 동작의 전압 인가 조건은 플래시 메모리 셀의 상기 드레인 영역 (4)에 양의 전압 (예를들면, 1V)를 인가하고, 그것의 콘트롤 게이트 (8)에 소정 전압 (예를들면, 전원 전압 또는 약 4.5V)를 인가하고, 그리고 그것의 소오스 영역 (3)에 0V를 인가하는 것이다. 상기한 조건에 따라 독출 동작이 수행되면, 상기한 핫 일렉트론 인젝션 방법에 의해서 그것의 드레솔드 전압이 높아진, 즉 프로그램된 플래시 메모리 셀은 그것의 드레인 영역 (4)로부터 그것의 소오스 영역 (3)으로 전류가 주입되는 것이 방지된다. 이때, 상기 프로그램된 플래시 메모리 셀은 "오프" (off)되었다고 하며, 그것의 드레솔드 전압은, 통상적으로, 약 6V∼7V 사이의 분포를 갖는다.

계속해서, 플래시 메모리 셀의 소거 동작에 의하면, 상기 반도체 기판 (2), 즉 벌크 영역, 에서 상기 콘트롤 게이트 (8)로의 F-N 터널링 (Fowler-Nordheim tunneling)을 발생시킴으로써 메모리 셀은 소거된다. 일반적으로, 상기 F-N 터널링은 음의 고전압 (예를들면, -10V)를 상기 콘트롤 게이트 (8)에 인가하고, 상기 벌크 영역 (2)와 상기 콘트롤 게이트 (8) 사이의 F-N 터널링을 발생시키기 위해 적당한 양의 전압 (예를들면, 5V)를 인가함으로써 이루어진다. 이때, 그것의 드레인 영역 (4)는 소거의 효과를 극대화시키기 위해 고 임피던스 상태 (high impedance state) (예를들면, 플로팅 상태)로 유지된다. 이러한 소거 조건에 따른 전압들을 대응하는 전원 단자들 (Vg), (Vd), (Vs) 및 (Vb)로 인가하면, 상기 콘트롤 게이트 (8)과 상기 벌크 영역 (2) 사이에 강한 전계가 형성된다. 이로인해 상기한 F-N 터널링이 발생되고, 그 결과 프로그램된 셀의 플로팅 게이트 (6) 내의 음의 전하는 그것의 소오스 영역 (3)으로 방출된다.

통상적으로, 상기 F-N 터널링은 6∼7MV/cm의 전계 (electric field)가 상기 절연막 (7) 사이에 형성되었을 때 발생된다. 이는 플로팅 게이트 (6)과 벌크 영역 (2) 사이에 100Å 이하의 상기 얇은 절연막 (7)이 형성되어 있기 때문에 가능하다. 상기 F-N 터널링에 따른 소거 방법에 의해서 음의 전하가 플로팅 게이트 (6)으로부터 벌크 영역 (2)로 방전 (또는 방출)되는 것은, 일련의 독출 동작이 수행되는 동안, 상기 소거된 플래시 메모리 셀의 드레솔드 전압을 낮추는 역할을 한다.

일반적인 플래시 메모리 셀 어레이 구성에 있어서, 각각의 벌크 영역은 메모리 장치의 고집적화를 위해 복수 개의 셀들이 함께 연결되며, 이로인해 상기한 소거 방법에 따라 소거 동작이 수행될 경우 복수 개의 메모리 셀들이 동시에 소거된다. 소거 단위는 각각의 벌크 영역 (2)가 분리된 영역에 따라 결정된다. {예를들면, 64K byte : 이하, 섹터(sector)라 칭한다.} 일련의 독출 동작이 수행되는 동안 상기 소거 동작에 의해 드레솔드 전압이 낮아진 플래시 메모리 셀은 콘트롤 게이트 (8)에 일정 전압을 인가하면, 드레인 영역 (4)로부터 소오스 영역 (3)으로 전류 통로 (current path)가 형성된다. 이러한 플래시 메모리 셀은 "온" (on)되었다고 하며, 그것의 드레솔드 전압은 약 1V∼3V 사이의 분포를 갖는다. 표 1은 플래시 메모리 셀에 대한 프로그램, 소거, 및 독출 동작시 각 전원 단자들 (Vg), (Vd), (Vs) 및 (Vb)에 인가되는 전압 레벨을 보여준다.

동작 모드	Vg	Vd	Vs	Vb
프로그램	+10V	+5V∼+6V	0V	0V
소 거	-10V	Floating	Floating	+5V
독 출	+4.5V	+1V	0V	0V
소거 리페어	+3V	+5V ~ +6V	0V	OV

하지만, 메모리 셀의 드레솔드 전압을 낮추는 상기의 F-N 터널링에 의한 복수 개의 메모리 셀의 드레솔드 전압에 대한 균일성 (uniformity) 때문에 특정 메모리 셀의 드레솔드 전압은 0V의 접지 전압 이하가 되게 된다. 상기와 같이 0V 이하의 드레솔드 전압을 가지는 메모리 셀을 일반적으로 과소거된 셀 (over erased cell)이라 하며, 상기의 셀에 대해서는 일련의 치료 동작 (이하, 소거 리페어라 칭한다)에 의한 0V 이상의 드레솔드 전압을 가지게 하지 않으면 안된다.

일반적인 상기의 소거 리페어 동작은 과소거된 메모리 셀의 소오스 영역과 P형 기판을 접지시키고, 상기 제어 게이트 전극에는 프로그램 동작시 인가되는 전압 (예컨대, +12V)에 비해서 낮은 적당한 양의 전압 (즉, 2-5V)를 인가하고, 상기의 드레인 영역에는 적당한 양의 전압 (즉, 6-9V)를 인가함으로써 이루어진다.

상기의 소거 리페어 방법에 의해 상기의 프로그램 방법보다는 적은 양의 음의 전하가 부유 게이트 전극에 축적되게 되어, 상기 게이트 전극의 (-) 전위는 상기 메모리 셀의 드레솔드 전압을 0V의 접지 전압 이상으로 높이는 역할을 한다. 도 2는 프로그램, 소거 및 소거 리페어 동작에 의한 메모리 셀의 변화를 보여주는 도면이다. 도 3은 종래 기술에 따른 소거 방법을 보여주는 흐름도이다.

소거 동작이 시작되면, 어드레스 카운터 (address counter : AC) 및 펄스 카운터 (pulse counter : PC)의 값을 "0"으로 초기화한다 (S105). 여기서, 어드레스 카운터란 한 섹터 (즉, 소거 동작에 의해 동시에 소거되는 메모리 셀들) 내의 모든 메모리 셀들의 어드레스를 카운터하여 나타내는 것을 말한다. 예컨대, 당사에서 개발 중인 8M NOR형 플래시 메모리의 한 섹터는 64k바이트로 구성되어 있으며, 상기 섹터 내의 행은 10개의 어드레스에 의해서 선택되는 1024개, 열은 6개의 어드레스에 의해서 선택되는 64바이트로 구성되어 있다.

또한, 펄스 카운터라 소거 동작시 메모리 셀을 소거하는 음의 게이트 벌크 소거 (negative gate bulk erase)의 최대 횟수를 계수한다. 벌크 소거는 선택된 섹터 내의 모든 메모리 셀이 제어 게이트에 음의 10V (-10V)를 인가하고 벌크 단자에는 양의 6V를 인가하여 약 5ms 동안 유지하는 것을 의미한다. 일정 시간은 섹터 내의 메모리 셀이 과소거되는 것을 방지하기 위해서 적절한 시간을 유지하도록 하며, 펄스 카운터에 의해서 최대 횟수를 체크하도록 한다.

단계 (S105)에서 어드레스 카운터 및 펄스 카운터를 "0"으로 초기화한 후 단계 (S110)에서 벌크 소거를 5ms 동안 수행 한 후 단계 (S105)에 의해서 소거 검증 동작이 수행된다. 소거 검증 동작은 메모리 셀의 드레솔드 전압이 3V 이하가 되었는지를 판독하는 동작으로, 섹터 내의 모든 메모리 셀들에 대해서 순차적으로 진행하게 되며, 상기 동작은 선택된 메모리 셀의 제어 게이트 단자에 적당한 양의 전압 (예컨대, 3.5V)를 인가하여 일정 시간 (예컨대, 300ns) 동안 판독한다.

단계 (S120)에서, 선택된 메모리 셀에 대한 판독 과정이 완료되면 판독에 의해 센싱된 데이터의 값이 모두 "0"인지를 체크하게 된다. 체크 과정 (S120)에 의해서 데이터 값이 모두 "0"이면 선택된 메모리 셀은 소거되었음을 의미하며, "0"이 아니면 셀의 드레솔드 전압은 3V 이상임을 의미한다. 체크 과정 (S120)에서 셀이 소거되었으면 단계 (S125)에서 어드레스 카운터가 최대값 (ACmax) (예컨대, 행 = 1024, 열 = 64)인지를 체크하여 어드레스 카운터가 최대값 (ACmax)가 아니면 어드레스 카운터를 카운트-업한 후 (S130) 카운트-업된 어드레스에 대응하는 메모리 셀의 소거 검증 동작이 단계 (S115)에서 수행된다. 단계 (S125)에서 어드레스 카운터가 최대값 (ACmax)와 일치하면 일련의 소거 동작이 성공적으로 완료되었음을 나타내며, 단계 (S50)에서 소거 동작이 종료된다.

만약 체크 과정 (S120)에서 데이터의 값이 "0"이 아니면 선택된 메모리 셀은 소거가 원할히 되지 않음을 의미하기 때문에 단계 (S140)에서 펄스 카운터가 최대값 (PCmax)와 일치하는지를 체크한 후 일치하지 않으면 펄스 카운터의 값을 카운트-업한 후 (S135) 벌크 소거 (S110) 동작을 수행한다. 반면에, 펄스 카운터가 최대값 (PCmax)와 일치하면 일련의 소거 동작이 성공적으로 완료되지 않음을 나타내며 단계 (S145)에서 소거 동작이 종료된다.

하지만, 소거 동작이 수행되는 하나의 섹터 내에 결함에 의해 소거가 되지 않은 메모리 셀이 존재하는 경우 결함이 생긴 메모리 셀에 의해서 펄스 카운터가 최대값 (예컨대, PCmax = 256)이 될 때까지 동일 섹터 내의 모든 메모리 셀에 대해 소거 동작이 수행됨에 따라 다른 메모리 셀들은 드레솔드 전압이 0V 이하가 되는 과소거된 셀이 된다. 결합 메모리 셀의 드레인 단자가 절연되어 항상 오프 셀로 나타나는 경우, 또는 메모리 셀의 드레인 단자와 제어 게이트가 절연되지 못하고 전기적으로 연결되는 경우에 발생한다.

과소거가 발생하게 되면 소거 동작 이후에 진행되는 일련의 프로그램 동작시 원활한 프로그램 동작이 되지 않아 프로그램 페일을 유발하게 된다. 또한, 소거 동작은 결함이 생긴 메모리 셀로 인해서 소거 동작을 수행하는 시간이 증가하게 된다. 물론, 결함에 의한 과소거 현상은 결함이 생긴 메모리 셀을 리페어함으로써 완전한 메모리 셀로 대체하는 경우에는 발생하지 않는다.

따라서 본 발명의 목적은 메모리 셀의 소거 동작시 결함이 생긴 메모리 셀로 인해서 과소거가 발생함에 따라서 소거 동작 이후에 수행되는 일련의 프로그램 동작시 원할한 프로그램 동작이 되지 않아 유발되는 프로그램 페일을 방지하기 위한 노어형 불 휘발성 메모리 장치의 소거 방법을 제공하는 것이다.

본 발명의 다른 목적은 메모리 셀의 소거 동작시 결함이 발생한 메모리 셀로 인해서 소거 동작을 수행하는 시간이 증가되는 것을 방지할 수 있는 소거 방법을 제공하는 것이다.

본 발명이 또 다른 목적은 메모리 셀의 소거 동작시 결함이 생긴 메모리 셀로 인해서 소거 동작 이후 과소거된 셀을 치유하는 소거 리페어시 불필요한 소거 리페어 시간이 증가하는 것을 방지하기 위한 소거 방법을 제공하는 것이다.

도 1은 전기적으로 소거 및 프로그램 가능한 플래시 메모리 셀의 구조를 보여주는 단면도;

도 2는 프로그램, 소거 및 소거 리페어 동작에 의한 드레솔드 전압의 변화를 보여주는 도면;

도 3은 종래 기술에 따른 소거 방법을 보여주는 흐름도;

도 4는 본 발명에 따른 소거 방법을 보여주는 흐름도,

*도면의 주요 부분에 대한 부호 설명

2 : 반도체 기판 3 : 소오스

4 : 드레인 6 : 부유 게이트

8 : 제어 게이트

(구성)

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 행들과 열들로 배열된 전기적으로 소거 및 프로그램 가능한 복수 개의 메모리 셀들, 상기 행 방향으로 신장하는 복수 개의 워드 라인들 및 상기 열 방향으로 신장하는 복수 개의 비트 라인들을 가지는 복수 개의 섹터들로 이루어진 메모리 셀 어레이와; 상기 각 섹터의 벌크는 독립적으로 분리되며; 행 및 열 어드레스를 계수하기 위한 어드레스 카운터와; 소거 검증 동작시 페일된 비트의 수를 계수하기 위한 페일 비트 카운터 및; 각 섹터에 대한 소거 동작이 수행되는 횟수를 계수하기 위한 펄스 카운터를 구비한 노어형 플래시 메모리 장치의 소거 방법에 있어서: 상기 어드레스 카운터 및 상기 페일 비트 카운터를 초기값으로 초기화시키는 단계와; 상기 복수 개의 섹터들 중 소거하고자 하는 하나의 섹터의 모든 셀들에 대한 소거 동작을 수행하는 단계와; 상기 소거된 섹터 내의 메모리 셀들 중 어드레스 카운터에 의해서 어드레싱된 메모리 셀이 소거되었는지를 판별하기 위해서 그것의 데이터를 독출하는 단계와; 상기 독출된 데이터가 "0"인지 또는 상기 페일 비트 카운터의 값이 최대값인지를 판별하여서 일치하거나 작은 값을 가질 때 상기 어드레스 카운터의 값이 최대값인지 여부를 판별하는 단계와; 상기 어드레스 카운터의 값이 최대값과 일치하지 않을 때 어드레스를 카운터-업하여서 상기 카운트-업된 어드레스에 대응하는 메모리 셀의 데이터를 검증하기 위한 독출 단계로 진행하는 단계와; 상기 어드레스 카운터의 값이 최대값과 일치할 때 현재의 페일 비트 카운터의 값이 이전의 페일 비트 카운터의 값과 일치하는지를 판별하여서 일치할 경우 소거 패스 단계로 진행하고, 일치하지 않을 경우 상기 초기화 단계로 진행하는 단계 및; 상기 독출된 데이터가 "0"이 아니거나 상기 페일 비트 카운터의 값이 최대값보다 큰 값일 때 상기 펄스 카운터의 값이 최대값과 일치하는지를 판별하여서 일치하는 경우 소거 페일 단계로 진행하고, 일치하지 않을 경우 카운트-업하여 상기 초기화 단계로 진행하는 단계를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 초기화 단계를 수행하기 이전에 상기 펄스 카운터를 초기화시키는 단계를 부가적으로 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 소거 동작을 수행하는 단계에서 선택된 섹터의 모드 워드 라인은 음의 10V를 그리고 대응하는 벌크는 양의 6V를 인가한 후 5ms 동안 수행되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 소거 검증을 위한 독출 동작시 선택된 워드 라인은 3.5V로 대략 300ns 동안 구동되는 것을 특징으로 한다.

(작용)

이와같은 방법에 의해서, 결함이 생긴 메모리 셀로 인해서 유발될 수 있는 프로그램 페일, 소거 시간의 증가 및 소거 리페어 시간의 증가를 방지할 수 있다.

(실시예)

이하 본 발명의 실시예에 따른 참조도면 도 4에 의거하여 상세히 설명한다.

다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다.

도 4는 본 발명에 따른 소거 방법을 보여주는 흐름도이다.

도 4를 참조하면, 단계 (S200)에서 소거 동작이 시작되면 다음 단계 (S205)에서 펄스 카운터의 값이 "0"으로 초기화된다. 여기서, 펄스 카운터란 소거 동작시 메모리 셀을 소거하는 벌크 소거의 최대 횟수를 계수하는 것을 의미한다. 여기서, 최대값 (PCmax)는 256회로 설정되어 있다.

계속해서, 단계 (S210)에서 어드레스 카운터 (AC) 및 페일 비트 카운터 (FC)의 값이 초기화된다. 여기서, 어드레스 카운터 (AC)란 한 섹터 (예컨대, 소거 동작에 의해 동시에 소거되는 메모리 셀들) 내의 모든 메모리 셀들의 어드레스를 카운트하여 나타내는 것을 말한다. 여기서, 한 섹터는 64k 바이트로 설정되고, 한 섹터 내의 행은 10개의 어드레스에 의해서 선택되는 1024개, 열은 6개의 어드레스에 의해서 선택되는 64바이트로 구성되어 있다. 또한, 페일 비트 카운터 (FC)란 한 섹터 내의 소거 동작시 소거 검증시 페일이 발생하는 비트를 카운트하는 카운터를 의미한다.

이어서, 단계 (S215)에서 음의 게이트 벌크 소거 동작이 수행된다. 벌크 소거는 선택된 섹터 내의 모든 메모리 셀의 제어 게이트에 음의 10V (-10V)를 인가하고 벌크 단자에는 양의 6V (+6V)를 인가하여 대략 5ms 동안 유지하는 것을 의미한다. 섹터 내의 메모리 셀이 과소거되는 것을 방지하기 위해서 적당한 시간이 설정되어야 함은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

계속해서, 단계 (S220)에서 소거 검증 동작이 수행된다. 소거 검증 동작은 메모리 셀의 드레솔드 전압이 3V 이하가 되었는지를 판독하는 동작으로, 섹터 내의 모든 메모리 셀들에 대해서 순차적으로 진행하게 되며, 소거 동작은 선택된 메모리 셀의 제어 게이트에 양이 전압 (예컨대, +3.5V)를 인가하여 대략 300ns 동안 판독한다.

그 다음에, 소거 검증 동작에 의해서 판독된 데이터의 값이 모두 "0"이지 또는 페일 비트 카운터의 값 F(t)가 최대값 (FCmax)보다 적은 값을 가지는지를 단계 (S225)에서 체크한다. FC(t)는 현재 벌크 소거 후 페일 비트 카운트된 값을 의미한다. 상기 체크 과정에 의해서 판독된 데이터의 값이 모두 "0"이거나, FC(t)가 최대값 (FCmax)보다 적은 값을 가지게 되면, 단계 (S230)에서 어드레스 카운터가 최대값 (ACmax)까지 도달했는지를 체크한 후 어드레스 카운터의 값을 카운트-업한 후(S235) 카운트-업된 어드레스에 대응하는 메모리 셀에 대한 소거 검증 동작이 단계 (S220)에서 진행된다.

체크 과정시 판독된 데이터의 값이 "0"이거나, FC(t)가 최대값 (FCmax)보다 적은 값을 가지기 않으면 펄스 카운터가 최대값 (PCmax)까지 도달하였는지를 체크한 후 (S240), 단계 (S245)에서 최대값 (PCmax)와 일치하지 않으면 펄스 카운터의 값을 카운트-업한다. 이후, 단계 (S210)에서 어드레스 카운터 및 페일 비트 카운터를 초기화한 후 벌크 소거 동작이 반복적으로 수행된다. 여기서, FCmax는 결함에 의해 한 섹터 내의 최대 페일이 발생할 수 있는 수를 나타낸다. 펄스 카운터에 대한 체크 과정에서 최대값 (PCmax)까지 도달하게 되면 일련의 소거 동작이 페일되었다는 것을 나타내며, 단계 (S255)에서 소거 동작이 종료된다.

만약 어드레스 카운터에 대한 체크 과정 (S235)에서 어드레스 카운터가 최대값 (ACmax)에 도달하게 되면 이어서 현재의 FC(t)가 바로 이전의 벌크 소거시의 FC(t-1)과 동일한지를 체크하게 된다 (S250). 체크 과정 (S250)에서 현재의 FC(t)가 바로 이전의 FC(t-1)과 일치하지 않으면 대부분의 메모리 셀이 소거되지 않았다고 간주하고 어드레스 및 페일 비트 카운터들을 "0"으로 초기화한 (S210) 후 벌크 소거 동작이 수행된다. FC(t)에 대한 체크 과정 (S250)에서 현재의 FC(t)가 이전의 FC(t-1)과 동일하면 결함에 의해 페일이라고 간주하고 더 이상 소거 동작을 수행하지 않는다. 그리고, 단계 (S260)에서 소거 동작이 종료된다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상기한 바와같이, 일련의 소거 동작에 의하면 소거 동작을 하고자 하는 섹터 내이 결함이 특정 개수 (예컨대, 2) 이하로 존재하게 되면 페일 비트 카운터에 의해서 결함이 발생한 메모리 셀로 인해 다른 메모리 셀들이 과소거되는 것을 방지할 수 있다. 또한, 일련의 소거 동작 시간을 단축할 수 있을 뿐만 아니라, 과소거된 셀로 인해서 불필요하게 과소거된 셀을 치유하기 위한 리페어 동작에 의한 시간이 감소될 수 있다.

Claims

행들과 열들로 배열된 전기적으로 소거 및 프로그램 가능한 복수 개의 메모리 셀들, 상기 행 방향으로 신장하는 복수 개의 워드 라인들 및 상기 열 방향으로 신장하는 복수 개의 비트 라인들을 가지는 복수 개의 섹터들로 이루어진 메모리 셀 어레이와; 상기 각 섹터의 벌크는 독립적으로 분리되며; 행 및 열 어드레스를 계수하기 위한 어드레스 카운터와; 소거 검증 동작시 페일된 비트의 수를 계수하기 위한 페일 비트 카운터 및; 각 섹터에 대한 소거 동작이 수행되는 횟수를 계수하기 위한 펄스 카운터를 구비한 노어형 플래시 메모리 장치의 소거 방법에 있어서:

상기 어드레스 카운터 및 상기 페일 비트 카운터를 초기값으로 초기화시키는 단계와;

상기 복수 개의 섹터들 중 소거하고자 하는 하나의 섹터의 모든 셀들에 대한 소거 동작을 수행하는 단계와;

상기 소거된 섹터 내의 메모리 셀들 중 어드레스 카운터에 의해서 어드레싱된 메모리 셀이 소거되었는지를 판별하기 위해서 그것의 데이터를 독출하는 단계와;

상기 독출된 데이터가 "0"인지 또는 상기 페일 비트 카운터의 값이 최대값인지를 판별하여서 일치하거나 작은 값을 가질 때 상기 어드레스 카운터의 값이 최대값인지 여부를 판별하는 단계와;

상기 어드레스 카운터의 값이 최대값과 일치하지 않을 때 어드레스를 카운터-업하여서 상기 카운트-업된 어드레스에 대응하는 메모리 셀의 데이터를 검증하기 위한 독출 단계로 진행하는 단계와;

상기 어드레스 카운터의 값이 최대값과 일치할 때 현재의 페일 비트 카운터의 값이 이전의 페일 비트 카운터의 값과 일치하는지를 판별하여서 일치할 경우 소거 패스 단계로 진행하고, 일치하지 않을 경우 상기 초기화 단계로 진행하는 단계 및;

상기 독출된 데이터가 "0"이 아니거나 상기 페일 비트 카운터의 값이 최대값보다 큰 값일 때 상기 펄스 카운터의 값이 최대값과 일치하는지를 판별하여서 일치하는 경우 소거 페일 단계로 진행하고, 일치하지 않을 경우 카운트-업하여 상기 초기화 단계로 진행하는 단계를 포함하는 것을 특징으로 하는 소거 방법.
제 1 항에 있어서,

상기 초기화 단계를 수행하기 이전에 상기 펄스 카운터를 초기화시키는 단계를 부가적으로 포함하는 것을 특징으로 하는 소거 방법.
제 1 항에 있어서,

상기 소거 동작을 수행하는 단계에서 선택된 섹터의 모드 워드 라인은 음의 10V를 그리고 대응하는 벌크는 양의 6V를 인가한 후 5ms 동안 수행되는 것을 특징으로 하는 소거 방법.
제 1 항에 있어서,

상기 소거 검증을 위한 독출 동작시 선택된 워드 라인은 3.5V로 대략 300ns 동안 구동되는 것을 특징으로 하는 소거 방법.