KR100434959B1 - 반도체소자의 레이아웃 방법 - Google Patents
반도체소자의 레이아웃 방법 Download PDFInfo
- Publication number
- KR100434959B1 KR100434959B1 KR10-2001-0089212A KR20010089212A KR100434959B1 KR 100434959 B1 KR100434959 B1 KR 100434959B1 KR 20010089212 A KR20010089212 A KR 20010089212A KR 100434959 B1 KR100434959 B1 KR 100434959B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- semiconductor device
- active region
- layout method
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 239000007943 implant Substances 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000002253 acid Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 레이아웃 방법에 관한 것으로, 스트레스가 밀집되는 부분에 유발되는 디스로케이션을 억제하기 위하여, 반도체소자의 레이아웃 방법에 있어서, 박스형 활성영역의 모서리를 라운딩지게 형성하고, 소자분리영역으로 길게 형성되어 상기 활성영역의 모서리 부분에 형성되는 게이트전극의 길이를 짧게 형성하여 상기 게이트전극의 단부를 상기 모서리 부분과 이격시키고, 소오스/드레인 임플란트 공정시 상기 활성영역의 모서리 부분을 마스크 영역으로 도포하여 상기 활성영역의 모서리 부분, 게이트전극의 단부 및 임플란트 영역으로 집중되는 스트레스를 완화시키는 것을 특징으로 하는 반도체소자의 레이아웃 방법을 제공함으로써 디스로케이션의 유발을 억제하고 그에 따른 소자의 특성 열화를 최소화하여 소자의 수율 및 생산성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 레이아웃 방법에 관한 것으로, 보다 상세하게는 레이아웃으로 인하여 유발되는 디스로케이션이 발생되는 현상을 방지하기 위하여 레이아웃을 변경하는 기술에 관한 것이다.
종래기술에 따른 레이아웃은 다음과 같다.
활성영역과 게잇 역할을 하는 폴리실리콘 그리고 소오스/드레인 역할을 하기위한 임플란트 주입시 포토마스크의 오픈 영역에 다라 실리콘 기판에 스트레스가 일집되어 공정 진행 결과 실리콘 기판에 디스로케이션이 발생한다.
도 1 은 종래기술에 따른 반도체소자의 레이아웃 방법을 도시한 것이다.
먼저, 반도체기판(11) 상에 활성영역(15)을 정의하는 소자분리영역(13)을 디자인한다. 이때, 상기 활성영역(15)은 직사각형 구조로 디자인된 것이다.
그리고, 상기 활성영역(15)을 통하여 소자분리영역(13)에 걸치는 "┓" 자 형게이트전극 영역(17)을 디자인한다. 이때, 상기 게이트전극 영역(17)의 일측 끝부분이 상기 활성영역(15)의 사각형 끝부분에 형성된다.
그리고, 트랜지스터를 형성하기 위한 소오스/드레인 형성을 위한 임플란트 주입 공정시 노광마스크 영역(19)의 중첩 정도를 디자인한다
따라서, 각각 영역 경계가 집중되는 ⓐ 부분의 반도체기판(11)에 가장 많은 스트레스를 주게 된다.
이로인하여, 상기 반도체기판(11)에 디스로케이션이 유발되는 문제점이 생긴다.
상기한 바와같이 종래기술에 따른 반도체소자의 레이아웃 방법은, 소자분리영역에 형성되는 게이트전극과, 활성영역의 모서리 부분 및 소오스/드레인 임플란트 공정시 임플란트 영역이 밀집되고 그에 따른 스트레스가 밀집되어 디스로케이션이 유발됨으로써 반도체소자의 특성이 열화되고 그에 따른 반도체소자의 생산성 및 수율이 저하되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 종래의 직사각형, 즉 박스형 레이아웃에서 코너 ( corner ) 가 라운딩되도록 디자인을 변경하고, 게이트전의 설계시 디스로케이션 취약 부분에서 가능하면 멀리 떨어지도록 레이아웃을 설계하며, 드레인/소오스 임플란트 주입을 위한 포토 마스크 형성시 디스로케이션 취약 부분을 포토 마스크로 덮어줌으로써 반도체소자의 특성 열화를 방지할 수 있는 반도체소자의 레이아웃 방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 레이아웃 방법을 도시한 단면도.
도 2a 내지 도 2c 는 본 발명에 따른 반도체소자의 레이아웃 방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 소자분리영역
15,35 : 활성영역 17,37 : 게이트전극 영역
19,39 : 소오스/드레인 임플란트를 위한 노광마스크 영역
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 레이아웃 방법은,
반도체소자의 레이아웃 방법에 있어서,
박스형 활성영역의 모서리를 라운딩지게 형성하고,
소자분리영역으로 길게 형성되어 상기 활성영역의 모서리 부분에 형성되는 게이트전극의 길이를 짧게 형성하여 상기 게이트전극의 단부를 상기 모서리 부분과이격시키고,
소오스/드레인 임플란트 공정시 상기 활성영역의 모서리 부분을 마스크 영역으로 도포하여 상기 활성영역의 모서리 부분, 게이트전극의 단부 및 임플란트 영역으로 집중되는 스트레스를 완화시키는 것과,
상기 소자분리영역에 구비되는 게이트전극과 활성영역/소자분리영역 경계면의 간격을 상기 게이트전극 측벽에 구비될 절연막 스페이서의 두께보다 크게 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 레이아웃방법을 설명한다.
도 2a 내지 도 2c 는 본 발명에 따른 반도체소자의 레이아웃 방법에 따라 순차적으로 도시한 레이아웃도이다.
도 2a를 참조하면, 반도체기판(31) 상에 박스형의 활성영역(35)을 정의하는 소자분리영역(33)을 정의한다. 이때, 상기 활성영역(35)은 모서리 부분이 라운딩된 박스형으로 형성된다.
도 2b를 참조하면, 상기 활성영역(35)을 가로질러 구비되는 게이트전극 영역(37)을 디자인한다.
이때, 상기 게이트전극 영역(37)의 일측 단부가 상기 활성영역(35)의 모서리 부분에서 멀어지도록 디자인한다.
여기서, 점선으로 도시된 부분은 종래의 형태를 도시한 것으로서, 활성영역(35)의 모서리 부분인 디스로케이션의 취약부분에 가깝게 디자인된 것을 도시한다.
도 2c를 참조하면, 소오스/드레인을 형성하기 위한 임플란트 공정시 마스크로 사용되는 영역(39)에 종래기술의 ⓐ 부분이 도포되도록 디자인하여 상기 활성영역(35)의 모서리, 즉 코너 부분이 도포되어 오픈되지 않도록 한 것이다.
한편, 게이트 측벽에 절연막 스페이서 형성을 위한 스페이서 식각공정시 반도체기판이 받을 수 있는 스트레스를 감안하여 소자분리막에 형성되는 게이트와 활성영역/소자분리막 경계면의 간격은 상기 절연막 스페이서 두께보다 더 크게 디자인한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 레이아웃 방법은, 반도체소자의 레이아웃을 변경하여 스트레스가 집중되는 부분의 스트레스를 분산시켜 디스로케이션의 유발을 최소화시킬 수 있도록 함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있는 효과를 제공한다.
Claims (2)
- 반도체소자의 레이아웃 방법에 있어서,박스형 활성영역의 모서리를 라운딩지게 형성하고,소자분리영역으로 길게 형성되어 상기 활성영역의 모서리 부분에 형성되는 게이트전극의 길이를 짧게 형성하여 상기 게이트전극의 단부를 상기 모서리 부분과 이격시키고,소오스/드레인 임플란트 공정시 상기 활성영역의 모서리 부분을 마스크 영역으로 도포하여 상기 활성영역의 모서리 부분, 게이트전극의 단부 및 임플란트 영역으로 집중되는 스트레스를 완화시키는 것을 특징으로 하는 반도체소자의 레이아웃 방법.
- 제 1 항에 있어서,상기 소자분리영역에 구비되는 게이트전극과 활성영역/소자분리영역 경계면의 간격을 상기 게이트전극 측벽에 구비될 절연막 스페이서의 두께보다 크게 형성하는 것을 특징으로 하는 반도체소자의 레이아웃 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089212A KR100434959B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 레이아웃 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089212A KR100434959B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 레이아웃 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030058684A KR20030058684A (ko) | 2003-07-07 |
| KR100434959B1 true KR100434959B1 (ko) | 2004-06-09 |
Family
ID=32216578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0089212A KR100434959B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 레이아웃 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100434959B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466632A (en) * | 1994-05-26 | 1995-11-14 | United Microelectronics Corp. | Field oxide with curvilinear boundaries and method of producing the same |
| JPH08288398A (ja) * | 1995-04-11 | 1996-11-01 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体装置及びその配列パターン |
| KR20010059532A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체 소자의 제조방법 |
| KR20010110456A (ko) * | 1999-03-03 | 2001-12-13 | 가나이 쓰토무 | 반도체 집적 회로 장치 및 그 제조 방법 |
-
2001
- 2001-12-31 KR KR10-2001-0089212A patent/KR100434959B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466632A (en) * | 1994-05-26 | 1995-11-14 | United Microelectronics Corp. | Field oxide with curvilinear boundaries and method of producing the same |
| JPH08288398A (ja) * | 1995-04-11 | 1996-11-01 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体装置及びその配列パターン |
| KR20010110456A (ko) * | 1999-03-03 | 2001-12-13 | 가나이 쓰토무 | 반도체 집적 회로 장치 및 그 제조 방법 |
| KR20010059532A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030058684A (ko) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067365B1 (en) | High-voltage metal-oxide-semiconductor devices and method of making the same | |
| JP2847490B2 (ja) | トランジスタの製造方法 | |
| US6107662A (en) | Thin film transistor and method for fabricating the same | |
| KR100608374B1 (ko) | 피모스 트랜지스터의 제조방법 | |
| US20080265311A1 (en) | Vertical transistor and method for preparing the same | |
| KR100434959B1 (ko) | 반도체소자의 레이아웃 방법 | |
| JP2009531856A (ja) | 移動度を改善するためのシリコンアイランドを歪ませる方法 | |
| US5523250A (en) | Method of manufacturing a MOSFET with LDD regions | |
| KR100429873B1 (ko) | 모스 트랜지스터 및 그 형성방법 | |
| JPH05102403A (ja) | 半導体装置の製造方法 | |
| KR20040009748A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100818084B1 (ko) | 트랜지스터 및 그 형성방법 | |
| KR0147428B1 (ko) | 고집적 반도체 소자 및 그 제조방법 | |
| US8288830B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100443519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100337199B1 (ko) | 반도체소자의모스펫형성방법 | |
| KR0167603B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR20040002009A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR101033411B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| KR20100079085A (ko) | 반도체소자 및 그 제조방법 | |
| KR950005475B1 (ko) | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 | |
| KR100905183B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100672783B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100329748B1 (ko) | 드레인접합누설방지를위한엘디디(ldd)구조의모스펫(mosfet) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |