KR100434351B1 - 아이,큐 채널신호 보상회로 - Google Patents

아이,큐 채널신호 보상회로 Download PDF

Info

Publication number
KR100434351B1
KR100434351B1 KR10-2000-0071151A KR20000071151A KR100434351B1 KR 100434351 B1 KR100434351 B1 KR 100434351B1 KR 20000071151 A KR20000071151 A KR 20000071151A KR 100434351 B1 KR100434351 B1 KR 100434351B1
Authority
KR
South Korea
Prior art keywords
signal
channel
switch
variable gain
gain amplifier
Prior art date
Application number
KR10-2000-0071151A
Other languages
English (en)
Other versions
KR20020041513A (ko
Inventor
강충구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0071151A priority Critical patent/KR100434351B1/ko
Publication of KR20020041513A publication Critical patent/KR20020041513A/ko
Application granted granted Critical
Publication of KR100434351B1 publication Critical patent/KR100434351B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 I,Q 채널 변조기에 보상회로를 적용하여 I,Q 채널 신호간의 불균형으로 인한 신호의 일그러짐을 방지하도록 한 I,Q 채널신호 보상회로에 관한 것으로, I 채널 신호가 IF 캐리어(carrier)와 비위상(inphase)으로 믹싱(mixing)되고, Q 채널 신호가 90°위상 시프트된 IF 캐리어와 믹싱되어 두 신호가 결합기(combiner)를 통해 합해져 출력되는 변조기와, 클럭에 따라 교대로 I-path와 Q-path를 스위칭하는 스위치와, 상기 스위치로부터 I,Q 채널 신호를 입력받아 신호의 세기를 직류(DC)로 출력하는 로그 증폭기와, 레퍼런스 신호와 상기 로그 증폭기의 출력을 비교하여 가변이득증폭기(VGA)의 컨트롤 신호를 발생시키는 자동레벨제어기와, 자동레벨제어기로부터 컨트롤 신호를 입력받아 I,Q 채널 신호의 크기를 조정하는 가변이득증폭기와, 주기적인 구형파인 클럭신호를 발생하는 클럭발생기로 구성됨으로써, 회로에 사용된 요소들간의 편차나 장치의 시간에 가변된 특성에 적용되고, 스위치를 사용하여 I,Q 채널 각각의 두경로에 하나의 검출기와 자동레벨제어만으로도 기능을 구현할 수 있다.

Description

아이,큐 채널신호 보상회로{I,Q channel signal compensation circuit}
본 발명은 I,Q 채널 변조기에 관한 것으로, 특히 I,Q 채널 변조기에 보상회로를 적용하여 I,Q 채널 신호간의 불균형으로 인한 신호의 일그러짐을 방지하도록 한 I,Q 채널신호 보상회로에 관한 것이다.
도 1 은 종래의 I(In-Phase),Q(Quadrature-Phase) 채널 신호 변조기의 회로도로서, 이에 도시된 바와같이 I Q 변조기의 입력신호는 I,Q 채널 두 신호로 분리되어 입력되고, 이는 IF(Intermediate Frequency)로 올라가면서 I 채널 신호는 IF 캐리어(carrier)와 비위상(inphase)로 믹싱(mixing)(10a)이 이루어지고, Q 채널 신호는 90°위상 시프트된 IF 캐리어와 믹싱(10b)되어 두 신호가 합산기(combiner)(20)를 통해 합해져 출력된다.
이는, sin(x)과 cos(x)의 직각(orthogonal)을 이용한 것으로, 이와같이 변조된 신호는 다시 복조기의 역과정을 통해 I, Q 채널 상호간의 간섭없이 원래의 신호로 추출할 수 있다.
또한, 변조기는 디지털 변조 체계(scheme) 사용시 D/A 변환기의 출력이나 아날로그 I,Q 채널 신호가 버퍼나 필터를 통해 그대로 입력으로 가해지고, 이 경우 버퍼나 필터 등의 회로의 부정합으로 인해 I,Q 채널 신호의 크기에 불균형이 발생하게 되는데, 이러한 신호가 그대로 변조기에 입력될때 변조된 신호의 왜곡을 유발한다.
특히, 디지털 통신 체계를 사용할 경우 변조된 신호의 심볼을 왜곡시켜 전송된 데이터의 에러를 유발하게 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창안된 것으로서, I,Q 채널 변조기에 보상회로를 적용하여 I,Q 채널 신호간의 불균형으로 인한 신호의 일그러짐을 방지하도록 하는데 그 목적이 있다.
도 1 은 종래의 I,Q 채널 신호 변조기의 회로도.
도 2 는 본 발명 I,Q 채널 신호 보상 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10a, 10b : 곱셈기 20 : 합산기
100 : 변조기 200a, 200b : 스위치
300 : 로그 증폭기(LOG AMP)
400 : 자동레벨제어기(ALC)
500a, 500b : 가변이득증폭기(VGA)
600 : 클럭발생기
이하, 첨부도면을 참조하여 본 고안에 따른 바람직한 실시예에 대하여 상세히 설명한다.
본 발명에 의한 I,Q 채널신호 보상회로의 실시예는,
I 채널 신호가 IF 캐리어(carrier)와 비위상(inphase)으로 믹싱(mixing)되고, Q 채널 신호가 90°위상 시프트된 IF 캐리어와 믹싱되어 두 신호가 결합기(combiner)를 통해 합해져 출력되는 변조기와,
클럭에 따라 교대로 I-path와 Q-path를 스위칭하는 스위치와,
상기 스위치로부터 I,Q 채널 신호를 입력받아 신호의 세기를 직류(DC)로 출력하는 로그 증폭기와,
레퍼런스 신호와 상기 로그 증폭기의 출력을 비교하여 가변이득증폭기(VGA)의 컨트롤 신호를 발생시키는 자동레벨제어기와,
자동레벨제어기로부터 컨트롤 신호를 입력받아 I,Q 채널 신호의 크기를 조정하는 가변이득증폭기와,
주기적인 구형파인 클럭신호를 발생하는 클럭발생기로 구성됨이 바람직하다.
상기 스위치는 두개로 구성됨이 바람직하다.
일측 스위치는 상기 로그 증폭기의 입력단과 저항에 연결되고, 타측 스위치는 자동레벨제어기의 출력단과 가변이득증폭기의 입력단에 연결됨이 바람직하다.
상기 가변이득증폭기는 두개로 구성됨이 바람직하다.
일측 가변이득증폭기는 상기 타측 스위치의 일측과 연결되고, 타측 가변이득증폭기는 상기 타측 스위치의 타측과 연결됨이 바람직하다.
도 2 는 본 발명 I,Q 채널신호 보상 회로도로서, 이에 도시된 바와같이
스위치(200a)(200b)가 클럭발생기(600)의 클럭신호에 따라 교대로 I-path와 Q-path를 스위칭하면 로그(log) 증폭기(또는 검출기)(300)는 상기 스위치(200a)(200b)로부터 I,Q 채널 신호를 입력받아 신호의 세기를 직류(DC)로 출력한다.
레퍼런스(Vref)신호와 상기 로그 증폭기(300)의 출력을 비교하여 가변이득증폭기(Variable Gain Amplifier:VGA)(500a)(500b)의 컨트롤 신호를 발생시키면 자동레벨제어기(Automatic Level Control:ALC)(400)로부터 컨트롤 신호를 입력받아 I,Q 채널 신호의 크기를 조정한다.
그리고, 상기 I,Q 채널 두신호를 적당한 값의 저항을 이용하여 커플링하여 로그 증폭기(300)의 입력으로 가한다.
입력을 받은 상기 로그 증폭기(300)는 입력레벨에 따라서 직류 출력을 내어주며, 이 직류레벨은 자동레벨제어기(400)로 입력되어 레퍼런스 직류레벨과 비교되어 업/다운 신호로 변형된다.
상기 자동레벨제어기(400)에서 발생된 업/다운 신호는 상기 가변이득증폭기(500a)(500b)의 이득제어 단자로 인가되어 I,Q 채널 신호의 레벨을 컨트롤한다.
따라서, 변조기(100)에 I,Q 채널 신호간의 불균형을 보상하는 회로를 적용함으로써 신호의 일그러짐이 방지된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 회로에 사용된 요소들간의 편차나 장치의 시간이 가변된 특성에 적용되고, 스위치를 사용하여 I,Q 채널 각각의 두경로에 하나의 검출기와 자동레벨제어만으로도 기능을 구현할 수 있다.

Claims (5)

  1. I 채널 신호가 IF 캐리어(carrier)와 비위상(inphase)으로 믹싱(mixing)되고, Q 채널 신호가 90°위상 시프트된 IF 캐리어와 믹싱되어 두 신호가 결합기(combiner)를 통해 합해져 출력되는 변조기와,
    클럭에 따라 교대로 I-path와 Q-path를 스위칭하는 스위치와,
    상기 스위치로부터 I,Q 채널 신호를 입력받아 신호의 세기를 직류(DC)로 출력하는 로그 증폭기와,
    레퍼런스 신호와 상기 로그 증폭기의 출력을 비교하여 가변이득증폭기(VGA)의 컨트롤 신호를 발생시키는 자동레벨제어기와,
    자동레벨제어기로부터 컨트롤 신호를 입력받아 I,Q 채널 신호의 크기를 조정하는 가변이득증폭기와,
    주기적인 구형파인 클럭신호를 발생하는 클럭발생기를 포함하여 구성된 것을 특징으로 하는 I,Q 채널신호 보상회로.
  2. 제 1 항에 있어서, 상기 스위치는 두개로 구성됨을 특징으로 하는 I,Q 채널신호 보상회로.
  3. 제 1 항 또는 제 2 항에 있어서, 일측 스위치는 상기 로그 증폭기의 입력단과 저항에 연결되고, 타측 스위치는 자동레벨제어기의 출력단과 가변이득증폭기의입력단에 연결됨을 특징으로 하는 I,Q 채널신호 보상회로.
  4. 제 1 항에 있어서, 상기 가변이득증폭기는 두개로 구성됨을 특징으로 하는 I,Q 채널신호 보상회로.
  5. 제 1 항, 제 3 항 또는 제 4 항에 있어서, 일측 가변이득증폭기는 상기 타측 스위치의 일측과 연결되고, 타측 가변이득증폭기는 상기 타측 스위치의 타측과 연결됨을 특징으로 하는 I,Q 채널신호 보상회로.
KR10-2000-0071151A 2000-11-28 2000-11-28 아이,큐 채널신호 보상회로 KR100434351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0071151A KR100434351B1 (ko) 2000-11-28 2000-11-28 아이,큐 채널신호 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0071151A KR100434351B1 (ko) 2000-11-28 2000-11-28 아이,큐 채널신호 보상회로

Publications (2)

Publication Number Publication Date
KR20020041513A KR20020041513A (ko) 2002-06-03
KR100434351B1 true KR100434351B1 (ko) 2004-06-04

Family

ID=19701854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0071151A KR100434351B1 (ko) 2000-11-28 2000-11-28 아이,큐 채널신호 보상회로

Country Status (1)

Country Link
KR (1) KR100434351B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489409B1 (ko) * 2002-10-26 2005-05-16 텔레시스 인코포레이티드 무선 통신시스템의 송수신기 성능을 개선하기 위한 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317010A (ja) * 1988-06-16 1989-12-21 Fujitsu Ltd 自動利得制御回路
JPH05300122A (ja) * 1992-04-21 1993-11-12 Fujitsu Ltd マルチチャネル方式の変復調器における直交度安定化回路
JPH0614074A (ja) * 1992-06-24 1994-01-21 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号処理型変調装置
JPH0697969A (ja) * 1992-09-14 1994-04-08 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号処理型直交変調器
JPH06188928A (ja) * 1992-12-21 1994-07-08 Nippon Telegr & Teleph Corp <Ntt> 直交位相誤差補償回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317010A (ja) * 1988-06-16 1989-12-21 Fujitsu Ltd 自動利得制御回路
JPH05300122A (ja) * 1992-04-21 1993-11-12 Fujitsu Ltd マルチチャネル方式の変復調器における直交度安定化回路
JPH0614074A (ja) * 1992-06-24 1994-01-21 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号処理型変調装置
JPH0697969A (ja) * 1992-09-14 1994-04-08 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号処理型直交変調器
JPH06188928A (ja) * 1992-12-21 1994-07-08 Nippon Telegr & Teleph Corp <Ntt> 直交位相誤差補償回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489409B1 (ko) * 2002-10-26 2005-05-16 텔레시스 인코포레이티드 무선 통신시스템의 송수신기 성능을 개선하기 위한 방법

Also Published As

Publication number Publication date
KR20020041513A (ko) 2002-06-03

Similar Documents

Publication Publication Date Title
FI80175C (fi) Digitalt telekommunikationssystem, daer anvaends kvadraturmodulerade baervaogssignaler.
JP3169803B2 (ja) 電力増幅器の非線形補償回路
US5021753A (en) Splatter controlled amplifier
EP1449297B1 (en) Direct conversion receiver
KR100398302B1 (ko) 효율적인선형전력증폭
US6993091B2 (en) Correction of DC-offset of I/Q modulator
JP2000286915A (ja) 信号変調回路及び信号変調方法
US5771263A (en) Communication system control method and communication system using the method
CA2081154C (en) Digital modulator with digital power control circuit
JPH11331300A (ja) 復調装置
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
CN100409567C (zh) 放大器电路、传输装置、放大方法和传输方法
JP2500744B2 (ja) 負帰還増幅器
US6014065A (en) Multi-phase modulator having automatic compensators for offsets of orthogonal adjustment
US6721370B1 (en) Phase correction circuit for radio communication apparatus
KR100434351B1 (ko) 아이,큐 채널신호 보상회로
US5945876A (en) Soft switching for Cartesian feedback loop control with a transmission system
AU2022204860A1 (en) Programmable polar and cartesian radio frequency digital to analog converter
US5625647A (en) Transmitter having automatic level control function
US5864586A (en) Radio apparatus with offset compensating circuit
JP4068999B2 (ja) カーテシアン型送信機
JPH1198212A (ja) 直交変調器
JPH0774790A (ja) 非線形歪補償送受信回路
JP2006086928A (ja) 電力増幅器の非線形歪補償回路
JP3869970B2 (ja) 高周波電力増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee