KR100428876B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100428876B1
KR100428876B1 KR1019960068929A KR19960068929A KR100428876B1 KR 100428876 B1 KR100428876 B1 KR 100428876B1 KR 1019960068929 A KR1019960068929 A KR 1019960068929A KR 19960068929 A KR19960068929 A KR 19960068929A KR 100428876 B1 KR100428876 B1 KR 100428876B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
semiconductor device
insulating film
manufacturing
Prior art date
Application number
KR1019960068929A
Other languages
English (en)
Other versions
KR19980050151A (ko
Inventor
임찬
김민수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960068929A priority Critical patent/KR100428876B1/ko
Publication of KR19980050151A publication Critical patent/KR19980050151A/ko
Application granted granted Critical
Publication of KR100428876B1 publication Critical patent/KR100428876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 산화막을 형성하는 공정과, 상기 산화막 상부에 층간 절연막을 형성하되 그 층간절연막의 상부와 하부의 불순물 농도가 일정 비율로 조성되도록 형성하는 공정과, 콘택마스크를 이용하여 상기 층간절연막을 식각하되 반도체 기판이 노출될때까지 순차적으로 식각하여 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 다결정 실리콘막을 형성하는 공정과, 상기 다결정 실리콘막을 식각하여 저장전극을 형성하는 공정과, 상기 저장전극 상부에 유전체막을 형성하는 공정을 포함하여 이루어져, 층간 절연막으로 산화질화막을 형성함으로써 층간 절연막 상부의 유전체막인 질화막이 산화되어 파괴되어도 질화막의 산화저항성이 고려하여 질화막의 산화를 충분히 시킬 수 있어 커패시터의 전기적인 특성을 개선하는 효과가 있다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 층간 절연막으로 SixOyNz막을 증착하되 그 SixOyNz막의 조성비율에 따라 캐패시터의 유전체막인 질화막의 산화를 충분히 시켜줌으로써 캐패시터의 전기적 특성을 개선하도록 하는 기술에 관한 것이다.
일반적으로, 고집적 메모리 소자에 있어서 캐패시터의 전하저장 전극으로는다결정 실리콘이 사용되고, 그 유전체막으로는 질화막/산화질화막이 사용되고 있다. 이러한 전하저장 전극의 구조는 어떠한 형태의 구조를 갖더라도 전하저장 전극 사이에는 층간 절연막이 노출되는 데, 그 전체 표면에는 질화막/산화 질화막이 형성되게 된다.
그리고, 메모리 소자의 고집적화는 질화막/산화 질화막의 두께 감소를 수반하며, 그 질화막의 두께 감소는 후속 공정의 산화 질화막를 형성시 산화막의 두께가 얇게 되어 산화에 대한 저항성이 떨어지게 되므로 캐패시터의 전기적 특성을 향상시킬 수 없게 된다.
즉, 층간절연막에는 불순물이 도핑된 산화막 또는 불순물이 도핑되지 않은 산화막을 사용하게 되는 데, 이 경우 전하저장 전극위에 증착되는 질화막에 비하여 층간 절연막 상의 질화막의 두께가 얇음으로 인하여 질화막의 산화를 충분히 시키지 못하게 되어 질화막이 파괴된다.
또한, 층간 절연막내에 확산된 산소에 의해 전하저장 전극이 산화되어 커패시터의 양단간에 전기적인 특성의 열화가 발생하는 문제점이 발생된다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 층간 절연막 상에 질화막의 산화 저항성을 증대시키기 위하여 층간 절연막으로 SixOyNz막을 증착하여 그 조성비율에 따라 커패시터 유전체인 질화막 산화정도를 충분히 증가시켜 줌으로써 커패시터의 전기적인 특성을 개선하는 반도체 소자의 제조방법을 제공하는데 그목적이 있다.
도 1 은 본 발명의 일실예에 따른 반도체 소자의 공정단면도.
< 도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판, 12 : 하부절연층,
14 : 산화막, 16 : 층간절연막,
16a : 상부 산화질화막, 16b : 하부 산화질화막,
18 : 콘택홀, 20 : 다결정 실리콘막,
22 : 저장전극.
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조방법은
반도체 기판상에 하부절연층을 형성하는 공정과,
상기 하부절연층 상부에 산화막을 형성하는 공정과,
상기 산화막 상부에 층간 절연막을 형성하되 그 층간절연막의 상부와 하부의 불순물 농도가 일정 비율로 조성되도록 형성하는 공정과,
콘택마스크를 이용하여 상기 층간절연막을 식각하되 반도체 기판이 노출될때까지 순차적으로 식각하여 콘택홀을 형성하는 공정과,
상기 구조의 전표면에 다결정 실리콘막을 형성하는 공정과,
상기 다결정 실리콘막을 식각하여 저장전극을 형성하는 공정과,
상기 저장전극 상부에 유전체막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1 은 본 발명의 일실시예에 따른 반도체 소자의 제조공정 단면도이다.
먼저, 반도체 기판(10)상에 필드산화막(도시 않됨), 게이트산화막(도시 않됨), 게이트전극(도시않됨), 또는 비트라인(도시 않됨)이 형성되는 하부절연층(12)을 형성한다.
여기서, 상기 하부절연층(12)은 비 ·피 ·에스 ·지(Boro PhosphoSillicate Glass 이하, BPSG)과 같은 유동성이 우수한 절연물질로 형성한다.
다음, 상기 구조의 전표면에 불순물이 도핑되지 않은 산화막(14)를 일정 두께로 형성한 다음, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition 이하, PECVD)방법으로 300 ∼ 1500Å 두께로 형성하되 질소와 산소의 농도가 일정비율로 조성된 SixOyNz막를 증착시킴으로서 층간 절연막(16)을 형성한다.
여기서, 상기 SixOyNz막의 반응기체로는 SiH4, N2O, N2, NH3가스 등이 사용된다.
또한, 상기 층간 절연막(16)은 상부에는 SixOyNz막의 조성비를 1 : 0.1 ∼ 1/2 : 3/2 ∼ 4/3 로 조성하여 산소(O)농도 보다 질소(N)농도가 더 많이 함유된 SixOyNz막(16a)이 형성 되도록 한다.
그리고, 상기 층간절연막(16)의 하부에는 SixOyNz의 조성비를 1 : 1 ∼ 2 : 0.1 ∼ 2/3 으로 조성하여 질소(N)농도 보다 산소(O)농도가 더 많이 함유된 SixOyNz막(16b)이 형성한다.
이때, 상기 SixOyNz막의 조성비 변화에 하부 절연막(12)에 강한 스트레스(stress)를 주게 되면 하부절연막(12)이 파괴될 수 있으므로 층간절연막(16)에 형성된 하부 SixOyNz막(16B)의 질소농도를 제어함으로써 중간층에서의 스트레스(stress)를 해소시킬 수 있게 된다.
다음, 콘택마스크를 이용하여 반도체 기판(10)이 노출될 때까지 상기 층간절연막(16)과 산화막(14), 하부절연막(12)을 순차적으로 식각하여 저장전극 콘택홀(18)을 형성한다.
그 다음, 상기 구조의 전표면에 다결정 실리콘막을 일정 두께 형성하고 식각공정을 거쳐 실린더형 저장전극(22)을 형성한다.
여기서, 상기 저장전극(22)의 형성 과정에서 상기 층간절연막(16)이 식각선택비의 차이에 의해 100 ∼ 500Å 두께로 식각될 수 있다.
다음, 산화막 식각 용액을 이용하여 상기 저장전극(22)의 전체 표면에 형성되는 자연 산화막(도시 않됨)을 제거한 후 커패시터의 유전체 질화막(도시 않됨)을 얇게 형성한다.
그 다음, 상기 질화막에 전체표면을 산화시켜 상기 저장전극(22) 상부에 질화막/산화 질화막을 형성하여 본 발명에 따른 반도체 소자의 제조공정을 완료한다.
여기서, 상기 저장전극(22) 하부의 층간절연막(16)에는 SixOyNz막에 의해 층간절연막(16) 상부에 형성된 질화막이 산화되어 깨어진다고 하더라도 질화막의 산화저항성을 고려하여 유전체막의 질화막을 충분히 산화시킬 수 있게 된다.
상기한 바와같이 본 발명에 따른 반도체 소자의 제조방법은 층간 절연막으로 질소와 산소농도가 일정비율로 조성된 산화질화막을 형성함으로써 층간 절연막 상부의 유전체막인 질화막이 산화되어 파괴되어도 질화막의 산화 저항성이 고려하여질화막의 산화를 충분히 시킬 수 있어 커패시터의 전기적인 특성을 개선하는 효과가 있다.

Claims (6)

  1. 반도체 기판상에 하부절연층을 형성하는 공정과,
    상기 하부절연층 상부에 산화막을 형성하는 공정과,
    상기 산화막 상부에 층간 절연막을 SixOyNz막으로 형성하되 상기 층간절연막 하부의 O 와 N의 조성비는 y 〉 z 가 되도록하고, 상부의 O와 N의 조성비는 y 〈 z 가 되도록 형성하는 공정과,
    콘택마스크를 이용하여 상기 층간절연막을 식각하되 반도체 기판이 노출될때까지 순차적으로 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 통하여 반도체기판과 연결되는 저장전극을 형성하는 공정과,
    상기 저장전극 상부에 유전체막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 층간절연막 하부의 Si, O 및 N의 조성비는 x:y:z = 1 : 1 ~ 2 : 0.1 ~ 2/3 으로 조성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 층간절연막 상부의 Si, O 및 N의 조성비는 x:y:z = 1 : 0.1 ~ 1/2 :3/2 ~ 4/3 으로 조성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 층간절연막은 300 ∼ 1500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 층간절연막의 반응기체로는 SiH4, N2O, N2, NH3가스를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 유전체막은 질화막/산화질화막으로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960068929A 1996-12-20 1996-12-20 반도체소자의제조방법 KR100428876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960068929A KR100428876B1 (ko) 1996-12-20 1996-12-20 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960068929A KR100428876B1 (ko) 1996-12-20 1996-12-20 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19980050151A KR19980050151A (ko) 1998-09-15
KR100428876B1 true KR100428876B1 (ko) 2004-07-27

Family

ID=37335212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960068929A KR100428876B1 (ko) 1996-12-20 1996-12-20 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100428876B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170430A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 半導体装置の製造方法
KR0138125B1 (ko) * 1994-06-07 1998-06-15 김주용 트랜지스터의 게이트 유전막 형성 방법
JPH10178159A (ja) * 1996-12-17 1998-06-30 Fuji Electric Co Ltd キャパシタを有する半導体装置およびその製造方法
KR19980022841A (ko) * 1996-09-24 1998-07-06 김광호 반도체 커패시터의 구조 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170430A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 半導体装置の製造方法
KR0138125B1 (ko) * 1994-06-07 1998-06-15 김주용 트랜지스터의 게이트 유전막 형성 방법
KR19980022841A (ko) * 1996-09-24 1998-07-06 김광호 반도체 커패시터의 구조 및 그 제조방법
JPH10178159A (ja) * 1996-12-17 1998-06-30 Fuji Electric Co Ltd キャパシタを有する半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR19980050151A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
EP0072603B1 (en) Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US5985730A (en) Method of forming a capacitor of a semiconductor device
KR100289859B1 (ko) 반도체장치의제조방법
KR100282413B1 (ko) 아산화질소 가스를 이용한 박막 형성 방법
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US6872639B2 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
KR100234379B1 (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100428876B1 (ko) 반도체소자의제조방법
KR20040093584A (ko) 유전막 형성 방법
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
KR19990048918A (ko) 커패시터를 포함하는 반도체장치 및 그 제조방법
KR20040049659A (ko) 반도체소자의 캐패시터 형성방법
KR100365739B1 (ko) 캐패시터의텅스텐상부전극형성방법
KR100489650B1 (ko) 반도체장치의커패시터제조방법
KR100274353B1 (ko) 반도체소자의캐패시터제조방법
KR20030003322A (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR20030056888A (ko) 캐패시터 및 그 제조방법
KR100268124B1 (ko) 반도체 소자의 전하저장전극 제조방법
KR100240891B1 (ko) 반도체장치의 캐패시터용 하부전극 형성방법
KR100275110B1 (ko) 텅스텐폴리사이드형성방법
KR100437618B1 (ko) (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법
KR950005267B1 (ko) 유전체막을 갖는 반도체 장치 및 그 제조방법
KR100680463B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR19980040125A (ko) 반도체소자의 폴리사이드전극 형성방법
KR20010008412A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee