KR100426917B1 - 에러확산필터및이를갖춘dmd디스플레이시스템 - Google Patents

에러확산필터및이를갖춘dmd디스플레이시스템 Download PDF

Info

Publication number
KR100426917B1
KR100426917B1 KR1019950032772A KR19950032772A KR100426917B1 KR 100426917 B1 KR100426917 B1 KR 100426917B1 KR 1019950032772 A KR1019950032772 A KR 1019950032772A KR 19950032772 A KR19950032772 A KR 19950032772A KR 100426917 B1 KR100426917 B1 KR 100426917B1
Authority
KR
South Korea
Prior art keywords
error
pixel
intensity
diffusion filter
micromirror
Prior art date
Application number
KR1019950032772A
Other languages
English (en)
Other versions
KR960011367A (ko
Inventor
도날드비.도허티
비샬마르칸디
그레고리펫팃
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR960011367A publication Critical patent/KR960011367A/ko
Application granted granted Critical
Publication of KR100426917B1 publication Critical patent/KR100426917B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Projection Apparatus (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명의 DMD 디스플레이 시스템은 8개의 최상위 비트(MSB) 및 4개의 최하 위 비트(LSB)들을 이용하여 8 비트 내지 12 비트의 인버스 감마 데이타의 래스터 스캔된 감마 보정 비디오 데이타를 변환하기 위한 인버스 감마 룩업 테이블(50)을 포함한다. 8개의 MSB는 DMD 디스플레이(10)의 마이크로미러에 접속되고 4개의 LSB는, LSB의 1/2이 수평 스캔에서 다음 픽셀에 추가되고 LSB의 1/2이 1 라인 길이 지연된 다음 수직 픽셀에 추가되도록 지연되고 반감된다.

Description

에러 확산 필터 및 이를 갖춘 DMD 디스플레이 시스템
본 발명은 디지탈 이미징(digital imaging), 특히 디지탈 마이크로미러 소자(DMD) 디스플레이용 에러 확산 필터에 관한 것이다.
각각이 반도체 메모리 셀 상에 장착된 수백 수천의 마이크로미러들로부터의 반사를 이용하는 새로운 투영 디스플레이는 텍사스 인스트루먼츠 인코포레이티드의 잭 엠. 융스(Jack M. Younse)에 의해 쓰여진 IEEE 스펙트럼(1993년 30권 11호)에 기재되어 있다. 디지탈 마이크로미러 소자(DMD)는 텍사스 인스트루먼츠 인코포레이티드의 과학자 래리 제이. 혼백(Larry J. Hornbeck)에 의해 1987년에 발명된 공간 광 변조기를 포함한다. DMD 또는 디지탈 마이크로미러 소자는 이동가능 마이크로미러를 이용하여 CMOS 스태틱 RAM의 각 메모리 셀을 커버한다. 셀 내의 데이타에 기초한 정전기력은 미러를 + 10도 또는 - 10도 경사시켜, 표면에 입사된 광을 변조시킨다. 어떤 미러를 통해 반사된 광은 투영 렌즈를 통과하여 큰 스크린 상에 이미지를 생성한다. 나머지 오프 미러로부터의 광은 투영 렌즈로부터 멀리 반사되고 트랩된다. 미러가 온 상태로 남아 있는 각각의 비디오 프레임 동안의 일부 시간은 그레이의 음영을 제로 온 타임의 블랙(black for zero on time)에서 100 퍼센트 온 타임의 화이트(white for 100 percent on time)까지 측정한다. 컬러는 컬러 휠 또는 3-DMD 셋업에 의해 2가지 방식으로 첨가될 수 있다.
몇몇 DMD 소자는 온 및 오프 타임들을 나타내는 낮은 수의 비트들만을 디스플레이하기 위한 능력을 가질 수 있으므로, 그레이의 음영 또는 컬러의 음영은 비디오 화질을 열화시킨다. 또한, DMD 디스플레이 시스템 내에 디지탈 디감마의 사용은 낮은 강도 영역 내에서 약간의 해상도 손실(blockiness)을 수반한다. 마지막으로, 최상의 DMD라도 몇몇 결점(픽셀 스턱 온, 오프 또는 플랫(flat))들을 가질 수 있다. 몇몇 방법은 이들 디스플레이 에러들을 보정하고, 온 또는 오프 타임마다 비트 수의 증가에 의한 처리 시간을 크게 증가시키지 않고도 좀 더 만족스런 화상을 제공하는 것이 바람직하다.
본 발명의 양호한 실시예에 따르면, DMD 디스플레이용 에러 확산 필터는 제1 픽셀의 원하는 강도와, 상기 제1 픽셀 위치에 있는 마이크로미러에서 달성가능한 강도에 가장 근접하게 낮은 강도간의 에러를 측정하기 위한 수단 및 그 에러를 인접 픽셀에서 상기 제1 픽셀로 전달하기 위한 수단을 포함한다.
이하, 첨부 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제1도를 참조하면, 디지탈 마이크로미러 소자(DMD) 디스플레이 시스템의 전체 블록도가 도시되어 있다. 제1도를 참조하면, DMD 시스템(10)의 한 예가 도시되어 있고, 광원(11)으로부터의 광은 제1 집속 렌즈(13) 및 컬러 휠(15)을 통해서 제공되는데, 컬러 휠(15)은 약 60 사이클 또는 헤르쯔 또는 초당 60 프레임으로 회전한다. 컬러 휠(15)을 통과하는 광은 제2 집속 렌즈(17)를 통과하여 DMD 칩(19)에 이른다. DMD 칩은 아주 작은 미러 소자들의 어레이, 또는 마이크로미러들을 포함하는데, 여기에서 각각의 미러 소자는 제2도에 도시된 바와 같이, CMOS 스태틱 RAM의 메모리 셀 상에서 토션 힌지 및 지지 포스트에 의해 힌지된다. 이동가능 마이크로미러는 셀 내의 데이타에 기초한 정전기력에 의해 온 또는 오프 상태들로 경사진다. 미러의 경사는 표면에 입사된 광을 변조시키기 위해서 + 10도(on) 또는 - 10도(off)이다. 더 상세히는, 래리 제이. 혼벡의 미국 특허 제5,061,049호, "Spatial Light Modulator" 및 미국 특허 제5,280,277호, "Field Updated Deformable Mirror Devices"를 참조한다. 도시된 바와 같이, 소정의 미러로부터 반사된 광은 투영 렌즈(20)을 통과하여 큰 스크린(21) 상에 이미지를 생성할 수 있다. 기술한 바와 같이, 미러가 온 상태로 남아 있는 일부 시간은 그레이의 음영을 측정한다. 셀이 양의 방향 또는 온 상태에 있는 기간은 셀에 전송된 8 비트의 데이타에 의해 표시된다. 컬러 휠(15)은 적색, 녹색, 청색의 섹터들로 분리된다. 컬러 휠에서 예를 들어, 광이 최장 기간 동안 적색 섹터에 있는 경우와 마찬가지로, 적색이 최대 기간 반사될 때 적색이 최대량이 된다. 다른 2개의 컬러 섹터들에 대해서 동일하게 된다. 컬러 사이클 동안 마이크로미러가 컬러 휠 및 렌즈 등을 통해전혀 반사되지 않는 경우에 최소가 된다. 펄스 폭 변조(PWM)에서의 강도 해상도(intensity resolution)는 DMD 미러의 응답 시간에 의해 제한된다. 컬러 프레임을 디스플레이하는데 사용가능한 전체 시간, 및 미러를 "on" 상태 및 다시 "off" 상태로 하는데 필요한 최소 시간이 본 시스템의 해상도를 한정한다. 8 비트 구성에서, 제3도에 도시된 바와 같이, 최상위 비트는 가장 긴 "on" 타임을 나타내는 7번째 비트이고, 6번째 비트는 그 다음 충분한 "on" 타임이고, 5번째 비트는 3번째 긴 "on" 타임이며, 이런 식으로 가장 짧은 기간을 나타내는 최하위 0 비트까지 계속된다. 예를 들어, 순차 컬러 DMD 시스템은 컬러 프레임에 사용가능한 5 ms (밀리초)를 가질 수 있다. 8-비트 2진 PWM에 있어서, 최하위 비트(0 비트), 가장 짧은 주기는 약 19.6 ㎲ 동안 "on"이다. 미러 온/오프 타임은 현재 방법으로 이러한 체계를 구현하기 위해서 19.6 ㎲ 이하로 되어야 한다. DMD 소자가 오직 6 비트 용량을 갖거나, 심지어 전체 8 비트를 갖는 경우의 시스템에서, 시스템은 그레이 또는 컬러 음영이 몇 등급 안되므로 화상의 부분들 사이에 블로킹을 보이기 쉽다. 이는 본 발명이 해결해야 할 에러들 중 하나를 의미한다.
또 다른 에러는 디스플레이 내에서의 디감마 효과(degamma effect)에 의한 것이다. 전형적인 CRT 텔레비젼 디스플레이 시스템에 있어서, 화상의 강도는 전압함수인데, 이는 제4도의 곡선 A의 CRT 응답에 의해 표시된다. 저전압 강도가 저전압 영역에서는 거의 평탄하지만, 중간 지점에서는 최대 전압 입력으로 급속하게 증가한다는 것을 주지해야 한다. 이러한 것을 보정하기 위해서, 디스플레이에 전달되는 전송이 곡선 B의 감마 특성을 갖기 때문에, 전체 응답은 선형 일점 쇄선 C에 의해 표시된다. 디지탈 마이크로미러 소자에 대한 CRT 응답을 2배로 하기 위해서는, 디지탈 감마 특성은 제4도의 곡선 A를 따른다. 제4a도는 종래의 디감마, SMPTE 디감마, 및 텍사스 인스트루먼츠 디감마 곡선들을 도시한다. 이는 예를 들어, 제1도에 도시된 바와 같이 래스터 스캔 감마 보정 적색, 녹색, 또는 청색 비디오 데이타를 제공하는 각각의 컬러에 의해, 소정의 입력 임계 레벨에 대해 미러가 소정의 기간 동안 턴온되는 경우에 감마 룩업 테이블(LUT)(50)을 사용함으로써 행해진다. 그러나, 본래 디지탈인 감마 LUT(50)로 인해, 출력은 비트들의 임계치들 사이에서 평활화되기보다는 제5도에 도시된 바와 같이 계단식이 되므로, 등급 레벨이 낮은 강도의 영역에서 특히 블로킹된다.
본 발명에 따르면, 출원인은 제6도에 도시된 바와 같이 프레임 RAM 버퍼(53)내에 정상적으로 기입되는 래스터 스캔 비디오 출력 상의 각각의 컬러(적색, 녹색 및 청색) 경로에 대해 에러 확산 필터에 의한 블로킹 상태에 있는 비트 수가 적다는 문제점을 해결한다. 필터(70)는 픽셀의 원하는 강도와 DMD 디스플레이의 달성 가능한 강도의 바로 아래의 강도와의 사이의 에러를 계산한다. 이러한 에러는 제7도에 도시된 바와 같이, 제1픽셀의 우측 및 아래의 픽셀들로 전달된다.
제6도에 도시된 본 발명의 한 실시예에 따르면, 한가지 컬러에 대한 필터의 구현이 도시된다. 소정의 컬러에 대한 바람직한 출력은 N 비트의 해상도에서 디감마 룩업 테이블(LUT; 50)에 의해 발생되고 초기 픽셀들에 대한 에러와 접속된다. 선택된 디감마 LUT는 제4a도에서의 적절한 곡선과 일치한다. 본 실시예에서, N은 8-비트 비디오 데이타에 의해 LUT(50) 내에 어드레스된 12 비트이다. M MSB(최상위 비트)는 그 다음 DMD 프레임 버퍼(53) 및 DMD 디스플레이 하드웨어로 전달되고, 반면에 에러를 나타내는 N-M LSB(최하위 비트)는 추후 픽셀들과의 조합을 위해 지연된다. 본 실시예에서, M은 8 비트이고, N-M = 4 LSB(최하위 비트)이다. 에러는 4 LSB(최하위 비트)들을 사용하여 우측 및 아래에 분포된다. 수평 지연 소자(55)는 단일 N-M 비트 래치로서 구현되는 반면, 수직 지연 소자(57)는 L 워드 × N-M 비트 FIFO(선입 선출) 메모리로 구현된다(여기서, L은 비디오 라인의 픽셀 수). 2개의 지연 소자들은 적당한 초기화 회로를 가져야 한다. 수직 및 수평 에러는 분배기(59)에서 2로 나뉘어지고, 합산기(52)에서 다음 행 및 열에 합산된다. 이러한 필터는 수평 및 수직 지연들을 달성하기 위해서 비디오 프로세서 및 메모리를 사용하여 달성될 수 있다. 제7도에 도시된 바와 같이, 이전 행(r-1)으로부터의 에러의 1/2는 행 r에 제공되고, 이전 열(c-1)로부터의 에러의 1/2는 다음 열 c에 제공된다. 이러한 방식으로, 가산된 에러는 비디오 디스플레이 시스템의 외관상 강도 해상도를 증강시킨다.
상술한 비디오 라인용 FIFO 메모리는 특히, 고용량 애플리케이션에 바람직한 주문형 집적 회로에 다중 기능들을 집적시킬 때 시스템에 상당한 이용을 추가시킬 수 있다. 본 발명의 개량된 실시예에 따르면, 픽셀들 중 1/2은 최하위 비트 에러가 픽셀들 중 1/2부터는 다음 비디오 라인으로 시프트되는 경우에 상기 필터가 필요로 하는 스토리지의 1/2만을 필요로 한다. 어느 한 필터 디자인이 제8도에 도시된다. 홀수 픽셀 열로부터의 에러는 수평으로만 시프트되고, 짝수 열로부터의 에러는 다음 라인으로 시프트된다. 그 결과, FIFO 수직 지연 메모리는 1 라인 내의 픽셀들의수를 1/2 길이로 줄일 수 있다. 제9도는 제8도의 동작을 얻기 위한 필터에 대한 하드웨어 블록도를 도시한다. 픽셀 클럭 속도는 2로 나뉘어져, 하나 걸러 하나의 에러가 수직 지연 메모리에 기입된다. 룩업 테이블(51)로부터의 12-비트 출력은 에러 확산으로부터의 4개의 최하위 비트(LSB)와 함께 합산기(62)에서 합산된다. 8개의 최상위 비트(MSB)들은 프레임 버퍼에 제공된다. LSB들은(4 비트) 멀티플렉서(67) 및 지연기(60)에 직접 제공되는데, 이들은 분배기(61)에 의해 픽셀속도의 1/2만큼 클럭되어, 전체 라인 지연에서 2개의 픽셀이 부족한 픽셀 데이타를 지연기(60)로부터 클럭아웃시킨다. 지연기(60)로부터의 출력은 지연기(63) 및 합산기(65)에 제공된다. 지연기(63)는 또한 1/2 픽셀 속도에서 클럭되어, 2개의 픽셀 지연을 지연기(60)로부터의 출력에 가산한다. 지연기(60 및 63)들 각각으로부터의 출력은 1/2로 나뉘어져, 멀티플렉서(67)의 다른 입력에 제공되는데, 멀티플렉서(67)는 화상 클럭의 1/2 클럭 속도에서 2개의 입력들로부터의 출력을 교대로 클럭시킨다. 멀티플렉서(67)로부터의 출력은 화상 클럭에 의해 클럭되는 지연기(69)에서 한 화상 소자만큼 지연된다. 지연기(69)로부터의 출력은 4개의 LSB들로서 합산기(62)에 제공된다. 다른 실시예는 제10도에 도시되는데, 여기에서 소정의 또는 다음 픽셀에 추가된 에러는 1 라인만큼 지연된 픽셀 및 1 픽셀 지연된 픽셀에서 소정의 픽셀까지의 에러이다. 사용된 지연은 1/2 픽셀 클럭 속도에서 클럭되어, FIFO의 사이즈를 다시 감소시킨다.
다른 실시예
기술된 DMD 시스템이 컬러 휠을 사용하더라도, 청구된 필터는 컬러 휠 대신에 3개의 DMD 시스템에 똑같이 적용될 수 있다. 디감마 룩업 테이블은 3원색에 대해서는 서로 다를 수도 있다. 본 발명 및 이들의 장점이 상세히 기술되었더라도, 이것이 본 발명의 범위를 제한하지는 않으며, 본 분야의 숙련자들이라면 본 발명의 청구범위를 벗어나지 않는 한도에서 다양하게 변형될 수 있다는 것을 알 수 있다.
제1도는 디지탈 마이크로미러 디스플레이 시스템의 전체 블록도.
제2도는 제1도의 마이크로미러 소자의 개략도.
제3도는 MSB 및 LSB의 온-타임을 도시하는 타이밍도.
제4도는 CRT 응답, 전송된 감마 전송, 및 인버스 감마의 개략도.
제4a도는 종래 디감마용의 디감마, SMPTE 디감마, 및 텍사스 인스트루먼츠 디감마의 상세 도면.
제5도는 룩업 테이블(LUT)을 이용하여 스텝된 DMD 응답을 도시한 도면.
제6도는 본 발명의 한 실시예에 따른 에러 확산 필터를 도시한 개략도.
제7도는 필터의 동작을 도시한 도면.
제8도는 홀수 픽셀 열이 수평으로 시프트되고, 짝수 열로부터의 에러가 다음 라인으로 시프트되는 개량된 실시예에 따른 동작을 도시한 도면.
제9도는 도 8의 동작에 대한 하드웨어 블록도.
제10도는 반주기 지연 시간을 사용하는 다른 실시예의 동작을 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
10 : DMD 시스템
11 : 광원
13, 17 : 집속 렌즈
15 : 컬러 휠
19 : DMD 칩
20 : 투영 렌즈
21 : 스크린
50 : 감마 룩업 테이블
53 : RAM 버퍼
70 : 필터

Claims (10)

  1. DMD 디스플레이에서의 외관상 강도 해상도를 향상시키기 위한 에러 확산 필터에 있어서,
    제1 픽셀 위치에서의 원하는 높은 해상도 강도와 상기 제1 픽셀 위치에서의 대응 마이크로미러의 달성가능한 강도에 가장 근접하게 낮은 강도(closest lower achievable intensity) 값 사이의 강도 에러값을 강도의 전체 범위에 걸쳐 판단하기 위한 수단; 및
    상기 DMD 디스플레이의 외관상 강도 해상도를 향상시키기 위해, 상기 제1 픽셀 위치에 인접한 픽셀 위치들에서의 마이크로미러로 상기 에러값의 일부를 전달하기 위한 수단
    을 포함하는 것을 특징으로 하는 에러 확산 필터.
  2. 제1항에 있어서, 상기 에러값의 상기 일부는 상기 제1 픽셀 위치의 우측 및 아래의 픽셀 위치들에서의 마이크로미러에 추가되는 것을 특징으로 하는 에러 확산필터.
  3. 제1항에 있어서, 상기 에러는 상기 제1 픽셀의 우측 및 아래의 픽셀들에 추가되는 것을 특징으로 하는 에러 확산 필터.
  4. 제1항에 있어서, 상기 에러값의 1/2은 수평 스캔으로 상기 제1 픽셀 위치에 대한 다음 픽셀 위치에 전달되고, 상기 에러값의 1/2은 상기 제1 픽셀 위치에 대한 다음 행 내에서의 가장 근접한 픽셀 위치에 전달되는 것을 특징으로 하는 에러 확산 필터.
  5. DMD 디스플레이 시스템에 있어서,
    광원;
    대응하는 다수의 반도체 메모리 소자들 상방에 배치된 마이크로미러 어레이를 포함하는 DMD 소자- 상기 메모리 소자들의 동작들에 의해 상기 마이크로미러들이 상기 광원으로부터의 광을 원하는 방향으로 반사시키거나 반사시키지 않고, 소정의 상기 마이크로미러에서 반사된 광의 지속 기간이 상기 마이크로미러 위치에서의 픽셀 강도를 표시함-;
    래스터 스캔 데이타에 종속되는 기간 동안 상기 메모리 소자들을 사용하여 상기 마이크로미러들을 동작시키기 위한 래스터 스캔 데이타의 소스;
    원하는 강도 레벨에 대한 달성가능한 강도에 가장 근접하게 낮은 강도 레벨을 나타내는 최상위 비트들과, 상기 원하는 강도 레벨 아래의 에러 레벨을 나타내는 최하위 비트를 갖는 래스터 스캔 데이타의 제2 세트를 제공하기 위해 래스터 스캔 데이타의 상기 소스에 응답하는 디감마 룩업 테이블(LUT); 및
    상기 디감마 룩업 테이블(LUT)과 상기 DMD 소자 사이에 겹합된 에러 확산 필터를 포함하고,
    상기 에러 확산 필터는
    마이크로미러 단독으로 디스플레이되는 것보다 더 높은 해상도를 갖는 픽셀강도를 얻기 위해서 앞선 픽셀 위치로부터의 상기 원하는 레벨 아래의 에러 레벨을 나타내는 이전 최하위 비트와 주어진 픽셀 위치에 대한 상기 최상위 비트를 합산하기 위한 합산 수단;
    상기 달성가능한 강도를 나타내는 상기 합산 수단으로부터의 상기 최상위 비트를 상기 DMD 소자에 결합시키고, 부분 강도 에러를 나타내는 상기 최하위 비트를 지연 수단에 결합시키기 위한 수단; 및
    부분 에러를 나타내는 상기 최하위 비트를 상기 인접 픽셀들에 추가하기 위해 상기 지연 수단의 출력을 상기 합산 수단에 결합시키기 위한 수단
    을 포함하며,
    상기 지연 수단은 상기 에러 비트를 지연시킴으로써 상기 에러 비트들이 인접 픽셀들에 대한 최상위 비트에 추가되는
    것을 특징으로 하는 DMD 디스플레이 시스템.
  6. 제5항에 있어서, 상기 에러 확산 필터에서, 상기 에러 비트는 수평 지연 소자에 의해 지연되고 상기 에러 비트값의 1/2이 지연되어 다음 픽셀에 추가되도록 반감되며, 그리고 수직 지연 소자에 의해 지연되고 상기 에러 비트값의 1/2이 1 라인 지연되어 다음 수직 픽셀에 추가되도록 반감되는 것을 특징으로 하는 DMD 디스플레이 시스템.
  7. 제6항에 있어서, 상기 수직 지연 소자는 1 라인 내의 비디오 픽셀 수와 같은 길이를 갖는 FIFO 메모리인 것을 특징으로 하는 DMD 디스플레이 시스템.
  8. DMD 디스플레이 내의 외관상 강도 해상도를 향상시키기 위한 에러 확산 필터에 있어서,
    제1 픽셀 위치의 원하는 강도 레벨과 상기 제1 픽셀 위치에서의 마이크로미러의 달성가능한 강도의 바로 아래의 강도 레벨과의 사이에서의 강도 에러값을 강도의 전체 범위에 걸쳐 판정하기 위한 수단; 및
    수직 지연 메모리를 포함하며, 상기 픽셀 위치의 단지 1/2부터의 다음 비디오 라인에 상기 강도 에러값을 전달하기 위한 수단
    을 포함하는 것을 특징으로 하는 에러 확산 필터.
  9. 제8항에 있어서, 홀수 픽셀 열들로부터의 상기 에러값은 수평으로만 시프트되고, 짝수 열들로부터의 에러값은 다음 라인으로 시프트되는 것을 특징으로 하는 에러 확산 필터.
  10. 제9항에 있어서, 상기 픽셀 클럭 속도가 반(half)으로 나뉘어져, 하나 걸러 하나의 에러값이 수직 지연 메모리 내에 기입되는 것을 특징으로 하는 에러 확산 필터.
KR1019950032772A 1994-09-30 1995-09-29 에러확산필터및이를갖춘dmd디스플레이시스템 KR100426917B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/315,457 US5726718A (en) 1994-09-30 1994-09-30 Error diffusion filter for DMD display
US08/315,457 1994-09-30

Publications (2)

Publication Number Publication Date
KR960011367A KR960011367A (ko) 1996-04-20
KR100426917B1 true KR100426917B1 (ko) 2004-06-16

Family

ID=23224520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032772A KR100426917B1 (ko) 1994-09-30 1995-09-29 에러확산필터및이를갖춘dmd디스플레이시스템

Country Status (5)

Country Link
US (1) US5726718A (ko)
EP (1) EP0704835B1 (ko)
JP (1) JPH08214244A (ko)
KR (1) KR100426917B1 (ko)
DE (1) DE69534001D1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592188A (en) 1995-01-04 1997-01-07 Texas Instruments Incorporated Method and system for accentuating intense white display areas in sequential DMD video systems
US6052491A (en) * 1996-01-26 2000-04-18 Texas Instruments Incorporated Non-monotonic contour diffusion and algorithm
US6342898B1 (en) * 1998-03-16 2002-01-29 Texas Instruments Incorporated Compression and decompression of degamma tables for projection systems
US6271957B1 (en) * 1998-05-29 2001-08-07 Affymetrix, Inc. Methods involving direct write optical lithography
US6657758B1 (en) 1998-06-04 2003-12-02 Board Of Regents, The University Of Texas System Variable spectrum generator system
JP4016493B2 (ja) 1998-08-05 2007-12-05 三菱電機株式会社 ディスプレイ装置及びその多階調化回路
US6583921B2 (en) * 1999-12-28 2003-06-24 Texas Instruments Incorporated Micromechanical device and method for non-contacting edge-coupled operation
KR100371557B1 (ko) * 2000-02-26 2003-02-14 조헌영 피혁분을 이용한 신발용 중창의 물성 개선 방법
EP1279155B1 (en) * 2000-04-25 2007-09-12 Koninklijke Philips Electronics N.V. Method of reducing errors in displays using double-line sub-field addressing
JP4641334B2 (ja) * 2000-07-18 2011-03-02 キヤノン株式会社 画像表示装置
JP5127089B2 (ja) 2000-10-17 2013-01-23 キヤノン株式会社 表示装置、投射型表示装置、光変調装置の駆動装置、及び光変調装置の駆動方法
KR100434293B1 (ko) * 2002-01-09 2004-06-05 엘지전자 주식회사 선형보간을 이용한 감마 보정 장치
KR100434294B1 (ko) * 2002-01-09 2004-06-05 엘지전자 주식회사 감마 보정 장치
US7098927B2 (en) * 2002-02-01 2006-08-29 Sharp Laboratories Of America, Inc Methods and systems for adaptive dither structures
US7295345B2 (en) * 2003-04-29 2007-11-13 Eastman Kodak Company Method for calibration independent defect correction in an imaging system
AU2004241602B2 (en) * 2003-05-20 2008-05-08 Syndiant, Inc. Digital backplane
US7701519B2 (en) * 2003-06-19 2010-04-20 Texas Instruments Incorporated Display system and signal processing using diamond-shaped DMDs
KR100508936B1 (ko) * 2003-08-12 2005-08-17 삼성에스디아이 주식회사 고속 동작이 가능한 오차 확산 방법 및 그 방법을 이용한플라즈마 디스플레이 패널 구동 장치
US8243093B2 (en) * 2003-08-22 2012-08-14 Sharp Laboratories Of America, Inc. Systems and methods for dither structure creation and application for reducing the visibility of contouring artifacts in still and video images
US7164397B2 (en) * 2003-09-30 2007-01-16 Texas Instruments Incorporated Discrete light color processor
US7352373B2 (en) * 2003-09-30 2008-04-01 Sharp Laboratories Of America, Inc. Systems and methods for multi-dimensional dither structure creation and application
US7474316B2 (en) * 2004-08-17 2009-01-06 Sharp Laboratories Of America, Inc. Bit-depth extension of digital displays via the use of models of the impulse response of the visual system
US9299284B2 (en) 2004-11-10 2016-03-29 Thomson Licensing System and method for dark noise reduction in pulse width modulated (PWM) displays
US20060132471A1 (en) * 2004-12-17 2006-06-22 Paul Winer Illumination modulation technique
JP2007101960A (ja) * 2005-10-05 2007-04-19 Fujitsu Hitachi Plasma Display Ltd デジタル表示装置の表示方法及びデジタル表示装置
FR2936817B1 (fr) * 2008-10-07 2013-07-19 Varel Europ Procece pour fabriquer une piece comprenant un bloc en materiau dense du type carbure cemente, presentant un grandient de proprietes et piece obtenue
JP2012134912A (ja) * 2010-12-24 2012-07-12 Seiko Epson Corp 画像処理装置、画像処理方法および画像処理プログラム
US20130135338A1 (en) * 2011-11-30 2013-05-30 Qualcomm Mems Technologies, Inc. Method and system for subpixel-level image multitoning

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163893A (ja) * 1984-09-06 1986-04-02 株式会社日立製作所 デイスプレイ装置における擬似中間調画像の表示方法
US5201030A (en) * 1989-09-28 1993-04-06 Sun Microsystems, Inc. Method and apparatus for dithering graphic images
GB9024978D0 (en) * 1990-11-16 1991-01-02 Rank Cintel Ltd Digital mirror spatial light modulator
JPH0772824B2 (ja) * 1991-12-03 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 表示システム
US5452024A (en) * 1993-11-01 1995-09-19 Texas Instruments Incorporated DMD display system

Also Published As

Publication number Publication date
EP0704835A3 (en) 1996-05-22
DE69534001D1 (de) 2005-03-17
EP0704835A2 (en) 1996-04-03
EP0704835B1 (en) 2005-02-09
JPH08214244A (ja) 1996-08-20
US5726718A (en) 1998-03-10
KR960011367A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR100426917B1 (ko) 에러확산필터및이를갖춘dmd디스플레이시스템
KR100350028B1 (ko) Dmd디스플레이용에러확산필터
US5592188A (en) Method and system for accentuating intense white display areas in sequential DMD video systems
JP4215287B2 (ja) 映像表示システムおよびそのアドレッシング方法
KR100346877B1 (ko) 디지탈비디오시스템에서순간아티팩트를감소시키는방법및시스템
US7164397B2 (en) Discrete light color processor
US7884839B2 (en) Method and system for image processing for spatial light modulators
US20030142274A1 (en) Dmd-based image display systems
US8717394B2 (en) Boundary dispersion for mitigating PWM temporal contouring artifacts in digital displays
US8614723B2 (en) Apparatus and method for increasing compensation sequence storage density in a projection visual display system
US6462728B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US7471273B2 (en) Bit segment timing organization providing flexible bit segment lengths
EP0755556B1 (en) Display device driving circuitry and method
JPH05506108A (ja) 映像表示システム
JP3251487B2 (ja) 画像処理装置
KR101267952B1 (ko) 공간 광 변조(ｓｌｍ) 디스플레이 시스템에 의해 제공된 영상을 개선하는 방법 및 장치
WO2008070275A2 (en) System and method for resolving reset conflicts in a phased-reset spatial light modulator system
US7304656B2 (en) Device for digital display of a video image
JP3457423B2 (ja) スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法
JP3440814B2 (ja) 映像信号処理装置
KR100203589B1 (ko) 프로젝터의 화상보정데이터 저장방법과 어드레스생성제어장치
JP2000214398A (ja) 画像出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee