JPH08214244A - Ｄｍｄディスプレイ用誤差拡散フィルタ - Google Patents
Ｄｍｄディスプレイ用誤差拡散フィルタInfo
- Publication number
- JPH08214244A JPH08214244A JP7253962A JP25396295A JPH08214244A JP H08214244 A JPH08214244 A JP H08214244A JP 7253962 A JP7253962 A JP 7253962A JP 25396295 A JP25396295 A JP 25396295A JP H08214244 A JPH08214244 A JP H08214244A
- Authority
- JP
- Japan
- Prior art keywords
- error
- dmd
- filter
- pixel
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
- H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Projection Apparatus (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 ディジタルマイクロミラーデバイスディスプ
レイの誤差を補正することによって、その少数ビット、
逆ガンマに起因するブロックニス、及び欠陥ＤＭＤの問
題を、処理時間を増大することなく軽減する。 【解決手段】 このディスプレイシステムは、ガンマ補
正された８ビットのビデオデータを８最上位ビットと４
最下位ビットからなる１２ビットの逆ガンマデータに変
換するルックアップテーブル５０、及び誤差拡散フィル
タ７０を含む。フィルタ７０は、画素の強度誤差を計算
し、この誤差を第１画素の右へかつ下へと画素内へ伝搬
するもので、加算器５２、水平遅延素子５５、垂直遅延
素子５７、及び除算器５９を有し、８最上位ビットをデ
ィスプレイに結合し、及び４最下位ビットを半分に分割
してその半分を水平走査において次の画素に加え、他の
半分を１ビデオ線長だけ遅延して垂直方向内の次の画素
に加える。
レイの誤差を補正することによって、その少数ビット、
逆ガンマに起因するブロックニス、及び欠陥ＤＭＤの問
題を、処理時間を増大することなく軽減する。 【解決手段】 このディスプレイシステムは、ガンマ補
正された８ビットのビデオデータを８最上位ビットと４
最下位ビットからなる１２ビットの逆ガンマデータに変
換するルックアップテーブル５０、及び誤差拡散フィル
タ７０を含む。フィルタ７０は、画素の強度誤差を計算
し、この誤差を第１画素の右へかつ下へと画素内へ伝搬
するもので、加算器５２、水平遅延素子５５、垂直遅延
素子５７、及び除算器５９を有し、８最上位ビットをデ
ィスプレイに結合し、及び４最下位ビットを半分に分割
してその半分を水平走査において次の画素に加え、他の
半分を１ビデオ線長だけ遅延して垂直方向内の次の画素
に加える。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル作像、
特にディジタルマイクロミラーデバイス（ＤＭＤ）ディ
スプレイ用誤差拡散フィルタに関する。
特にディジタルマイクロミラーデバイス（ＤＭＤ）ディ
スプレイ用誤差拡散フィルタに関する。
【０００２】
【従来の技術】各マイクロミラーがそれの個有の半導体
メモリセル上に取り付けられた、数１０万のマイクロミ
ラーからの反射を利用する新しい投写形ディスプレイ
は、テキサスインスツルメンツ社（Ｔｅｘａｓ Ｉｎｓ
ｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ）のジャ
ック・Ｍ・ヤウンス（Ｊａｃｋ Ｍ Ｙｏｕｎｓｅ）に
よって書かれ、米国電気電子学会スペクトラム、１９９
３年１１月、３０巻、１１号（ＩＥＥＥ Ｓｐｅｃｔｒ
ｕｍ，Ｎｏｖｅｍｂｅｒ １９９３，ｖｏｌ．３０，ｎ
ｏ．１１）に説明されている。ディジタルマイクロミラ
ーデバイス（ＤＭＤ）は、テキサスインスツルメンツ社
の科学者、レーリー・Ｊ・ホーンベック（Ｌａｒｒｙ
Ｊ Ｈｏｒｎｂｅｃｋ）によって１９８７年に発明され
た特殊な光変調器を含む。ＤＭＤ、すなわち、ディジタ
ルマイクロミラーデバイスは、可動マイクロミラーで以
てＣＭＯＳスタチックＲＡＭの各メモリセルを覆う。こ
のセル内のデータに基づく静電力が、そのミラーを正又
は負１０度どちらかに傾斜させて、このミラーの表面へ
入射する光を変調させる。これらのミラーのどれかから
反射された光は、投写レンズを通過しかつ大スクリーン
上に像を結成する。残りのオフミラーからの光は、投写
レンズから外れて反射され、かつ捕そくされる。ミラー
がオン状態にとどまっている各ビデオフレーム中の時間
の部分は、零オン時間中の黒から１００パーセントオン
時間中の白までの灰色の明度（ｓｈａｄｅ）を決定す
る。色彩は、２つのやり方、すなわち、カラーホイール
によって又は３ＤＭＤユニットによって加え合わされ
る。
メモリセル上に取り付けられた、数１０万のマイクロミ
ラーからの反射を利用する新しい投写形ディスプレイ
は、テキサスインスツルメンツ社（Ｔｅｘａｓ Ｉｎｓ
ｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ）のジャ
ック・Ｍ・ヤウンス（Ｊａｃｋ Ｍ Ｙｏｕｎｓｅ）に
よって書かれ、米国電気電子学会スペクトラム、１９９
３年１１月、３０巻、１１号（ＩＥＥＥ Ｓｐｅｃｔｒ
ｕｍ，Ｎｏｖｅｍｂｅｒ １９９３，ｖｏｌ．３０，ｎ
ｏ．１１）に説明されている。ディジタルマイクロミラ
ーデバイス（ＤＭＤ）は、テキサスインスツルメンツ社
の科学者、レーリー・Ｊ・ホーンベック（Ｌａｒｒｙ
Ｊ Ｈｏｒｎｂｅｃｋ）によって１９８７年に発明され
た特殊な光変調器を含む。ＤＭＤ、すなわち、ディジタ
ルマイクロミラーデバイスは、可動マイクロミラーで以
てＣＭＯＳスタチックＲＡＭの各メモリセルを覆う。こ
のセル内のデータに基づく静電力が、そのミラーを正又
は負１０度どちらかに傾斜させて、このミラーの表面へ
入射する光を変調させる。これらのミラーのどれかから
反射された光は、投写レンズを通過しかつ大スクリーン
上に像を結成する。残りのオフミラーからの光は、投写
レンズから外れて反射され、かつ捕そくされる。ミラー
がオン状態にとどまっている各ビデオフレーム中の時間
の部分は、零オン時間中の黒から１００パーセントオン
時間中の白までの灰色の明度（ｓｈａｄｅ）を決定す
る。色彩は、２つのやり方、すなわち、カラーホイール
によって又は３ＤＭＤユニットによって加え合わされ
る。
【０００３】
【発明が解決しようとする課題】或るＤＭＤは、オン及
びオフ時間、したがって、灰色の明度又は色彩の明度を
表す少数のビットしか表示しない能力を有することがあ
り、ビデオ品質の劣化を持たらす。また、ＤＭＤディス
プレイシステムにおけるディジタル逆ガンマ（ｄｉｇｉ
ｔａｌ ｄｅｇａｍｍａ）の使用は、低強度領域での解
像度の或る程度の損失［ブロッキネス（ｂｌｏｃｋｉｎ
ｅｓｓ）］を必然的に伴う。最後に、たとえ最良のＤＭ
Ｄであっても或る欠陥［画素スタックオン、オフ又はフ
ラット（ｐｉｘｅｌ ｓｔｕｃｋ ｏｎ，ｏｆｆ ｏｒ
ｆｌａｔ）］を有することがある。各オン又はオフ時
間毎のビット数を増大することによって処理に要する時
間を著しく増大することを伴わず、これらのディスプレ
イ誤差に対する補正を施し、より満足のゆく画像を提供
する或る方法を見付けることが望まれる。
びオフ時間、したがって、灰色の明度又は色彩の明度を
表す少数のビットしか表示しない能力を有することがあ
り、ビデオ品質の劣化を持たらす。また、ＤＭＤディス
プレイシステムにおけるディジタル逆ガンマ（ｄｉｇｉ
ｔａｌ ｄｅｇａｍｍａ）の使用は、低強度領域での解
像度の或る程度の損失［ブロッキネス（ｂｌｏｃｋｉｎ
ｅｓｓ）］を必然的に伴う。最後に、たとえ最良のＤＭ
Ｄであっても或る欠陥［画素スタックオン、オフ又はフ
ラット（ｐｉｘｅｌ ｓｔｕｃｋ ｏｎ，ｏｆｆ ｏｒ
ｆｌａｔ）］を有することがある。各オン又はオフ時
間毎のビット数を増大することによって処理に要する時
間を著しく増大することを伴わず、これらのディスプレ
イ誤差に対する補正を施し、より満足のゆく画像を提供
する或る方法を見付けることが望まれる。
【０００４】
【課題を解決するための手段】本発明の１好適実施例に
よれば、ＤＭＤディスプレイ用誤差拡散フィルタは、第
１画素の所望強度と第１画素の場所におけるマイクロミ
ラーの最接近達成可能強度との間の誤差を決定する手
段、及びこの誤差を第１画素の近旁画素へ伝搬する手段
を含む。
よれば、ＤＭＤディスプレイ用誤差拡散フィルタは、第
１画素の所望強度と第１画素の場所におけるマイクロミ
ラーの最接近達成可能強度との間の誤差を決定する手
段、及びこの誤差を第１画素の近旁画素へ伝搬する手段
を含む。
【０００５】
【発明の実施例の形態】図１を参照すると、ディジタル
マイクロミラーデバイス（ＤＭＤ）ディスプレイシステ
ム１０の全体ブロック図が示されている。図１のＤＭＤ
ディスプレイシステム１０において、光源１１からの光
は、第１集束レンズ１３及びカラーホイール１５を通し
て照射され、このカラーホイールは約６０サイクルすな
わち６０ヘルツ、すなわち毎秒６０フレームで回転して
いる。カラーホイール１５を通過する光は、第２集束レ
ンズ１７を通ってＤＭＤチップ１９上へ投写される。Ｄ
ＭＤチップ１９は、極く小さいミラー素子の、すなわ
ち、マイクロミラーのアレイを含み、ここで各ミラー素
子は、図２に示されたようにＣＭＯＳスタチックＲＡＭ
のメモリセル上のトーションヒンジ及び支持柱によって
ヒンジされている。この可動マイクロミラーは、そのセ
ル内のデータに基づく静電力によってオン又はオフ状態
へ傾斜する。このミラーの傾斜は、正１０度（オン）又
は負１０度（オフ）のいずれかであって、このミラーの
表面に入射する光を変調する。更に詳細については、共
にレーリー・Ｊ・ホーンベック（Ｌａｒｒｙ Ｊ．Ｈｏ
ｒｎｂｅｃｋ）による、「空間光変調器（Ｓｐａｔｉａ
ｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）」と題する米国
特許第５，０６１，０４９号、及び「フィールド更新据
え置き可能ミラーデバイス（Ｆｉｅｌｄ Ｕｐｄａｔｅ
ｄ ＤｅｆｅｒｒａｂｌｅＭｉｒｒｏｒ Ｄｅｖｉｃ
ｅ）］と題する米国特許第５，２８０，２７７号を参照
されたい。図示されているように、これらのミラーのど
れかからの反射光は、投写レンズ２０を通過し、大スク
リーン２１上に像を結像する。先に述べたように、ミラ
ーがオン状態にとどまるビデオフレーム中の時間の部分
が灰色の明度を決定する。セルが正方向にある、すなわ
ち、オンである持続時間は、そのセルへ送られたデータ
の８ビットによって表される。カラーホイール１５は、
赤、緑、及び青セクタに分割されている。このカラーホ
イールの例において、例えば、光が赤セクタ内で最長時
間間隔にわたってオンであるときのように、赤が最長時
間間隔にわたって反射しているとき、最大赤（ｍａｘｉ
ｍｕｍ ｒｅｄ）が反射するであろう。他の２つの色に
ついても同じことが成り立つであろう。その最小は、色
サイクル中マイクロミラーがカラーホイール及びレンズ
等を通して全然反射していない場合であろう。このパル
ス幅変調（以下、ＰＷＭと称する）における強度解像度
は、ＤＭＤミラーの応答時間によって制限される。色フ
レームを表示するために利用可能な総時間及びミラーを
「オン」状態へ回転させかつ「オフ」状態へ戻すのに要
する最短時間は、本システムの解像度を規定する。図３
に図解されているように、８ビット用の構成において、
最上位ビットは第７ビットであって、このビットで以て
最長「オン」時間を表し、次いで第６ビットは次に長い
「オン」時間であり、第５ビットは３番目に長い「オ
ン」時間を表す等々、以下同様にして最下位０ビットに
至り、このビットは最短時間間隔を表す。例えば、順次
式色彩ＤＭＤシステムは、色フレームに対して利用可能
な５ｍｓ（ミリ秒）を有することがあろう。８ビット２
進ＰＷＭに対しては、最下位ビット（０ビットがオンす
るのみ）、すなわち、最短時間間隔は約１９．６μｓ
（マイクロ秒）中「オン」であろう。電流法で以てこの
方式を実現するためには、ミラーオン／オフ時間は１
９．６μｓ未満でなければならないであろう。ＤＭＤが
６ビットのみの能力しか有さないシステムにおいて、又
はたとえ全８ビットを有するＤＭＤであっても、そのシ
ステムは灰色の階調又は色彩の明度の極めて少ない数し
か有さず、したがって、画像の部分間にブロックニス
（ｂｌｏｃｋｉｎｅｓｓ）を示す傾向を有するであろ
う。これは、本発明が克服しようとする誤差の１つを表
す。
マイクロミラーデバイス（ＤＭＤ）ディスプレイシステ
ム１０の全体ブロック図が示されている。図１のＤＭＤ
ディスプレイシステム１０において、光源１１からの光
は、第１集束レンズ１３及びカラーホイール１５を通し
て照射され、このカラーホイールは約６０サイクルすな
わち６０ヘルツ、すなわち毎秒６０フレームで回転して
いる。カラーホイール１５を通過する光は、第２集束レ
ンズ１７を通ってＤＭＤチップ１９上へ投写される。Ｄ
ＭＤチップ１９は、極く小さいミラー素子の、すなわ
ち、マイクロミラーのアレイを含み、ここで各ミラー素
子は、図２に示されたようにＣＭＯＳスタチックＲＡＭ
のメモリセル上のトーションヒンジ及び支持柱によって
ヒンジされている。この可動マイクロミラーは、そのセ
ル内のデータに基づく静電力によってオン又はオフ状態
へ傾斜する。このミラーの傾斜は、正１０度（オン）又
は負１０度（オフ）のいずれかであって、このミラーの
表面に入射する光を変調する。更に詳細については、共
にレーリー・Ｊ・ホーンベック（Ｌａｒｒｙ Ｊ．Ｈｏ
ｒｎｂｅｃｋ）による、「空間光変調器（Ｓｐａｔｉａ
ｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）」と題する米国
特許第５，０６１，０４９号、及び「フィールド更新据
え置き可能ミラーデバイス（Ｆｉｅｌｄ Ｕｐｄａｔｅ
ｄ ＤｅｆｅｒｒａｂｌｅＭｉｒｒｏｒ Ｄｅｖｉｃ
ｅ）］と題する米国特許第５，２８０，２７７号を参照
されたい。図示されているように、これらのミラーのど
れかからの反射光は、投写レンズ２０を通過し、大スク
リーン２１上に像を結像する。先に述べたように、ミラ
ーがオン状態にとどまるビデオフレーム中の時間の部分
が灰色の明度を決定する。セルが正方向にある、すなわ
ち、オンである持続時間は、そのセルへ送られたデータ
の８ビットによって表される。カラーホイール１５は、
赤、緑、及び青セクタに分割されている。このカラーホ
イールの例において、例えば、光が赤セクタ内で最長時
間間隔にわたってオンであるときのように、赤が最長時
間間隔にわたって反射しているとき、最大赤（ｍａｘｉ
ｍｕｍ ｒｅｄ）が反射するであろう。他の２つの色に
ついても同じことが成り立つであろう。その最小は、色
サイクル中マイクロミラーがカラーホイール及びレンズ
等を通して全然反射していない場合であろう。このパル
ス幅変調（以下、ＰＷＭと称する）における強度解像度
は、ＤＭＤミラーの応答時間によって制限される。色フ
レームを表示するために利用可能な総時間及びミラーを
「オン」状態へ回転させかつ「オフ」状態へ戻すのに要
する最短時間は、本システムの解像度を規定する。図３
に図解されているように、８ビット用の構成において、
最上位ビットは第７ビットであって、このビットで以て
最長「オン」時間を表し、次いで第６ビットは次に長い
「オン」時間であり、第５ビットは３番目に長い「オ
ン」時間を表す等々、以下同様にして最下位０ビットに
至り、このビットは最短時間間隔を表す。例えば、順次
式色彩ＤＭＤシステムは、色フレームに対して利用可能
な５ｍｓ（ミリ秒）を有することがあろう。８ビット２
進ＰＷＭに対しては、最下位ビット（０ビットがオンす
るのみ）、すなわち、最短時間間隔は約１９．６μｓ
（マイクロ秒）中「オン」であろう。電流法で以てこの
方式を実現するためには、ミラーオン／オフ時間は１
９．６μｓ未満でなければならないであろう。ＤＭＤが
６ビットのみの能力しか有さないシステムにおいて、又
はたとえ全８ビットを有するＤＭＤであっても、そのシ
ステムは灰色の階調又は色彩の明度の極めて少ない数し
か有さず、したがって、画像の部分間にブロックニス
（ｂｌｏｃｋｉｎｅｓｓ）を示す傾向を有するであろ
う。これは、本発明が克服しようとする誤差の１つを表
す。
【０００６】他の誤差は、ディスプレイ内の逆ガンマ作
用に起因する。典型的陰極線管（以下、ＣＲＴと称す
る）テレビジョンディスプレイシステム上で、画像の強
度は、電圧の関数であって、図４の曲線ＡにおけるＣＲ
Ｔ応答によって表される。注意するのは、低電圧に対す
る強度は低電圧領域においてほとんど平坦であるが、中
間から最高電圧入力へ向けて急速に増大すると云うこと
である。これを補正するために、ディスプレイへの伝送
が曲線Ｂのガンマ特性を有し、それであるから全体応答
は線形実線Ｃによって表されるように線形である。ＤＭ
Ｄに対してＣＲＴ応答を再現するために、ディジタル逆
ガンマ特性が図４の曲線Ａに従うように作られる。図５
は、従来の逆ガンマ、全米映画テレビジョン技術者協会
（以下、ＳＭＰＴＥと称する）逆ガンマ、及びテキサス
インスツルメンツ社の逆ガンマ曲線を図解する。これ
は、例えば、図１に示されたように、逆ガンマルックア
ップテーブル（以下、ルックアップテーブルをＬＵＴと
称する）５０を使用して、ラスタ走査ガンマ補正された
赤、緑、又は青ビデオデータを提供することによって各
色に対してなされ、ここで所与の入力しきいレベルに対
してこれらのミラーは所与の持続時間中ターンオンされ
る。しかしながら、逆ガンマＬＵＴ５０は性質上ディジ
タルであることに起因して、その出力はビットのしきい
間で平滑でなくて図６に示されるようにステップし、し
たがって、階調レベルは、やはり、特に低強度領域にお
いてブロックニスを起こす。
用に起因する。典型的陰極線管（以下、ＣＲＴと称す
る）テレビジョンディスプレイシステム上で、画像の強
度は、電圧の関数であって、図４の曲線ＡにおけるＣＲ
Ｔ応答によって表される。注意するのは、低電圧に対す
る強度は低電圧領域においてほとんど平坦であるが、中
間から最高電圧入力へ向けて急速に増大すると云うこと
である。これを補正するために、ディスプレイへの伝送
が曲線Ｂのガンマ特性を有し、それであるから全体応答
は線形実線Ｃによって表されるように線形である。ＤＭ
Ｄに対してＣＲＴ応答を再現するために、ディジタル逆
ガンマ特性が図４の曲線Ａに従うように作られる。図５
は、従来の逆ガンマ、全米映画テレビジョン技術者協会
（以下、ＳＭＰＴＥと称する）逆ガンマ、及びテキサス
インスツルメンツ社の逆ガンマ曲線を図解する。これ
は、例えば、図１に示されたように、逆ガンマルックア
ップテーブル（以下、ルックアップテーブルをＬＵＴと
称する）５０を使用して、ラスタ走査ガンマ補正された
赤、緑、又は青ビデオデータを提供することによって各
色に対してなされ、ここで所与の入力しきいレベルに対
してこれらのミラーは所与の持続時間中ターンオンされ
る。しかしながら、逆ガンマＬＵＴ５０は性質上ディジ
タルであることに起因して、その出力はビットのしきい
間で平滑でなくて図６に示されるようにステップし、し
たがって、階調レベルは、やはり、特に低強度領域にお
いてブロックニスを起こす。
【０００７】本発明は、フレームＲＡＭバッファ５３内
へ通常書き込まれるであろうラスタ走査ビデオ出力上の
各色経路（赤、緑、及び青）毎に、図７に示されたよう
に誤差拡散フィルタ７０を挿入することによってブロッ
クニスにおける少数のビットの問題を解決する。フィル
タ７０は、画素の所望強度とＤＭＤディスプレイの即時
達成可能低強度との間の誤差を計算する。この誤差は、
次いで、図８に示されているように第１画素の右へかつ
下へと画素内へ伝搬させられる。
へ通常書き込まれるであろうラスタ走査ビデオ出力上の
各色経路（赤、緑、及び青）毎に、図７に示されたよう
に誤差拡散フィルタ７０を挿入することによってブロッ
クニスにおける少数のビットの問題を解決する。フィル
タ７０は、画素の所望強度とＤＭＤディスプレイの即時
達成可能低強度との間の誤差を計算する。この誤差は、
次いで、図８に示されているように第１画素の右へかつ
下へと画素内へ伝搬させられる。
【０００８】
【実施例】図７に示された本発明の１実施例によれば、
１つの色に対するこのフィルタの実施例が図解されてい
る。所与の色に対するその所望出力は、Ｎビットの解像
度で逆ガンマＬＵＴ５０によって発生され、かつ先行画
素に対する誤差と組み合わされる。選択されたこの逆ガ
ンマＬＵＴは、図５の適当な曲線に整合する。この実施
例においては、ＮはＬＵＴ５０内への８ビットビデオデ
ータによってアドレス指定される１２ビットである。Ｍ
最上位ビット（最上位ビットをＭＳＢとも称する）がＤ
ＭＤフレームバッファ５３及びＤＭＤディスプレイハー
ドウェアに送られ、他方、誤差を表すＮ−Ｍ最下位ビッ
ト（最下位ビットをＬＳＢとも称する）が後続画素との
組合わせのために遅延させられる。この実施例におい
て、Ｍは８ビットに等しくかつＮ−Ｍ＝４最下位ビット
である。誤差は、４最下位ビットを使用して右へかつ下
へと分配される。水平遅延素子５５は単一Ｎ−Ｍビット
ラッチによって実現され、他方、垂直遅延素子５７はＮ
−Ｍビット先入れ先出し（以下、ＦＩＦＯと称する）メ
モリによってＬ語で以て完遂される、ここでＬはビデオ
線（ｖｉｄｅｏ ｌｉｎｅ）内の画素の数である。両遅
延素子は、適当な初期化電子回路を有さなければならな
い。垂直及び水平誤差は、除算器５９において２で除さ
れ、かつ加算器５２において従続行及び列へ加算され
る。このフィルタは、ビデオプロセッサと水平、垂直遅
延を完遂するためのメモリとで以て完遂されることがあ
る。図８に図解されたように、先行行（ｒ−１）からの
この誤差の１／２が行ｒに供給され、先行列（ｃ−１）
からのこの誤差の１／２が次の列（ｃ）に供給される。
このようにして、加算された誤差がビデオディスプレイ
システムの見掛け強度解像度を向上する。
１つの色に対するこのフィルタの実施例が図解されてい
る。所与の色に対するその所望出力は、Ｎビットの解像
度で逆ガンマＬＵＴ５０によって発生され、かつ先行画
素に対する誤差と組み合わされる。選択されたこの逆ガ
ンマＬＵＴは、図５の適当な曲線に整合する。この実施
例においては、ＮはＬＵＴ５０内への８ビットビデオデ
ータによってアドレス指定される１２ビットである。Ｍ
最上位ビット（最上位ビットをＭＳＢとも称する）がＤ
ＭＤフレームバッファ５３及びＤＭＤディスプレイハー
ドウェアに送られ、他方、誤差を表すＮ−Ｍ最下位ビッ
ト（最下位ビットをＬＳＢとも称する）が後続画素との
組合わせのために遅延させられる。この実施例におい
て、Ｍは８ビットに等しくかつＮ−Ｍ＝４最下位ビット
である。誤差は、４最下位ビットを使用して右へかつ下
へと分配される。水平遅延素子５５は単一Ｎ−Ｍビット
ラッチによって実現され、他方、垂直遅延素子５７はＮ
−Ｍビット先入れ先出し（以下、ＦＩＦＯと称する）メ
モリによってＬ語で以て完遂される、ここでＬはビデオ
線（ｖｉｄｅｏ ｌｉｎｅ）内の画素の数である。両遅
延素子は、適当な初期化電子回路を有さなければならな
い。垂直及び水平誤差は、除算器５９において２で除さ
れ、かつ加算器５２において従続行及び列へ加算され
る。このフィルタは、ビデオプロセッサと水平、垂直遅
延を完遂するためのメモリとで以て完遂されることがあ
る。図８に図解されたように、先行行（ｒ−１）からの
この誤差の１／２が行ｒに供給され、先行列（ｃ−１）
からのこの誤差の１／２が次の列（ｃ）に供給される。
このようにして、加算された誤差がビデオディスプレイ
システムの見掛け強度解像度を向上する。
【０００９】上述したビデオ線用ＦＩＦＯメモリは、特
に、大容量応用に望まれることがあるようにカスタム集
積回路内の多重機能と集積化されるとき、システムに顕
著なコストを追加するおそれがある。本発明の改善実施
例によれば、もし誤差項最下位ビットが画素の半分だけ
から次のビデオ線へ偏移させられるならば、画素の半数
だけが上述のフィルタが必要とする記憶の１／２を必要
とする。このようなフィルタ設計は、図９に図解されて
いる。奇数番号を付けられた画素列からの誤差項は水平
にのみ偏移させられ、他方、偶数番号の列からの誤差項
は次のビデオ線へ偏移する。結果として、ＦＩＦＯ垂直
遅延メモリを、１つの線内の画素の数の半分の長さに短
縮することができる。図１０は、図９の動作を達成する
ためのこのフィルタに対するハードウェアブロック図を
示す。画素クロック速度は２で除算され、それであるか
らことごとくの他の誤差項が垂直遅延メモリ内へ書き込
まれる。ＬＵＴ５１からの１２ビット出力は、加算器６
２において誤差拡散からの４最下位ビットと加算され
る。８最上位ビット（ｍｓｂ）はフレームバッファへ印
加される。最下位ビット（４ビット）は、直接、マルチ
プレクサ６７及び遅延６０へ印加され、これらは除算器
６１によって画素レートの半分でクロック駆動されて、
遅延６０から全線遅延より２画素短くして画素データを
クロック駆動出力する。遅延６０からのこの出力は、遅
延６３及び加算器６５へ印加される。遅延６３もまた、
画素レートの半分でクロック駆動されて、遅延６０から
の出力に２画素遅延を加える。遅延６０及び６３の各々
からの出力は、半分に分割され、かつマルチプレクサ６
７の他の入力へ印加され、このマルチプレクサはこれら
２つの入力から交互に出力を画像クロックのクロック速
度の半分でクロック駆動供給する。マルチプレクサ６７
からの出力は、画像クロックによってクロック駆動され
る遅延６９において１画素だけ遅延させられる。遅延６
９からの出力は、加算器６２に４最下位ビットとして印
加される。他の実施例が図１１に図解されており、ここ
で所与の又は次の画素に加えられる誤差は、先行画素の
誤差から１線遅延かつ１画素遅延だけ遅延させられてこ
の所与の画素へ達する。使用される遅延は、画素クロッ
クレートの半分でクロック駆動されて、やはりＦＩＦＯ
メモリの寸法を縮小する。
に、大容量応用に望まれることがあるようにカスタム集
積回路内の多重機能と集積化されるとき、システムに顕
著なコストを追加するおそれがある。本発明の改善実施
例によれば、もし誤差項最下位ビットが画素の半分だけ
から次のビデオ線へ偏移させられるならば、画素の半数
だけが上述のフィルタが必要とする記憶の１／２を必要
とする。このようなフィルタ設計は、図９に図解されて
いる。奇数番号を付けられた画素列からの誤差項は水平
にのみ偏移させられ、他方、偶数番号の列からの誤差項
は次のビデオ線へ偏移する。結果として、ＦＩＦＯ垂直
遅延メモリを、１つの線内の画素の数の半分の長さに短
縮することができる。図１０は、図９の動作を達成する
ためのこのフィルタに対するハードウェアブロック図を
示す。画素クロック速度は２で除算され、それであるか
らことごとくの他の誤差項が垂直遅延メモリ内へ書き込
まれる。ＬＵＴ５１からの１２ビット出力は、加算器６
２において誤差拡散からの４最下位ビットと加算され
る。８最上位ビット（ｍｓｂ）はフレームバッファへ印
加される。最下位ビット（４ビット）は、直接、マルチ
プレクサ６７及び遅延６０へ印加され、これらは除算器
６１によって画素レートの半分でクロック駆動されて、
遅延６０から全線遅延より２画素短くして画素データを
クロック駆動出力する。遅延６０からのこの出力は、遅
延６３及び加算器６５へ印加される。遅延６３もまた、
画素レートの半分でクロック駆動されて、遅延６０から
の出力に２画素遅延を加える。遅延６０及び６３の各々
からの出力は、半分に分割され、かつマルチプレクサ６
７の他の入力へ印加され、このマルチプレクサはこれら
２つの入力から交互に出力を画像クロックのクロック速
度の半分でクロック駆動供給する。マルチプレクサ６７
からの出力は、画像クロックによってクロック駆動され
る遅延６９において１画素だけ遅延させられる。遅延６
９からの出力は、加算器６２に４最下位ビットとして印
加される。他の実施例が図１１に図解されており、ここ
で所与の又は次の画素に加えられる誤差は、先行画素の
誤差から１線遅延かつ１画素遅延だけ遅延させられてこ
の所与の画素へ達する。使用される遅延は、画素クロッ
クレートの半分でクロック駆動されて、やはりＦＩＦＯ
メモリの寸法を縮小する。
【００１０】説明されたＤＭＤシステムはカラーホイー
ルを使用するが、本発明のフィルタは、カラーホイール
の代わりに３ＤＭＤシステムに等しく適用可能である。
その逆ガンマＬＵＴは、３原色に対して異なることがあ
る。本発明及びその利点が詳細に説明されたが、添付の
特許請求の範囲によって規定された本発明の精神及び範
囲に反することなく、種々の変形、代入、及び代替をこ
れに施すことができることは、云うまでもない。
ルを使用するが、本発明のフィルタは、カラーホイール
の代わりに３ＤＭＤシステムに等しく適用可能である。
その逆ガンマＬＵＴは、３原色に対して異なることがあ
る。本発明及びその利点が詳細に説明されたが、添付の
特許請求の範囲によって規定された本発明の精神及び範
囲に反することなく、種々の変形、代入、及び代替をこ
れに施すことができることは、云うまでもない。
【００１１】以上の説明に関して更に以下の項を開示す
る。
る。
【００１２】（１） ＤＭＤディスプレイ用誤差拡散フ
ィルタであって、第１画素の所望強度と前記第１画素の
場所におけるマイクロミラーの最接近達成可能低強度と
の間の誤差を決定する手段、前記第１画素の近旁画素へ
前記誤差を伝搬する手段を含む誤差拡散フィルタ。
ィルタであって、第１画素の所望強度と前記第１画素の
場所におけるマイクロミラーの最接近達成可能低強度と
の間の誤差を決定する手段、前記第１画素の近旁画素へ
前記誤差を伝搬する手段を含む誤差拡散フィルタ。
【００１３】（２） 第１項記載のフィルタにおいて、
前記最近接達成可能低強度が即時達成可能低強度であ
る、フィルタ。
前記最近接達成可能低強度が即時達成可能低強度であ
る、フィルタ。
【００１４】（３） 第１項記載のフィルタにおいて、
前記誤差が前記第１画素の右へかつ下へと画素内へ加算
される、フィルタ。
前記誤差が前記第１画素の右へかつ下へと画素内へ加算
される、フィルタ。
【００１５】（４） 第２項記載のフィルタにおいて、
前記誤差の１／２が水平走査において次の画素へ伝搬さ
せられ、かつ前記誤差の１／２が次の行内の最近接画素
へ伝搬させられる、フィルタ。
前記誤差の１／２が水平走査において次の画素へ伝搬さ
せられ、かつ前記誤差の１／２が次の行内の最近接画素
へ伝搬させられる、フィルタ。
【００１６】（５） ＤＭＤディスプレイシステムであ
って、光源、ＤＭＤであって、相当する複数の半導体メ
モリデバイスの上に取り付けられたマイクロミラーのア
レイを含み、前記半導体メモリデバイスの動作によっ
て、前記マイクロミラーが前記光源からの光を望まれた
方向に反射する又は反射しないようにさせられ、かつ所
与のマイクロミラーにおける反射光の持続時間が該マイ
クロミラーにおける画素強度を表示する、前記ＤＭＤ、
データに依存する持続時間中前記メモリデバイスを使用
して前記マイクロミラーを動作させるためのラスタ走査
データ源、即時達成可能低強度を表す最上位ビットと誤
差を表す最下位ビットとを伴うラスタ走査データの第２
組を提供するために前記ラスタ走査データ源に応答性の
逆ガンマＬＵＴ、及び前記ＬＵＴと前記ＤＭＤとの間に
結合された誤差拡散フィルタであって、画素強度を達成
するために先行最下位ビットに前記最上位ビットを加算
する加算手段、前記加算手段からの前記最上位ビットを
前記ＤＭＤに結合しかつ誤差を表す前記最下位ビットを
遅延手段に結合する手段、誤差を表す前記最下位ビット
を隣接画素に加えるために前記加算手段に前記遅延手段
の出力を結合する手段を含む前記誤差拡散フィルタを含
み、前記遅延手段は、前記誤差ビットが前記隣接画素に
対する最上位ビットに加算されるように前記誤差ビット
を遅延させる、ディスプレイシステム。
って、光源、ＤＭＤであって、相当する複数の半導体メ
モリデバイスの上に取り付けられたマイクロミラーのア
レイを含み、前記半導体メモリデバイスの動作によっ
て、前記マイクロミラーが前記光源からの光を望まれた
方向に反射する又は反射しないようにさせられ、かつ所
与のマイクロミラーにおける反射光の持続時間が該マイ
クロミラーにおける画素強度を表示する、前記ＤＭＤ、
データに依存する持続時間中前記メモリデバイスを使用
して前記マイクロミラーを動作させるためのラスタ走査
データ源、即時達成可能低強度を表す最上位ビットと誤
差を表す最下位ビットとを伴うラスタ走査データの第２
組を提供するために前記ラスタ走査データ源に応答性の
逆ガンマＬＵＴ、及び前記ＬＵＴと前記ＤＭＤとの間に
結合された誤差拡散フィルタであって、画素強度を達成
するために先行最下位ビットに前記最上位ビットを加算
する加算手段、前記加算手段からの前記最上位ビットを
前記ＤＭＤに結合しかつ誤差を表す前記最下位ビットを
遅延手段に結合する手段、誤差を表す前記最下位ビット
を隣接画素に加えるために前記加算手段に前記遅延手段
の出力を結合する手段を含む前記誤差拡散フィルタを含
み、前記遅延手段は、前記誤差ビットが前記隣接画素に
対する最上位ビットに加算されるように前記誤差ビット
を遅延させる、ディスプレイシステム。
【００１７】（６） 第４項記載のディスプレイシステ
ムにおいて、前記誤差拡散フィルタ内で前記誤差ビット
値の半分が遅延させられかつ次の画素に加えられるよう
に水平遅延によって遅延させられかつ半分に分割され、
及び前記誤差ビット値の半分が１線だけ遅延させられか
つ垂直方向の次の画素に加えられるように垂直遅延によ
って遅延されかつ半分に分割される、ディスプレイシス
テム。
ムにおいて、前記誤差拡散フィルタ内で前記誤差ビット
値の半分が遅延させられかつ次の画素に加えられるよう
に水平遅延によって遅延させられかつ半分に分割され、
及び前記誤差ビット値の半分が１線だけ遅延させられか
つ垂直方向の次の画素に加えられるように垂直遅延によ
って遅延されかつ半分に分割される、ディスプレイシス
テム。
【００１８】（７） 第５項記載のディスプレイシステ
ムにおいて、前記垂直遅延がビデオ線上のビデオ画素の
数に等しい長さを有するＦＩＦＯメモリである、ディス
プレイシステム。
ムにおいて、前記垂直遅延がビデオ線上のビデオ画素の
数に等しい長さを有するＦＩＦＯメモリである、ディス
プレイシステム。
【００１９】（８） ＤＭＤディスプレイ内の見掛け強
度解像度を向上する誤差拡散フィルタであって、第１画
素と前記第１画素に対するマイクロミラーの即時達成可
能低強度との間の誤差を決定する手段、及び半分の数の
画素のみから次のビデオ線へ誤差項を伝搬する手段を含
むフィルタ。
度解像度を向上する誤差拡散フィルタであって、第１画
素と前記第１画素に対するマイクロミラーの即時達成可
能低強度との間の誤差を決定する手段、及び半分の数の
画素のみから次のビデオ線へ誤差項を伝搬する手段を含
むフィルタ。
【００２０】（９） 第８項記載のフィルタにおいて、
奇数番号を付けられた画素列からの誤差項が水平にのみ
偏移させられ、他方、偶数番号を付けられた画素列から
の誤差項が次のビデオ線へ偏移させられる、フィルタ。
奇数番号を付けられた画素列からの誤差項が水平にのみ
偏移させられ、他方、偶数番号を付けられた画素列から
の誤差項が次のビデオ線へ偏移させられる、フィルタ。
【００２１】（１０） 第９項記載のフィルタにおい
て、ことごとくの他の誤差項が垂直遅延メモリ内へ書き
込まれるように画素クロック速度が半分に分割される、
フィルタ。
て、ことごとくの他の誤差項が垂直遅延メモリ内へ書き
込まれるように画素クロック速度が半分に分割される、
フィルタ。
【００２２】（１１） ＤＭＤディスプレイシステム１
０は、ラスタ走査ガンマ補正された８ビットのビデオデ
ータを８最上ビットと４最下位ビットとを有する１２ビ
ットの逆ガンマデータに変換するための逆ガンマＬＵＴ
５０を含む。前記８最上位ビットはＤＭＤディスプレイ
シテム１０に結合され、及び前記４最下位ビットは、該
最下位ビットの半分が水平走査において次の画素に加え
られかつ前記最下位ビットの半分が１ビデオ線長だけ遅
延されて垂直方向における次の画素に加えられるように
半分に分割される。
０は、ラスタ走査ガンマ補正された８ビットのビデオデ
ータを８最上ビットと４最下位ビットとを有する１２ビ
ットの逆ガンマデータに変換するための逆ガンマＬＵＴ
５０を含む。前記８最上位ビットはＤＭＤディスプレイ
シテム１０に結合され、及び前記４最下位ビットは、該
最下位ビットの半分が水平走査において次の画素に加え
られかつ前記最下位ビットの半分が１ビデオ線長だけ遅
延されて垂直方向における次の画素に加えられるように
半分に分割される。
【図１】ＤＭＤディスプレイシステムの全体ブロック
図。
図。
【図２】図１のマイクロミラーの斜視図。
【図３】最上位ビットと最下位ビットのオン時間を図解
するタイミング線図。
するタイミング線図。
【図４】伝送ガンマ特性、及びＣＲＴ応答逆ガンマ特性
のプロット図。
のプロット図。
【図５】図４の逆ガンマ特性の詳細なプロット図。
【図６】ガンマＬＵＴを使用した場合のＤＭＤのステッ
プ応答の波形図。
プ応答の波形図。
【図７】本発明の１実施例による誤差拡散フィルタのブ
ロック図。
ロック図。
【図８】図７のフィルタの動作の説明図。
【図９】奇数番号を付けられた画素列からの誤差が水平
に偏移させられ、他方、偶数番号を付けられた画素列か
らの誤差が次のビデオ線へ偏移させられる本発明の改善
された実施例による動作の説明図。
に偏移させられ、他方、偶数番号を付けられた画素列か
らの誤差が次のビデオ線へ偏移させられる本発明の改善
された実施例による動作の説明図。
【図１０】図９の動作用ハードウェアブロック図。
【図１１】半サイクル遅延時間を使用する本発明の他の
実施例の動作の説明図。
実施例の動作の説明図。
１０ ＤＭＤディスプレイシステム １１ 光源 １３ 第１集束レンズ １５ カラーホイール １７ 第２集束レンズ １９ ＤＭＤチップ ２０ 投写レンズ ２１ 大スクリーン ５０ 逆ガンマＬＵＴ ５１ ＬＵＴ ５２ 加算器 ５３ フレームＲＡＭバッファ ５５ 水平遅延素子 ５７ 垂直遅延素子 ５９ 除算器 ６０ 遅延 ６１ 除算器 ６２ 加算器 ６３ 遅延 ６５ 加算器 ６７ マルチプレクサ ６９ 遅延 ７０ 誤差拡散フィルタ
フロントページの続き (72)発明者 ビシャル マーカンディ アメリカ合衆国テキサス州ダラス，ロアリ ング ドライブ 5630，アパートメント ナンバー 157 (72)発明者 グレゴリー ペティット アメリカ合衆国テキサス州ローレット，ブ ライアークレスト 9202
Claims (1)
- 【請求項１】 ディジタルマイクロミラーデバイス（以
下、ＤＭＤと称する）ディスプレイ用誤差拡散フィルタ
であって、 第１画素の所望強度と前記第１画素の場所におけるマイ
クロミラーの最接近達成可能低強度との間の誤差を決定
する手段、 前記第１画素の近旁画素へ前記誤差を伝搬する手段を含
む誤差拡散フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/315,457 US5726718A (en) | 1994-09-30 | 1994-09-30 | Error diffusion filter for DMD display |
| US315457 | 1994-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08214244A true JPH08214244A (ja) | 1996-08-20 |
Family
ID=23224520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253962A Pending JPH08214244A (ja) | 1994-09-30 | 1995-09-29 | Ｄｍｄディスプレイ用誤差拡散フィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5726718A (ja) |
| EP (1) | EP0704835B1 (ja) |
| JP (1) | JPH08214244A (ja) |
| KR (1) | KR100426917B1 (ja) |
| DE (1) | DE69534001D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002032049A (ja) * | 2000-07-18 | 2002-01-31 | Canon Inc | 画像表示装置 |
| US6719427B2 (en) | 2000-10-17 | 2004-04-13 | Canon Kabushiki Kaisha | Display device, projection display apparatus, driving device for light modulator, and method for driving light modulator |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592188A (en) | 1995-01-04 | 1997-01-07 | Texas Instruments Incorporated | Method and system for accentuating intense white display areas in sequential DMD video systems |
| US6052491A (en) | 1996-01-26 | 2000-04-18 | Texas Instruments Incorporated | Non-monotonic contour diffusion and algorithm |
| US6342898B1 (en) * | 1998-03-16 | 2002-01-29 | Texas Instruments Incorporated | Compression and decompression of degamma tables for projection systems |
| US6271957B1 (en) * | 1998-05-29 | 2001-08-07 | Affymetrix, Inc. | Methods involving direct write optical lithography |
| US6657758B1 (en) | 1998-06-04 | 2003-12-02 | Board Of Regents, The University Of Texas System | Variable spectrum generator system |
| JP4016493B2 (ja) | 1998-08-05 | 2007-12-05 | 三菱電機株式会社 | ディスプレイ装置及びその多階調化回路 |
| US6583921B2 (en) * | 1999-12-28 | 2003-06-24 | Texas Instruments Incorporated | Micromechanical device and method for non-contacting edge-coupled operation |
| KR100371557B1 (ko) * | 2000-02-26 | 2003-02-14 | 조헌영 | 피혁분을 이용한 신발용 중창의 물성 개선 방법 |
| JP2003532146A (ja) * | 2000-04-25 | 2003-10-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 二重線サブフィールドアドレス指定を用いるディスプレイにおける誤差を低減する方法 |
| KR100434293B1 (ko) * | 2002-01-09 | 2004-06-05 | 엘지전자 주식회사 | 선형보간을 이용한 감마 보정 장치 |
| KR100434294B1 (ko) * | 2002-01-09 | 2004-06-05 | 엘지전자 주식회사 | 감마 보정 장치 |
| US7098927B2 (en) * | 2002-02-01 | 2006-08-29 | Sharp Laboratories Of America, Inc | Methods and systems for adaptive dither structures |
| US7295345B2 (en) * | 2003-04-29 | 2007-11-13 | Eastman Kodak Company | Method for calibration independent defect correction in an imaging system |
| CA2526467C (en) * | 2003-05-20 | 2015-03-03 | Kagutech Ltd. | Digital backplane recursive feedback control |
| US7701519B2 (en) * | 2003-06-19 | 2010-04-20 | Texas Instruments Incorporated | Display system and signal processing using diamond-shaped DMDs |
| KR100508936B1 (ko) * | 2003-08-12 | 2005-08-17 | 삼성에스디아이 주식회사 | 고속 동작이 가능한 오차 확산 방법 및 그 방법을 이용한플라즈마 디스플레이 패널 구동 장치 |
| US8243093B2 (en) * | 2003-08-22 | 2012-08-14 | Sharp Laboratories Of America, Inc. | Systems and methods for dither structure creation and application for reducing the visibility of contouring artifacts in still and video images |
| US7352373B2 (en) * | 2003-09-30 | 2008-04-01 | Sharp Laboratories Of America, Inc. | Systems and methods for multi-dimensional dither structure creation and application |
| US7164397B2 (en) * | 2003-09-30 | 2007-01-16 | Texas Instruments Incorporated | Discrete light color processor |
| US7474316B2 (en) * | 2004-08-17 | 2009-01-06 | Sharp Laboratories Of America, Inc. | Bit-depth extension of digital displays via the use of models of the impulse response of the visual system |
| KR20120098909A (ko) | 2004-11-10 | 2012-09-05 | 톰슨 라이센싱 | 펄스 폭 변조(ｐｗｍ) 디스플레이에서 암 잡음 감소를 위한 시스템 및 방법 |
| US20060132471A1 (en) * | 2004-12-17 | 2006-06-22 | Paul Winer | Illumination modulation technique |
| JP2007101960A (ja) * | 2005-10-05 | 2007-04-19 | Fujitsu Hitachi Plasma Display Ltd | デジタル表示装置の表示方法及びデジタル表示装置 |
| FR2936817B1 (fr) * | 2008-10-07 | 2013-07-19 | Varel Europ | Procece pour fabriquer une piece comprenant un bloc en materiau dense du type carbure cemente, presentant un grandient de proprietes et piece obtenue |
| JP2012134912A (ja) * | 2010-12-24 | 2012-07-12 | Seiko Epson Corp | 画像処理装置、画像処理方法および画像処理プログラム |
| US20130135338A1 (en) * | 2011-11-30 | 2013-05-30 | Qualcomm Mems Technologies, Inc. | Method and system for subpixel-level image multitoning |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6163893A (ja) * | 1984-09-06 | 1986-04-02 | 株式会社日立製作所 | デイスプレイ装置における擬似中間調画像の表示方法 |
| US5201030A (en) * | 1989-09-28 | 1993-04-06 | Sun Microsystems, Inc. | Method and apparatus for dithering graphic images |
| GB9024978D0 (en) * | 1990-11-16 | 1991-01-02 | Rank Cintel Ltd | Digital mirror spatial light modulator |
| JPH0772824B2 (ja) * | 1991-12-03 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表示システム |
| US5452024A (en) * | 1993-11-01 | 1995-09-19 | Texas Instruments Incorporated | DMD display system |
-
1994
- 1994-09-30 US US08/315,457 patent/US5726718A/en not_active Expired - Lifetime
-
1995
- 1995-09-21 DE DE69534001T patent/DE69534001D1/de not_active Expired - Lifetime
- 1995-09-21 EP EP95114890A patent/EP0704835B1/en not_active Expired - Lifetime
- 1995-09-29 KR KR1019950032772A patent/KR100426917B1/ko not_active IP Right Cessation
- 1995-09-29 JP JP7253962A patent/JPH08214244A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002032049A (ja) * | 2000-07-18 | 2002-01-31 | Canon Inc | 画像表示装置 |
| US6719427B2 (en) | 2000-10-17 | 2004-04-13 | Canon Kabushiki Kaisha | Display device, projection display apparatus, driving device for light modulator, and method for driving light modulator |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0704835B1 (en) | 2005-02-09 |
| KR960011367A (ko) | 1996-04-20 |
| DE69534001D1 (de) | 2005-03-17 |
| US5726718A (en) | 1998-03-10 |
| EP0704835A3 (en) | 1996-05-22 |
| KR100426917B1 (ko) | 2004-06-16 |
| EP0704835A2 (en) | 1996-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08214244A (ja) | Ｄｍｄディスプレイ用誤差拡散フィルタ | |
| JP4077890B2 (ja) | イメージディスプレイシステムにおけるアーチファクト低減方法 | |
| JP4215287B2 (ja) | 映像表示システムおよびそのアドレッシング方法 | |
| JPH08214243A (ja) | ディジタルマイクロミラーデバイスディスプレイ用誤差拡散フィルタ | |
| US5592188A (en) | Method and system for accentuating intense white display areas in sequential DMD video systems | |
| KR100399521B1 (ko) | 공용dmd베이스프로젝터 | |
| US8614723B2 (en) | Apparatus and method for increasing compensation sequence storage density in a projection visual display system | |
| JP2003526818A (ja) | 投影装置 | |
| US7471273B2 (en) | Bit segment timing organization providing flexible bit segment lengths | |
| US7787172B2 (en) | Gamma correction for adjustable light source | |
| US7826126B2 (en) | Gamma correction for adjustable light source | |
| US6057816A (en) | Display device driving circuitry and method | |
| WO2001046940A1 (en) | Signal driver with ramp generator for electro-optic display device | |
| WO2003046871A1 (en) | Method and system for driving a pixel with single pulse chains | |
| US7161608B2 (en) | Digital system and method for displaying images using shifted bit-weights for neutral density filtering applications | |
| US8508672B2 (en) | System and method for improving video image sharpness | |
| US6719427B2 (en) | Display device, projection display apparatus, driving device for light modulator, and method for driving light modulator | |
| JPH1091123A (ja) | フォーマット／バッファ装置 | |
| US20080088909A1 (en) | System and Method for Resolving Reset Conflicts in a Phased-Reset Spatial Light Modulator System | |
| US20100053477A1 (en) | Spatial Light Modulator Sub-Pixel Architecture and Method | |
| US8442332B2 (en) | Bit plane encoding/decoding system and method for reducing spatial light modulator image memory size | |
| JP2000214398A (ja) | 画像出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040409 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040709 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040910 |