JP4077890B2 - イメージディスプレイシステムにおけるアーチファクト低減方法 - Google Patents
イメージディスプレイシステムにおけるアーチファクト低減方法 Download PDFInfo
- Publication number
- JP4077890B2 JP4077890B2 JP10800796A JP10800796A JP4077890B2 JP 4077890 B2 JP4077890 B2 JP 4077890B2 JP 10800796 A JP10800796 A JP 10800796A JP 10800796 A JP10800796 A JP 10800796A JP 4077890 B2 JP4077890 B2 JP 4077890B2
- Authority
- JP
- Japan
- Prior art keywords
- slm
- reset
- data
- reset group
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Description
【０００１】
【発明の属する技術分野】
本発明はイメージディスプレイシステムに関し、特に１個以上の空間光変調器を使用してカラーディスプレイを発生するディスプレイシステムにおけるアーチファクト低減方法に関する。
【０００２】
【従来の技術】
空間光変調器（ＳＬＭ：spatial light modolator ）に基づいたイメージディスプレイシステムが陰極線管に基づいたイメージディスプレイシステムに代わるものとして次第に使用されつつある。イメージディスプレイ応用に使用されるＳＬＭは像平面へ光を放出もしくは反射するピクセル発生素子アレイである。画素と識別して、ピクセル発生素子自体を“ピクセル”と呼ぶことが多い。１つの画素を発生するのにＳＬＭアレイの２つ以上のピクセルを使用できることが判れば、この用語は前後関係から自明である。
【０００３】
デジタルマイクロミラーデバイス（ＤＭＤ：digital micro-mirror device ）はＳＬＭの１種である。ＤＭＤは数百乃至数千個の小さな傾斜ミラーのアレイを有している。傾斜できるようにするために、各ミラーは支柱に載置された１個以上のヒンジに取り付けられ、下層の制御回路から空隙により間隔がとられている。制御回路は静電力を与え、それにより各ミラーは選択的に傾斜する。各ミラー素子により１画素の強度が与えられる。
【０００４】
所与の時間にどのピクセルをオンオフするかによって像が画定されるように、ＤＭＤのミラー素子を個別にアドレスすることができる。ＤＭＤのミラー素子をアドレスするために、各ミラー素子はアドレス信号のオンオフ状態を決定する少しのデータを記憶するメモリセルと連絡されている。ミラー素子が像平面へ光を反射するか否かを示すハイもしくはロー信号により各ミラー素子がアドレスされる点でアドレッシングはバイナリである。ミラー素子のＤＭＤアレイ周辺のデータローディング回路を介してメモリセル内に入力データを記憶することによりＤＭＤは“ロード”される。
【０００５】
ピクセルデータは空間“ビットプレーン（bit-plane ）”フォーマットでＤＭＤのメモリセルへ送られる。このフォーマットでは各フレームに対してデータはピクセル毎ではなく全ピクセルのビットウェイト（bit-weight）により配置される。このフォーマットでは１フレーム期間中に、各々がそのミラー素子のｎビットピクセル値の異なるビットウェイトを表す、連続アドレス信号により各ミラー素子をアドレスすることによりグレイスケール像を発生することができる。アドレッシングに使用されるビットのビットウェイトが上位であるほど、ミラー素子がオンのままとされる時間が長くなる。最も明るい強度に対しては、ミラー素子はアドレスされる度にオンとされる。これは本質的にパルス幅変調であり、多くのバリエーションが可能である。連続するフレームに対するデータによりＤＭＤを再アドレスすることにより移動像を発生することができる。
【０００６】
カラーイメージに対する１つの方法は、各原色（Ｒ，Ｇ，Ｂ）について１個ずつの、３個のＤＭＤを使用することである。各ＤＭＤの対応するピクセルからの光は観察者が所望のカラーを知覚するように収束される。もう１つの方法は１個のＤＭＤと原色区画を有するカラーホイール（color wheel ）を使用することである。さまざまなカラーに対するデータがカラーホイールへシーケンスされ同期化されて目の中でシーケンシャルな像が連続するカラー像へ統合されるようにされる。第３の方法では２個のＤＭＤが使用され、一方は２色間の切り替えに使用され、他方は第３色を表示するのに使用される。
【０００７】
【発明が解決しようとする課題】
どんなディスプレイシステムでもそうであるが、ＤＭＤベースディスプレイシステムからの像の品質はアーチファクトを解消することにより改善される。潜在的なアーチファクトには観察者がまばたきしたり、目を動かしたり、目の前で手を振ったりした時にフラッシュや筋として現れる一時的な輪郭線が含まれる。もう１つのアーチファクトは動き輪郭線であり、それは移動物体を目で追っている時に疑似輪郭線として現れる。疑似輪郭線は急峻なエッジにおけるゴースト像もしくは緩やかに変化する領域におけるアーチファクト輪郭線である。メモリ多重化として知られるデータローディング法を使用するＤＭＤディスプレイシステムに特有な他種のアーチファクトもある。
【０００８】
【課題を解決するための手段】
本発明の１つの特徴は多数のメモリ多重化空間光変調器（ＳＬＭ）を有するイメージディスプレイシステム内のアーチファクト低減方法である。この種のシステムでは、各ＳＬＭは異なるカラーを表すデータに基づいた像を同時にディスプレイし、像は像平面において結合される。ＳＬＭは“対応する”ＳＬＭロー（ｒｏｗ）を有し、それは対応するロー位置を有するローである。メモリ多重化のために、ＳＬＭのローはリセットグループ内で接続されている。各リセットグループは各ＳＬＭのいくつかのローからなり、対応するＳＬＭローは同じリセットグループ内には無い。ＳＬＭへデータをローディングする間に、第１のリセットグループにはピクセルデータの、あるビットウェイトを有するデータがロードされる。このデータは、次のリセットグループにピクセルデータの、あるビットウェイトを有するデータがロードされる間に、ディスプレイされる。これらのローディングおよびディスプレイステップは各リセットグループおよびピクセルデータの各ビットウェイトに対して繰り返される。
【０００９】
本発明の利点はリセットグループが対応するＳＬＭローを含んでいないため、スプリットリセット構成の周期性によるアーチファクトが低減されることである。例えば、スプリットリセット構成が水平であれば、水平線構造を知覚する傾向が少なくなる。
【００１０】
本発明は１個のＳＬＭを使用してカラーホイールを介したさまざまなカラーの像を逐次表示するシングルＳＬＭシステムにも有用である。この場合、１組のＳＬＭローしかない。１つのカラーに対するリセットグループは別のカラーに対するリセットグループとは異なるローを有している。
【００１１】
【発明の実施の形態】
図１および図２は、それぞれ、ＳＬＭに基づくカラーディスプレイシステム１０および２０のブロック図である。システム１０はカラーホイールを介したさまざまなカラーの像を逐次ディスプレイする１個のＳＬＭを使用している。システム２０は３個のＳＬＭを使用し、その各々が像の異なるカラーに対するデータを同時にディスプレイする。後記するように、カラーディスプレイがシステム１０のように逐次与えられるかシステム２０のように同時に与えられるかに拘わらず、各システムは多数のデータチャネルを有し、各チャネルが異なるカラー用とされている。一般的に、本発明はさまざまなチャネルのデータのタイミングを変えてディスプレイされる像内のアーチファクトを低減するものである。
【００１２】
例えば、システム１０のＳＬＭ１４およびシステム２０のＳＬＭ１４はＤＭＤ型ＳＬＭである。後記するように、本発明ではメモリ多重化ＳＬＭが使用される。ＳＬＭがＤＭＤである場合には、リセットされるまでオンもしくはオフ位置に設定されたままとされる傾斜ミラーのラッチング特性によりこのメモリ多重化が可能とされる。この特性により、１組のミラー素子が既に設定されている時にもう１組のミラー素子を関連するメモリセルへロードすることができる。これによりミラー素子はメモリセルを共有することができる。
【００１３】
システム１０やシステム２０が受信するイメージ信号はデジタル信号もしくは後にデジタル形式に変換されるアナログ信号とすることができる。例えば、入信号は放送されたテレビジョン信号のようなアナログ信号と考えることができる。
【００１４】
図１および図２には、主画面処理にとって重要な構成要素しか示されていない。同期化およびオーディオ信号の処理やクローズドキャプショニング（closed captioning ）等の機能に使用される他の構成要素は示されていない。
【００１５】
システム１０およびシステム２０は“フロントエンド”構成要素と同じような構成を有し、ＤＭＤ１４へデジタル像データを与えるための、信号インターフェイス１１、処理システム１２、およびフレームメモリ１３、を含む。これらの構成要素についてはシステム１０およびシステム２０に対して共通に検討し、ＤＭＤ１４および２つのシステムの関連する光学系については別々に検討する。システム１０およびシステム２０を共通に検討する場合には、ＤＭＤはシステム１０の１個のＤＭＤもしくはシステム２０の多数のＤＭＤ１４を表す。
【００１６】
信号インターフェイス１１はアナログ入力信号を受信し、ビデオ信号、同期信号、およびオーディオ信号に分離する。信号インターフェイス１１は、それぞれ、信号をピクセルデータへ変換しクロミナンスデータから輝度データを分離する、Ａ／Ｄコンバータおよびカラーセパレータを含んでいる。別の実施例では、カラー分離はＡ／Ｄ変換を行う前にアナログフィルタを使用して行われる。
【００１７】
プロセッサシステム１２はさまざまなピクセル処理タスクを実施することによりディスプレイするピクセルデータを準備する。プロセッサシステム１２は処理中にピクセルデータを格納する、フィールドおよびラインバッファ等の、さまざまなメモリデバイスを含んでいる。
【００１８】
プロセッサシステム１２により代表的に実施される１つのタスクはインターレースされたデータの前進走査変換であり、インターレースされたデータの各フィールドが完全なフレームへ変換される。他の処理タスクはスケーリング、色空間変換、もしくはガンマ補正である。色空間変換中に、輝度およびクロミナンスデータはＲＧＢデータへ変換される。ＤＭＤ１４の線形特性によりガンマ補償は不要となるためガンマ補正によりガンマ補償されたデータは逆補償される。
【００１９】
実施例では、プロセッサシステム１２は前進走査変換およびスケーリング等の計算処理タスクを実施する“走査線ビデオプロセッサ”を含んでいる。このデバイスはテキサスインスツルメンツ社から市販されており、ピクセルデータのラインバイライン処理を行うことができる。
【００２０】
フレームメモリ１３はプロセッサシステム１２から処理されたピクセルデータを受信する。フレームメモリ１３は、入力もしくは出力において、データを“ビットプレーン”フォーマットへ変換し、ビットプレーンデータをＤＭＤへ送る。従来の技術で検討したように、ビットプレーンフォーマットはピクセルデータがビットウェートにより再構成されるフォーマットである。これによりＤＭＤ１４の各ピクセルはある時間の１ビットデータの値に応答してオンオフすることができる。
【００２１】
代表的なディスプレイシステム１０では、フレームメモリ１３は“ダブルバッファ”メモリであり、少なくとも２つのディスプレイフレームに対する容量を有することを意味する。一方のディスプレイフレームに対するバッファへ書き込んでいる間に他方のディスプレイフレームに対するバッファをＤＭＤ１４へ読み出すことができる。２個のバッファは“ピンポン”式に制御してＤＭＤ１４は連続的にデータを得ることができる。
【００２２】
従来の技術で前記したように、ＤＭＤ１４は各ミラー素子のオンオフ状態を有する２進デバイスである。データの各ビットに対するビットプレーンはパルス幅変調シーケンスによりロードされディスプレイされる。ｎビットピクセルデータに対しては、フレーム期間当たりｎビットプレーンがある。フレーム期間中に、観察者は２進データを統合してそのフレームの像のさまざまな強度を知覚する。
【００２３】
次に図１およびシステム１０を参照して、ＤＭＤ１４へのＲＧＢデータの各フレームへ一時に１つのカラーが与えられ、データの各フレームがレッド、ブルー、およびグリーンのデータセグメントへ分割されるようにされる。各セグメントのディスプレイ時間はフレーム毎に１回転するカラーフォイール１７に同期化され、ＤＭＤ１４が適切な時間にカラーフォイール１７を介した１つのカラーに対するデータを表示するようにされる。したがって、各カラー（Ｒ，ＧおよびＢ）に対するデータチャネルは各フレームがさまざまなカラーに対するシーケンシャルデータを有するように時間多重化される。
【００２４】
シーケンシャルカラーシステム１０に対して、光源１５から集光レンズ１６ａを介して白色光が送られ、それは回転するカラーフォイール１７上の一点へ収束される。第２のレンズ１６ｂによりカラー光線はＤＭＤのミラーアレイのサイズへ適合される。ＤＭＤからの反射光により画面１９上に像が投影される。投影レンズ１８はさまざまな画面サイズに調整される。
【００２５】
図２およびシステム２０を参照して、Ｒ，ＧおよびＢデータについて１つづつの３つの異なるデータパスに沿って３個のＤＭＤ１４へデータが与えられる。光源１６から集光レンズ２６ａを介して白色光が送られ、それはカラーフィルタ２７を介して収束される。各カラーフィルタ２６は異なるカラーの光（Ｒ，ＧおよびＢ）をＤＭＤ１４へ与え、そのカラーに対するデータがディスプレイされる。フィルタ２６ｂによりＤＭＤ１４からの像が再結合されて投影レンズ１８上へ収束され、画面１９へ像が収束される。システム２０の１つのバリエーションでは１個の大型ＤＭＤが各カラーに対する領域を有している。
【００２６】
システム１０およびシステム２０のようなシーケンシャルカラーおよびマルチＤＭＤシステムの両方に対する包括的な説明がテキサスインスツルメンツ社が譲り受けたいくつかの特許および特許出願に記載されている。それには米国特許第５，０７９，５４４号“標準独立デジタル化ビデオシステム”、米国特許第５，２３３，３８５号“白色光強化カラーフィールドシーケンシャル投影”、米国特許出願第０７／６７８，７６１号“パルス幅変調ディスプレイシステムに使用するＤＭＤアーキテクチュアおよびタイミング”、米国特許出願第０８／１４７，２４９号“デジタルテレビジョンシステム”、および米国特許出願第０８／１４６，３８５号“ＤＭＤディスプレイシステム”が含まれる。これらの各特許および特許出願がここに組み入れられている。
【００２７】
本発明の特徴はビットプレーンディスプレイにより遷移エネルギ変化が生じることを認識することである。ビットプレーンディスプレイでは、特別なデータシーケンスによりピクセルの各ビットウェートについてディスプレイ時間の順序、すなわちディスプレイ時間のセグメント、が指定される。単純な例として、８ビットピクセルデータに対するシーケンスは７，６，５，４，３，２，１，０とすることができ、各ビットウェートに対するディスプレイ時間はフレーム中に順次短かくなる。１つのビットレベルからもう１つのビットレベルへの遷移毎に遷移エネルギが関連している。高い遷移エネルギはアーチファクトとして知覚することができる。
【００２８】
ピークエネルギレベルを低減する１つの方法はビットウェートを“分割”して各高いビットウェートに対するディスプレイ時間が連続的ではなくフレーム期間中にセグメント化されるようにすることである。例えば、最上位ビットに対するディスプレイ時間は２つの部分へ分割することができる。次に、最上位ビット（ＭＳＢ）に対するデータがフレーム期間中に２度ディスプレイされ、その各オン時間は総ＭＳＢ時間の半分である。
【００２９】
図３に前記したビット分割方法の替わりとしてもしくはそれを補足するために使用することができるディスプレイシーケンス方法を示す。この方法ではアーチファクトを低減するように遷移エネルギが分散される。
【００３０】
図３の例では、この方法はシステム２０等のマルチＳＬＭシステムに実施される。各ＤＭＤ１４はレッド、グリーン、もしくはブルーデータを受信し、したがって各々がＤＭＤ１４−Ｒ、１４−Ｇ、もしくは１４−Ｂとして示されている。
【００３１】
図３のＤＭＤ１４は各々がメモリ多重化されている。前記したように、これは多数のミラー素子に同じメモリセルからデータがロードされることを意味する。メモリセルを共有する各ミラー素子が異なるリセット線に接続されている。全体ＤＭＤに対して、メモリセル当たりミラー素子と同数のリセット線がある。特定のリセット線に接続されたミラー素子は“リセットグループ”である。動作について、ミラー素子のリセットグループに対する全メモリセルにデータがロードされた後で、これらのミラー素子の状態はそのリセット線上のリセット信号に応答して変化する。メモリの多重化とそれに伴う“スプリット−リセット”データローディング方式についてはテキサスインスツルメンツ社が譲り受け参照としてここに組み入れられている米国特許出願第０８／３００／３５６号“空間光変調器用ピクセル制御回路”に記載されている。
【００３２】
ここに記載する例では、メモリ多重化はロー（ｒｏｗ）（水平の）によるものであり１つのメモリセルからのミラー素子のファンアウトは４である。したがって、ミラー素子の連続する４ロー毎に１ローのメモリセルが共有される。メモリセルを共有する４ローのミラー素子は１“ブロック”のミラー素子である。４８０ローのミラー素子を有するＤＭＤ１４は１２０のブロック４１を有する。各ブロック４１は４ローを有し、それらはメモリセルの同じローからデータを受信する。
【００３３】
代表的なメモリ多重化構成と同様に、各ローは４本のリセット線の１本に接続されている。図４には、１本のリセット線４２しか示されていないが４本のリセット線がある。リセット線４２は３個のＤＭＤ１４の全ブロックの第１ローを含むリセットグループに接続される。したがって、リセットグループは全ＤＭＤ１４のロー数の１／４を含んでいる。
【００３４】
リセットグループへのデータは１タイムスライス中にロードされる。次のリセットグループへのデータがロードされている間に、第１のリセットグループのミラー素子はリセット信号に応答してオンオフされる。
【００３５】
より詳細には、フレームのデータローディング中に、同じブロックロー番号を有するローからなるリセットグループがフレーム期間のタイムスライス中にビットウェートによりロードされる。“タイムスライス”はフレーム期間の一部であり、最下位ビットに対するディスプレイ期間である場合が多い。タイムスライスは短すぎて余分なタイムスライスが許されない場合もあるが、一般的には、最下位ビットの持続時間により決定される。
【００３６】
１フレームのデータをローディングしてメモリ多重化システム２０上へディスプレイする１例として、第１のリセットグループのビットｎがロードされ、次に第２のリセットグループのビットｎがロードされ、次に第３のリセットグループのビットｎがロードされ、次に第４のリセットグループのビットｎがロードされる。次に、第１のリセットグループのビットｎ−１がロードされ、次に第２のリセットグループのビットｎ−１がロードされ、以下全リセットグループの全ビットウェートがロードされるまで続けられる。各リセットグループ／ビットウェイトに対するデータがロードされると、前のリセットグループ／ビットウェイトデータがディスプレイされる。この例では、ビットウェートは各リセットグループに対して同じ順序に従うが、これは要求されているわけではない。事実、リセットグループの中では、さまざまなビットウェートシーケンスが有利である。このようにして、各フレーム期間中に、全ＤＭＤローがそれらのリセットグループを介して、またそのフレームに対するデータの全ビットウェートがロードされてディスプレイされる。
【００３７】
システム２０等のメモリ多重化ディスプレイシステムに対しては、画像品質を最適化する特殊なローディングおよびディスプレイパターンが開発されている。図３の例では、次のようなパターンとすることができる。
リセットグループ１、ビットウェートシーケンスａ
リセットグループ２、ビットウェートシーケンスｂ
リセットグループ３、ビットウェートシーケンスｃ
リセットグループ４、ビットウェートシーケンスｄ
前記したように、ローディングおよびディスプレーイング中に、各シーケンスのビットウェートはリセットグループ間で変更される。
【００３８】
図３のＤＭＤ１４が“対応する”ローを有しており、各ＤＭＤ１４の第ｎローが各ＤＭＤ１４についてその同じ位置にある。したがって、“１”とマークされた各ＤＭＤ１４の第１のＤＭＤローがディスプレイされるデータの第１ローを受信する。これら３つのローは対応するローである。同様に、４８０ロー像に対する、各ＤＭＤ１４の第４８０番ローはディスプレイされるデータの最終ローを受信する。これらの３つの第４８０番ローは対応するローである。
【００３９】
図からお判りのように、ＤＭＤ１４のＤＭＤローとそのブロックロー間の連関はＤＭＤ１４間で垂直にオフセットされている。すなわち、ＤＭＤ１４の所与の１組の対応するローに対して、各ＤＭＤローは異なるブロックローと連関されている。例えば、ＤＭＤ１４−Ｒの第１のローはブロック４１−Ｒ（１）の第１のローと連関されている。しかしながら、ＤＭＤ１４−Ｇの第１のローはブロック４１−Ｇ（１）の第４ローに対応している。ＤＭＤ１４−Ｂの第１のローはブロック４１−Ｂ（１）の第３ローに対応している。
【００４０】
前記したことと一貫して、第１のリセットグループに対しては、連関するＤＭＤローはＤＭＤ１４−Ｒの１，５，９．．．４７７ロー、ＤＭＤ１４−Ｇの２，６，１０，．．．４７８ロー、およびＤＭＤ１４−Ｂの３，７，１１，．．．４７９ローである。各リセットパターンは同様なパターンで接続されており、ＤＭＤローは対応するＤＭＤローが同じリセットグループ内には無いように接続されている。
【００４１】
前記したように、ディスプレイはミラー素子のリセットグループをローディングしかつリセットすることにより発生される。特定のリセットグループがディスプレイされると、連関するＤＭＤローは対応しない。例えば、リセット線４２に接続されたリセットグループがディスプレイされる場合、ディスプレイされるＤＭＤローはＤＭＤ１４−Ｒの１，５，９，．．．４７７ロー、ＤＭＤ１４−Ｇの２，６，１０，．．．４７８ロー、およびＤＭＤ１４−Ｂの３，７，１１，．．．４７９ローである。
【００４２】
対応するＤＭＤローとリセットグループ間の連関が非均一であるため、各カラーに対するデータは同じパターンに従うことができる。しかしながら、各カラーに対する遷移時間が異なるため遷移ピークが低減される。
【００４３】
対応するＤＭＤローを異なるリセットグループと連関させる前記方法は水平メモリ多重化ＤＭＤ１４に向けられたものであるが、同じ概念を他のメモリ多重化構成に応用することができる。例えば、メモリ多重化は対角とすることができる。水平メモリ多重化の場合のように、各メモリセルのファンアウトは１組の垂直に連続するミラー素子である。しかしながら、ブロックローは対角線に沿っており、ブロックローｎに対するデータはＤＭＤロー１のピクセル１、ＤＭＤロー２のピクセル４、ＤＭＤロー３のピクセル３、およびＤＭＤロー４のピクセル２等に対するデータを含むことがある。ｎローを有するＤＭＤに対しては、２ｎ−１のブロックローがある。対角メモリ多重化についてはここに組み入れられている米国特許出願第０８／３００，３５６号に詳細に記載されている。
【００４４】
図４は本発明に従って対角分割リセットを行うように構成された３個のＳＬＭの８ｘ８ピクセル部を示す。異なるリセットグループに対して１本づつの４本のリセット線４２がある。ＳＬＭ１４の対応する４組の対角ローが示されている。各ＤＭＤ１４の対応する対角ローはさまざまなリセットグループと連関されている。
【００４５】
同じ概念が２個のＤＭＤしかないシステムに応用される。さらに、システム１０等のシングルＤＭＤシステムに対しては、ＤＭＤローとリセットグループ間の対応はカラー毎にシフトさせて図３の方法のシーケンシャルバージョンを実現することができる。各カラーに対して、リセットグループを再構成してさまざまなＳＬＭローを含む用にすることができる。目の積分（eye's integration ）はフレーム期間内のエネルギの積分に基づいているため、フレーム期間内でエネルギレベルを適切に分散させることによりアーチファクトを低減することができる。
【００４６】
特定の実施例について本発明を説明してきたが、本明細書は制約的意味合いを有するものではない。当業者であれば他の実施例だけでなく開示された実施例のさまざまな改良が容易にお判りと思われる。したがって、発明の真の範囲内に入る改良は全て特許請求の範囲に入るものとする。
【００４７】
以上の説明に関して更に以下の項を開示する。
（１）．多数のメモリ多重化空間光変調器（ＳＬＭ）を有し、各ＳＬＭが異なるカラーを表すピクセルデータに基づいた像をディスプレイし、像は像平面において結合されるイメージディスプレイシステムにおけるアーチファクト低減方法であって、該方法は、前記ＳＬＭ内に対応するロー位置を有する前記ＳＬＭのローを識別して対応するＳＬＭローを識別するステップと、各リセットグループが前記各ＳＬＭのいくつかのローからなりしかも対応するＳＬＭローが同じリセットグループ内には無いようにリセットグループ内で前記各ＳＬＭのローを接続するステップと、前記ピクセルデータの、あるビットウェイトを有するデータを第１のリセットグループへロードするステップと、前記第１のリセットグループへロードされた前記データをディスプレイするステップと、前記リセットグループ間で交互に各リセットグループおよび前記ピクセルデータの各ビットウェイトについて前記ローディングステップおよび前記ディスプレイステップを繰り返すステップとからなるアーチファクト低減方法。
【００４８】
（２）．第１項記載の方法であって、前記対応するローの各ローが異なるリセットグループ内にあるアーチファクト低減方法。
【００４９】
（３）．第１項記載の方法であって、前記繰り返しステップは前記ビットウェイトがさまざまなリセットグループに対してさまざまな順序でロードされるように実施されるアーチファクト低減方法。
【００５０】
（４）．第１項記載の方法であって、前記ローディングステップおよび前記ディスプレイステップはフレーム期間の２つの連続するタイムスライス内で実施され、前記タイムスライスは実質的に最下位ビットウェイトを有するデータに対するディスプレイ時間により決定されるアーチファクト低減方法。
【００５１】
（５）．第１項記載の方法であって、前記ＳＬＭディスプレイデータの１つは２つのカラーに対するものであり前記ＳＬＭデータの１つは第３のカラーに対するものであるアーチファクト低減方法。
【００５２】
（６）．第１項記載の方法であって、前記各ＳＬＭディスプレイデータが異なるカラーに対するものであるアーチファクト低減方法。
【００５３】
（７）．第１項記載の方法であって、前記ＳＬＭはデジタルマイクロミラーデバイスであるアーチファクト低減方法。
【００５４】
（８）．第１項記載の方法であって、前記対応するローは前記ＳＬＭの水平ローに沿っておりリセットグループは前記水平ローを含むアーチファクト低減方法。
【００５５】
（９）．第１項記載の方法であって、前記対応するローは前記ＳＬＭの対角ローに沿っており前記リセットグループは前記対角ローを含むアーチファクト低減方法。
【００５６】
（１０）．メモリ多重化空間光変調器（ＳＬＭ）を有し、カラーフォイールを介し、異なるカラーを表すピクセルデータに基づいた像を逐次ディスプレイする、イメージディスプレイシステムにおけるアーチファクト低減方法であって、該方法は、各リセットグループが前記ＳＬＭのいくつかのローからなるようにリセットグループへ前記ＳＬＭのローを割り当てるステップと、前記ピクセルデータの、あるビットウェイトを有するデータを第１のリセットグループへロードするステップと、前記第１のリセットグループへロードされた前記データをディスプレイするステップと、前記リセットグループ間で交互に各リセットグループおよび第１のカラーの前記ピクセルデータの各ビットウェイトについて前記ローディングステップおよび前記ディスプレイステップを繰り返すステップと、前記リセットグループが前記ＳＬＭのさまざまなローを含むように第２のカラーの前記ピクセルデータについて前記割り当て、ローディング、およびディスプレイステップを繰り返すステップとからなるアーチファクト低減方法。
【００５７】
（１１）．第１０項記載の方法であって、前記繰り返しステップは前記ビットウェイトがさまざまなリセットグループに対してさまざまな順序でロードされるように実施されるアーチファクト低減方法。
【００５８】
（１２）．第１０項記載の方法であって、前記ローディングステップおよび前記ディスプレイステップはフレーム期間の２つの連続するタイムスライス内で実施され、前記タイムスライスは実質的に最下位ビットウェイトを有するデータに対するディスプレイ時間により決定されるアーチファクト低減方法。
【００５９】
（１３）．第１０項記載の方法であって、前記リセットグループは前記ＳＬＭの対角ローを含むアーチファクト低減方法。
【００６０】
（１４）．第１０項記載の方法であって、前記リセットグループは前記ＳＬＭの水平ローを含むアーチファクト低減方法。
【００６１】
（１５）．第１０項記載の方法であって、前記ＳＬＭはデジタルマイクロミラーデバイスであるアーチファクト低減方法。
【００６２】
（１６）．ＳＬＭに基づいたディスプレイシステム１０，２０内のアーチファクト低減方法であって、その像はパルス幅変調された強度レベルに対してビットウェイトによりディスプレイされるデータに基づいている。この方法はさまざまなカラーの像を同時にディスプレイするマルチＳＬＭシステム２０や各フレーム期間中にさまざまなカラーの像を逐次発生するシングルＳＬＭシステム１０に使用することができる。マルチＳＬＭシステム２０に対しては、本方法はメモリ多重化された、さまざまな時間にロードされディスプレイされる“リセットグループ”を有するＳＬＭ１４に使用される。ＳＬＭの対応するローはさまざまなリセットグループと連関付けられている。
【図面の簡単な説明】
【図１】１個のＳＬＭおよびカラーフォイールを使用してカラー像を与えるＳＬＭベースディスプレイシステムのブロック図。
【図２】多数のＳＬＭを使用してカラー像を与えるＳＬＭに基づくディスプレイシステムのブロック図。
【図３】水平メモリ多重化ＳＬＭを有する、図２のシステム内のアーチファクトを低減する方法を示す図。
【図４】対角にメモリ多重化されるＳＬＭに対する方法を示す図。
【符号の説明】
１０，２０ ＳＬＭに基づくカラーディスプレイシステム
１１ 信号インターフェイス
１２ 処理システム
１３ フレームメモリ
１４，１４Ｒ，１４−Ｂ，１４−Ｇ デジタルミラーデバイス
１５ 光源
１６ａ，１６ｂ レンズ
１７ カラーフォイール
１８ 投影レンズ
１９ 画面
２６ａ，２６ｂ 集光レンズ
２７ カラーフィルタ
【発明の属する技術分野】
本発明はイメージディスプレイシステムに関し、特に１個以上の空間光変調器を使用してカラーディスプレイを発生するディスプレイシステムにおけるアーチファクト低減方法に関する。
【０００２】
【従来の技術】
空間光変調器（ＳＬＭ：spatial light modolator ）に基づいたイメージディスプレイシステムが陰極線管に基づいたイメージディスプレイシステムに代わるものとして次第に使用されつつある。イメージディスプレイ応用に使用されるＳＬＭは像平面へ光を放出もしくは反射するピクセル発生素子アレイである。画素と識別して、ピクセル発生素子自体を“ピクセル”と呼ぶことが多い。１つの画素を発生するのにＳＬＭアレイの２つ以上のピクセルを使用できることが判れば、この用語は前後関係から自明である。
【０００３】
デジタルマイクロミラーデバイス（ＤＭＤ：digital micro-mirror device ）はＳＬＭの１種である。ＤＭＤは数百乃至数千個の小さな傾斜ミラーのアレイを有している。傾斜できるようにするために、各ミラーは支柱に載置された１個以上のヒンジに取り付けられ、下層の制御回路から空隙により間隔がとられている。制御回路は静電力を与え、それにより各ミラーは選択的に傾斜する。各ミラー素子により１画素の強度が与えられる。
【０００４】
所与の時間にどのピクセルをオンオフするかによって像が画定されるように、ＤＭＤのミラー素子を個別にアドレスすることができる。ＤＭＤのミラー素子をアドレスするために、各ミラー素子はアドレス信号のオンオフ状態を決定する少しのデータを記憶するメモリセルと連絡されている。ミラー素子が像平面へ光を反射するか否かを示すハイもしくはロー信号により各ミラー素子がアドレスされる点でアドレッシングはバイナリである。ミラー素子のＤＭＤアレイ周辺のデータローディング回路を介してメモリセル内に入力データを記憶することによりＤＭＤは“ロード”される。
【０００５】
ピクセルデータは空間“ビットプレーン（bit-plane ）”フォーマットでＤＭＤのメモリセルへ送られる。このフォーマットでは各フレームに対してデータはピクセル毎ではなく全ピクセルのビットウェイト（bit-weight）により配置される。このフォーマットでは１フレーム期間中に、各々がそのミラー素子のｎビットピクセル値の異なるビットウェイトを表す、連続アドレス信号により各ミラー素子をアドレスすることによりグレイスケール像を発生することができる。アドレッシングに使用されるビットのビットウェイトが上位であるほど、ミラー素子がオンのままとされる時間が長くなる。最も明るい強度に対しては、ミラー素子はアドレスされる度にオンとされる。これは本質的にパルス幅変調であり、多くのバリエーションが可能である。連続するフレームに対するデータによりＤＭＤを再アドレスすることにより移動像を発生することができる。
【０００６】
カラーイメージに対する１つの方法は、各原色（Ｒ，Ｇ，Ｂ）について１個ずつの、３個のＤＭＤを使用することである。各ＤＭＤの対応するピクセルからの光は観察者が所望のカラーを知覚するように収束される。もう１つの方法は１個のＤＭＤと原色区画を有するカラーホイール（color wheel ）を使用することである。さまざまなカラーに対するデータがカラーホイールへシーケンスされ同期化されて目の中でシーケンシャルな像が連続するカラー像へ統合されるようにされる。第３の方法では２個のＤＭＤが使用され、一方は２色間の切り替えに使用され、他方は第３色を表示するのに使用される。
【０００７】
【発明が解決しようとする課題】
どんなディスプレイシステムでもそうであるが、ＤＭＤベースディスプレイシステムからの像の品質はアーチファクトを解消することにより改善される。潜在的なアーチファクトには観察者がまばたきしたり、目を動かしたり、目の前で手を振ったりした時にフラッシュや筋として現れる一時的な輪郭線が含まれる。もう１つのアーチファクトは動き輪郭線であり、それは移動物体を目で追っている時に疑似輪郭線として現れる。疑似輪郭線は急峻なエッジにおけるゴースト像もしくは緩やかに変化する領域におけるアーチファクト輪郭線である。メモリ多重化として知られるデータローディング法を使用するＤＭＤディスプレイシステムに特有な他種のアーチファクトもある。
【０００８】
【課題を解決するための手段】
本発明の１つの特徴は多数のメモリ多重化空間光変調器（ＳＬＭ）を有するイメージディスプレイシステム内のアーチファクト低減方法である。この種のシステムでは、各ＳＬＭは異なるカラーを表すデータに基づいた像を同時にディスプレイし、像は像平面において結合される。ＳＬＭは“対応する”ＳＬＭロー（ｒｏｗ）を有し、それは対応するロー位置を有するローである。メモリ多重化のために、ＳＬＭのローはリセットグループ内で接続されている。各リセットグループは各ＳＬＭのいくつかのローからなり、対応するＳＬＭローは同じリセットグループ内には無い。ＳＬＭへデータをローディングする間に、第１のリセットグループにはピクセルデータの、あるビットウェイトを有するデータがロードされる。このデータは、次のリセットグループにピクセルデータの、あるビットウェイトを有するデータがロードされる間に、ディスプレイされる。これらのローディングおよびディスプレイステップは各リセットグループおよびピクセルデータの各ビットウェイトに対して繰り返される。
【０００９】
本発明の利点はリセットグループが対応するＳＬＭローを含んでいないため、スプリットリセット構成の周期性によるアーチファクトが低減されることである。例えば、スプリットリセット構成が水平であれば、水平線構造を知覚する傾向が少なくなる。
【００１０】
本発明は１個のＳＬＭを使用してカラーホイールを介したさまざまなカラーの像を逐次表示するシングルＳＬＭシステムにも有用である。この場合、１組のＳＬＭローしかない。１つのカラーに対するリセットグループは別のカラーに対するリセットグループとは異なるローを有している。
【００１１】
【発明の実施の形態】
図１および図２は、それぞれ、ＳＬＭに基づくカラーディスプレイシステム１０および２０のブロック図である。システム１０はカラーホイールを介したさまざまなカラーの像を逐次ディスプレイする１個のＳＬＭを使用している。システム２０は３個のＳＬＭを使用し、その各々が像の異なるカラーに対するデータを同時にディスプレイする。後記するように、カラーディスプレイがシステム１０のように逐次与えられるかシステム２０のように同時に与えられるかに拘わらず、各システムは多数のデータチャネルを有し、各チャネルが異なるカラー用とされている。一般的に、本発明はさまざまなチャネルのデータのタイミングを変えてディスプレイされる像内のアーチファクトを低減するものである。
【００１２】
例えば、システム１０のＳＬＭ１４およびシステム２０のＳＬＭ１４はＤＭＤ型ＳＬＭである。後記するように、本発明ではメモリ多重化ＳＬＭが使用される。ＳＬＭがＤＭＤである場合には、リセットされるまでオンもしくはオフ位置に設定されたままとされる傾斜ミラーのラッチング特性によりこのメモリ多重化が可能とされる。この特性により、１組のミラー素子が既に設定されている時にもう１組のミラー素子を関連するメモリセルへロードすることができる。これによりミラー素子はメモリセルを共有することができる。
【００１３】
システム１０やシステム２０が受信するイメージ信号はデジタル信号もしくは後にデジタル形式に変換されるアナログ信号とすることができる。例えば、入信号は放送されたテレビジョン信号のようなアナログ信号と考えることができる。
【００１４】
図１および図２には、主画面処理にとって重要な構成要素しか示されていない。同期化およびオーディオ信号の処理やクローズドキャプショニング（closed captioning ）等の機能に使用される他の構成要素は示されていない。
【００１５】
システム１０およびシステム２０は“フロントエンド”構成要素と同じような構成を有し、ＤＭＤ１４へデジタル像データを与えるための、信号インターフェイス１１、処理システム１２、およびフレームメモリ１３、を含む。これらの構成要素についてはシステム１０およびシステム２０に対して共通に検討し、ＤＭＤ１４および２つのシステムの関連する光学系については別々に検討する。システム１０およびシステム２０を共通に検討する場合には、ＤＭＤはシステム１０の１個のＤＭＤもしくはシステム２０の多数のＤＭＤ１４を表す。
【００１６】
信号インターフェイス１１はアナログ入力信号を受信し、ビデオ信号、同期信号、およびオーディオ信号に分離する。信号インターフェイス１１は、それぞれ、信号をピクセルデータへ変換しクロミナンスデータから輝度データを分離する、Ａ／Ｄコンバータおよびカラーセパレータを含んでいる。別の実施例では、カラー分離はＡ／Ｄ変換を行う前にアナログフィルタを使用して行われる。
【００１７】
プロセッサシステム１２はさまざまなピクセル処理タスクを実施することによりディスプレイするピクセルデータを準備する。プロセッサシステム１２は処理中にピクセルデータを格納する、フィールドおよびラインバッファ等の、さまざまなメモリデバイスを含んでいる。
【００１８】
プロセッサシステム１２により代表的に実施される１つのタスクはインターレースされたデータの前進走査変換であり、インターレースされたデータの各フィールドが完全なフレームへ変換される。他の処理タスクはスケーリング、色空間変換、もしくはガンマ補正である。色空間変換中に、輝度およびクロミナンスデータはＲＧＢデータへ変換される。ＤＭＤ１４の線形特性によりガンマ補償は不要となるためガンマ補正によりガンマ補償されたデータは逆補償される。
【００１９】
実施例では、プロセッサシステム１２は前進走査変換およびスケーリング等の計算処理タスクを実施する“走査線ビデオプロセッサ”を含んでいる。このデバイスはテキサスインスツルメンツ社から市販されており、ピクセルデータのラインバイライン処理を行うことができる。
【００２０】
フレームメモリ１３はプロセッサシステム１２から処理されたピクセルデータを受信する。フレームメモリ１３は、入力もしくは出力において、データを“ビットプレーン”フォーマットへ変換し、ビットプレーンデータをＤＭＤへ送る。従来の技術で検討したように、ビットプレーンフォーマットはピクセルデータがビットウェートにより再構成されるフォーマットである。これによりＤＭＤ１４の各ピクセルはある時間の１ビットデータの値に応答してオンオフすることができる。
【００２１】
代表的なディスプレイシステム１０では、フレームメモリ１３は“ダブルバッファ”メモリであり、少なくとも２つのディスプレイフレームに対する容量を有することを意味する。一方のディスプレイフレームに対するバッファへ書き込んでいる間に他方のディスプレイフレームに対するバッファをＤＭＤ１４へ読み出すことができる。２個のバッファは“ピンポン”式に制御してＤＭＤ１４は連続的にデータを得ることができる。
【００２２】
従来の技術で前記したように、ＤＭＤ１４は各ミラー素子のオンオフ状態を有する２進デバイスである。データの各ビットに対するビットプレーンはパルス幅変調シーケンスによりロードされディスプレイされる。ｎビットピクセルデータに対しては、フレーム期間当たりｎビットプレーンがある。フレーム期間中に、観察者は２進データを統合してそのフレームの像のさまざまな強度を知覚する。
【００２３】
次に図１およびシステム１０を参照して、ＤＭＤ１４へのＲＧＢデータの各フレームへ一時に１つのカラーが与えられ、データの各フレームがレッド、ブルー、およびグリーンのデータセグメントへ分割されるようにされる。各セグメントのディスプレイ時間はフレーム毎に１回転するカラーフォイール１７に同期化され、ＤＭＤ１４が適切な時間にカラーフォイール１７を介した１つのカラーに対するデータを表示するようにされる。したがって、各カラー（Ｒ，ＧおよびＢ）に対するデータチャネルは各フレームがさまざまなカラーに対するシーケンシャルデータを有するように時間多重化される。
【００２４】
シーケンシャルカラーシステム１０に対して、光源１５から集光レンズ１６ａを介して白色光が送られ、それは回転するカラーフォイール１７上の一点へ収束される。第２のレンズ１６ｂによりカラー光線はＤＭＤのミラーアレイのサイズへ適合される。ＤＭＤからの反射光により画面１９上に像が投影される。投影レンズ１８はさまざまな画面サイズに調整される。
【００２５】
図２およびシステム２０を参照して、Ｒ，ＧおよびＢデータについて１つづつの３つの異なるデータパスに沿って３個のＤＭＤ１４へデータが与えられる。光源１６から集光レンズ２６ａを介して白色光が送られ、それはカラーフィルタ２７を介して収束される。各カラーフィルタ２６は異なるカラーの光（Ｒ，ＧおよびＢ）をＤＭＤ１４へ与え、そのカラーに対するデータがディスプレイされる。フィルタ２６ｂによりＤＭＤ１４からの像が再結合されて投影レンズ１８上へ収束され、画面１９へ像が収束される。システム２０の１つのバリエーションでは１個の大型ＤＭＤが各カラーに対する領域を有している。
【００２６】
システム１０およびシステム２０のようなシーケンシャルカラーおよびマルチＤＭＤシステムの両方に対する包括的な説明がテキサスインスツルメンツ社が譲り受けたいくつかの特許および特許出願に記載されている。それには米国特許第５，０７９，５４４号“標準独立デジタル化ビデオシステム”、米国特許第５，２３３，３８５号“白色光強化カラーフィールドシーケンシャル投影”、米国特許出願第０７／６７８，７６１号“パルス幅変調ディスプレイシステムに使用するＤＭＤアーキテクチュアおよびタイミング”、米国特許出願第０８／１４７，２４９号“デジタルテレビジョンシステム”、および米国特許出願第０８／１４６，３８５号“ＤＭＤディスプレイシステム”が含まれる。これらの各特許および特許出願がここに組み入れられている。
【００２７】
本発明の特徴はビットプレーンディスプレイにより遷移エネルギ変化が生じることを認識することである。ビットプレーンディスプレイでは、特別なデータシーケンスによりピクセルの各ビットウェートについてディスプレイ時間の順序、すなわちディスプレイ時間のセグメント、が指定される。単純な例として、８ビットピクセルデータに対するシーケンスは７，６，５，４，３，２，１，０とすることができ、各ビットウェートに対するディスプレイ時間はフレーム中に順次短かくなる。１つのビットレベルからもう１つのビットレベルへの遷移毎に遷移エネルギが関連している。高い遷移エネルギはアーチファクトとして知覚することができる。
【００２８】
ピークエネルギレベルを低減する１つの方法はビットウェートを“分割”して各高いビットウェートに対するディスプレイ時間が連続的ではなくフレーム期間中にセグメント化されるようにすることである。例えば、最上位ビットに対するディスプレイ時間は２つの部分へ分割することができる。次に、最上位ビット（ＭＳＢ）に対するデータがフレーム期間中に２度ディスプレイされ、その各オン時間は総ＭＳＢ時間の半分である。
【００２９】
図３に前記したビット分割方法の替わりとしてもしくはそれを補足するために使用することができるディスプレイシーケンス方法を示す。この方法ではアーチファクトを低減するように遷移エネルギが分散される。
【００３０】
図３の例では、この方法はシステム２０等のマルチＳＬＭシステムに実施される。各ＤＭＤ１４はレッド、グリーン、もしくはブルーデータを受信し、したがって各々がＤＭＤ１４−Ｒ、１４−Ｇ、もしくは１４−Ｂとして示されている。
【００３１】
図３のＤＭＤ１４は各々がメモリ多重化されている。前記したように、これは多数のミラー素子に同じメモリセルからデータがロードされることを意味する。メモリセルを共有する各ミラー素子が異なるリセット線に接続されている。全体ＤＭＤに対して、メモリセル当たりミラー素子と同数のリセット線がある。特定のリセット線に接続されたミラー素子は“リセットグループ”である。動作について、ミラー素子のリセットグループに対する全メモリセルにデータがロードされた後で、これらのミラー素子の状態はそのリセット線上のリセット信号に応答して変化する。メモリの多重化とそれに伴う“スプリット−リセット”データローディング方式についてはテキサスインスツルメンツ社が譲り受け参照としてここに組み入れられている米国特許出願第０８／３００／３５６号“空間光変調器用ピクセル制御回路”に記載されている。
【００３２】
ここに記載する例では、メモリ多重化はロー（ｒｏｗ）（水平の）によるものであり１つのメモリセルからのミラー素子のファンアウトは４である。したがって、ミラー素子の連続する４ロー毎に１ローのメモリセルが共有される。メモリセルを共有する４ローのミラー素子は１“ブロック”のミラー素子である。４８０ローのミラー素子を有するＤＭＤ１４は１２０のブロック４１を有する。各ブロック４１は４ローを有し、それらはメモリセルの同じローからデータを受信する。
【００３３】
代表的なメモリ多重化構成と同様に、各ローは４本のリセット線の１本に接続されている。図４には、１本のリセット線４２しか示されていないが４本のリセット線がある。リセット線４２は３個のＤＭＤ１４の全ブロックの第１ローを含むリセットグループに接続される。したがって、リセットグループは全ＤＭＤ１４のロー数の１／４を含んでいる。
【００３４】
リセットグループへのデータは１タイムスライス中にロードされる。次のリセットグループへのデータがロードされている間に、第１のリセットグループのミラー素子はリセット信号に応答してオンオフされる。
【００３５】
より詳細には、フレームのデータローディング中に、同じブロックロー番号を有するローからなるリセットグループがフレーム期間のタイムスライス中にビットウェートによりロードされる。“タイムスライス”はフレーム期間の一部であり、最下位ビットに対するディスプレイ期間である場合が多い。タイムスライスは短すぎて余分なタイムスライスが許されない場合もあるが、一般的には、最下位ビットの持続時間により決定される。
【００３６】
１フレームのデータをローディングしてメモリ多重化システム２０上へディスプレイする１例として、第１のリセットグループのビットｎがロードされ、次に第２のリセットグループのビットｎがロードされ、次に第３のリセットグループのビットｎがロードされ、次に第４のリセットグループのビットｎがロードされる。次に、第１のリセットグループのビットｎ−１がロードされ、次に第２のリセットグループのビットｎ−１がロードされ、以下全リセットグループの全ビットウェートがロードされるまで続けられる。各リセットグループ／ビットウェイトに対するデータがロードされると、前のリセットグループ／ビットウェイトデータがディスプレイされる。この例では、ビットウェートは各リセットグループに対して同じ順序に従うが、これは要求されているわけではない。事実、リセットグループの中では、さまざまなビットウェートシーケンスが有利である。このようにして、各フレーム期間中に、全ＤＭＤローがそれらのリセットグループを介して、またそのフレームに対するデータの全ビットウェートがロードされてディスプレイされる。
【００３７】
システム２０等のメモリ多重化ディスプレイシステムに対しては、画像品質を最適化する特殊なローディングおよびディスプレイパターンが開発されている。図３の例では、次のようなパターンとすることができる。
リセットグループ１、ビットウェートシーケンスａ
リセットグループ２、ビットウェートシーケンスｂ
リセットグループ３、ビットウェートシーケンスｃ
リセットグループ４、ビットウェートシーケンスｄ
前記したように、ローディングおよびディスプレーイング中に、各シーケンスのビットウェートはリセットグループ間で変更される。
【００３８】
図３のＤＭＤ１４が“対応する”ローを有しており、各ＤＭＤ１４の第ｎローが各ＤＭＤ１４についてその同じ位置にある。したがって、“１”とマークされた各ＤＭＤ１４の第１のＤＭＤローがディスプレイされるデータの第１ローを受信する。これら３つのローは対応するローである。同様に、４８０ロー像に対する、各ＤＭＤ１４の第４８０番ローはディスプレイされるデータの最終ローを受信する。これらの３つの第４８０番ローは対応するローである。
【００３９】
図からお判りのように、ＤＭＤ１４のＤＭＤローとそのブロックロー間の連関はＤＭＤ１４間で垂直にオフセットされている。すなわち、ＤＭＤ１４の所与の１組の対応するローに対して、各ＤＭＤローは異なるブロックローと連関されている。例えば、ＤＭＤ１４−Ｒの第１のローはブロック４１−Ｒ（１）の第１のローと連関されている。しかしながら、ＤＭＤ１４−Ｇの第１のローはブロック４１−Ｇ（１）の第４ローに対応している。ＤＭＤ１４−Ｂの第１のローはブロック４１−Ｂ（１）の第３ローに対応している。
【００４０】
前記したことと一貫して、第１のリセットグループに対しては、連関するＤＭＤローはＤＭＤ１４−Ｒの１，５，９．．．４７７ロー、ＤＭＤ１４−Ｇの２，６，１０，．．．４７８ロー、およびＤＭＤ１４−Ｂの３，７，１１，．．．４７９ローである。各リセットパターンは同様なパターンで接続されており、ＤＭＤローは対応するＤＭＤローが同じリセットグループ内には無いように接続されている。
【００４１】
前記したように、ディスプレイはミラー素子のリセットグループをローディングしかつリセットすることにより発生される。特定のリセットグループがディスプレイされると、連関するＤＭＤローは対応しない。例えば、リセット線４２に接続されたリセットグループがディスプレイされる場合、ディスプレイされるＤＭＤローはＤＭＤ１４−Ｒの１，５，９，．．．４７７ロー、ＤＭＤ１４−Ｇの２，６，１０，．．．４７８ロー、およびＤＭＤ１４−Ｂの３，７，１１，．．．４７９ローである。
【００４２】
対応するＤＭＤローとリセットグループ間の連関が非均一であるため、各カラーに対するデータは同じパターンに従うことができる。しかしながら、各カラーに対する遷移時間が異なるため遷移ピークが低減される。
【００４３】
対応するＤＭＤローを異なるリセットグループと連関させる前記方法は水平メモリ多重化ＤＭＤ１４に向けられたものであるが、同じ概念を他のメモリ多重化構成に応用することができる。例えば、メモリ多重化は対角とすることができる。水平メモリ多重化の場合のように、各メモリセルのファンアウトは１組の垂直に連続するミラー素子である。しかしながら、ブロックローは対角線に沿っており、ブロックローｎに対するデータはＤＭＤロー１のピクセル１、ＤＭＤロー２のピクセル４、ＤＭＤロー３のピクセル３、およびＤＭＤロー４のピクセル２等に対するデータを含むことがある。ｎローを有するＤＭＤに対しては、２ｎ−１のブロックローがある。対角メモリ多重化についてはここに組み入れられている米国特許出願第０８／３００，３５６号に詳細に記載されている。
【００４４】
図４は本発明に従って対角分割リセットを行うように構成された３個のＳＬＭの８ｘ８ピクセル部を示す。異なるリセットグループに対して１本づつの４本のリセット線４２がある。ＳＬＭ１４の対応する４組の対角ローが示されている。各ＤＭＤ１４の対応する対角ローはさまざまなリセットグループと連関されている。
【００４５】
同じ概念が２個のＤＭＤしかないシステムに応用される。さらに、システム１０等のシングルＤＭＤシステムに対しては、ＤＭＤローとリセットグループ間の対応はカラー毎にシフトさせて図３の方法のシーケンシャルバージョンを実現することができる。各カラーに対して、リセットグループを再構成してさまざまなＳＬＭローを含む用にすることができる。目の積分（eye's integration ）はフレーム期間内のエネルギの積分に基づいているため、フレーム期間内でエネルギレベルを適切に分散させることによりアーチファクトを低減することができる。
【００４６】
特定の実施例について本発明を説明してきたが、本明細書は制約的意味合いを有するものではない。当業者であれば他の実施例だけでなく開示された実施例のさまざまな改良が容易にお判りと思われる。したがって、発明の真の範囲内に入る改良は全て特許請求の範囲に入るものとする。
【００４７】
以上の説明に関して更に以下の項を開示する。
（１）．多数のメモリ多重化空間光変調器（ＳＬＭ）を有し、各ＳＬＭが異なるカラーを表すピクセルデータに基づいた像をディスプレイし、像は像平面において結合されるイメージディスプレイシステムにおけるアーチファクト低減方法であって、該方法は、前記ＳＬＭ内に対応するロー位置を有する前記ＳＬＭのローを識別して対応するＳＬＭローを識別するステップと、各リセットグループが前記各ＳＬＭのいくつかのローからなりしかも対応するＳＬＭローが同じリセットグループ内には無いようにリセットグループ内で前記各ＳＬＭのローを接続するステップと、前記ピクセルデータの、あるビットウェイトを有するデータを第１のリセットグループへロードするステップと、前記第１のリセットグループへロードされた前記データをディスプレイするステップと、前記リセットグループ間で交互に各リセットグループおよび前記ピクセルデータの各ビットウェイトについて前記ローディングステップおよび前記ディスプレイステップを繰り返すステップとからなるアーチファクト低減方法。
【００４８】
（２）．第１項記載の方法であって、前記対応するローの各ローが異なるリセットグループ内にあるアーチファクト低減方法。
【００４９】
（３）．第１項記載の方法であって、前記繰り返しステップは前記ビットウェイトがさまざまなリセットグループに対してさまざまな順序でロードされるように実施されるアーチファクト低減方法。
【００５０】
（４）．第１項記載の方法であって、前記ローディングステップおよび前記ディスプレイステップはフレーム期間の２つの連続するタイムスライス内で実施され、前記タイムスライスは実質的に最下位ビットウェイトを有するデータに対するディスプレイ時間により決定されるアーチファクト低減方法。
【００５１】
（５）．第１項記載の方法であって、前記ＳＬＭディスプレイデータの１つは２つのカラーに対するものであり前記ＳＬＭデータの１つは第３のカラーに対するものであるアーチファクト低減方法。
【００５２】
（６）．第１項記載の方法であって、前記各ＳＬＭディスプレイデータが異なるカラーに対するものであるアーチファクト低減方法。
【００５３】
（７）．第１項記載の方法であって、前記ＳＬＭはデジタルマイクロミラーデバイスであるアーチファクト低減方法。
【００５４】
（８）．第１項記載の方法であって、前記対応するローは前記ＳＬＭの水平ローに沿っておりリセットグループは前記水平ローを含むアーチファクト低減方法。
【００５５】
（９）．第１項記載の方法であって、前記対応するローは前記ＳＬＭの対角ローに沿っており前記リセットグループは前記対角ローを含むアーチファクト低減方法。
【００５６】
（１０）．メモリ多重化空間光変調器（ＳＬＭ）を有し、カラーフォイールを介し、異なるカラーを表すピクセルデータに基づいた像を逐次ディスプレイする、イメージディスプレイシステムにおけるアーチファクト低減方法であって、該方法は、各リセットグループが前記ＳＬＭのいくつかのローからなるようにリセットグループへ前記ＳＬＭのローを割り当てるステップと、前記ピクセルデータの、あるビットウェイトを有するデータを第１のリセットグループへロードするステップと、前記第１のリセットグループへロードされた前記データをディスプレイするステップと、前記リセットグループ間で交互に各リセットグループおよび第１のカラーの前記ピクセルデータの各ビットウェイトについて前記ローディングステップおよび前記ディスプレイステップを繰り返すステップと、前記リセットグループが前記ＳＬＭのさまざまなローを含むように第２のカラーの前記ピクセルデータについて前記割り当て、ローディング、およびディスプレイステップを繰り返すステップとからなるアーチファクト低減方法。
【００５７】
（１１）．第１０項記載の方法であって、前記繰り返しステップは前記ビットウェイトがさまざまなリセットグループに対してさまざまな順序でロードされるように実施されるアーチファクト低減方法。
【００５８】
（１２）．第１０項記載の方法であって、前記ローディングステップおよび前記ディスプレイステップはフレーム期間の２つの連続するタイムスライス内で実施され、前記タイムスライスは実質的に最下位ビットウェイトを有するデータに対するディスプレイ時間により決定されるアーチファクト低減方法。
【００５９】
（１３）．第１０項記載の方法であって、前記リセットグループは前記ＳＬＭの対角ローを含むアーチファクト低減方法。
【００６０】
（１４）．第１０項記載の方法であって、前記リセットグループは前記ＳＬＭの水平ローを含むアーチファクト低減方法。
【００６１】
（１５）．第１０項記載の方法であって、前記ＳＬＭはデジタルマイクロミラーデバイスであるアーチファクト低減方法。
【００６２】
（１６）．ＳＬＭに基づいたディスプレイシステム１０，２０内のアーチファクト低減方法であって、その像はパルス幅変調された強度レベルに対してビットウェイトによりディスプレイされるデータに基づいている。この方法はさまざまなカラーの像を同時にディスプレイするマルチＳＬＭシステム２０や各フレーム期間中にさまざまなカラーの像を逐次発生するシングルＳＬＭシステム１０に使用することができる。マルチＳＬＭシステム２０に対しては、本方法はメモリ多重化された、さまざまな時間にロードされディスプレイされる“リセットグループ”を有するＳＬＭ１４に使用される。ＳＬＭの対応するローはさまざまなリセットグループと連関付けられている。
【図面の簡単な説明】
【図１】１個のＳＬＭおよびカラーフォイールを使用してカラー像を与えるＳＬＭベースディスプレイシステムのブロック図。
【図２】多数のＳＬＭを使用してカラー像を与えるＳＬＭに基づくディスプレイシステムのブロック図。
【図３】水平メモリ多重化ＳＬＭを有する、図２のシステム内のアーチファクトを低減する方法を示す図。
【図４】対角にメモリ多重化されるＳＬＭに対する方法を示す図。
【符号の説明】
１０，２０ ＳＬＭに基づくカラーディスプレイシステム
１１ 信号インターフェイス
１２ 処理システム
１３ フレームメモリ
１４，１４Ｒ，１４−Ｂ，１４−Ｇ デジタルミラーデバイス
１５ 光源
１６ａ，１６ｂ レンズ
１７ カラーフォイール
１８ 投影レンズ
１９ 画面
２６ａ，２６ｂ 集光レンズ
２７ カラーフィルタ
Claims (2)
- 多数のメモリ多重化空間光変調器（ＳＬＭ）を有するイメージディスプレイシステムにおけるアーチファクト低減方法であって，前記ＳＬＭは独立に制御可能な複数のピクセル素子を含み，各ＳＬＭは対応する相対的な位置にピクセル素子を有し，各ＳＬＭは異なるカラーを表わすピクセルデータに基づいて像をディスプレイし，該像は像平面で結合され，各ＳＬＭに対するピクセル素子は多重リセットグループに割り当てられ，一つのリセットグループの各ピクセル素子は，ＳＬＭに対するリセットグループの全てに共通のメモリにおける対応するメモリセルに結合されており，
各ＳＬＭに対し，第１リセットグループのピクセル素子に関連するあるビットウェートのピクセルデータをメモリからロードするステップと，ここで，前記多数のＳＬＭの各々に対する前記第１リセットグループは，他のＳＬＭの前記第１リセットグループに対して使用されたピクセルの組と異なる相対位置を有するピクセルの組を含む；
前記関連するメモリセルからのデータに応答して，各ＳＬＭに対する前記第１リセットグループのピクセル素子の状態を制御するステップと；
各ＳＬＭに対する前記第１リセットグループに対するピクセル素子の状態に応答して像をディスプレイするステップと；
前記リセットグループを変えながら，前記ロードするステップと，制御するステップと，ディスプレイするステップとを各リセットグループと前記ピクセルデータの各ビットウェートに対して繰り返すステップと，
を含むアーチファクト低減方法。 - 多数のメモリ多重化空間光変調器（ＳＬＭ）を有するイメージディスプレイシステムにおけるアーチファクト低減方法であって，前記ＳＬＭは独立に制御可能な複数のピクセル素子を含み，各ＳＬＭは多数のローに配列されたピクセル素子を含み，各ＳＬＭは異なるカラーを表わすピクセルデータに基づいて像をディスプレイし，該像は像平面で結合され，各ＳＬＭに対するピクセル素子のローは多重リセットグループに割り当てられ，一つのリセットグループのピクセル素子の各ローは，ＳＬＭに対するリセットグループの全てに共通のメモリにおける対応するメモリセルのグループに結合されている，イメージディスプレイシステムにおけるアーチファクト低減方法は，
各ＳＬＭに対し，第１リセットグループのピクセル素子に関連するあるビットウェートのピクセルデータをメモリからロードするステップと，ここで，前記多数のＳＬＭの各々に対する前記第１リセットグループは，他のＳＬＭの前記第１リセットグループに対して使用されたピクセルのローと異なる相対位置を有するピクセル素子のローの組を含む；
前記関連するメモリセルからのデータに応答して，各ＳＬＭに対する前記第１リセットグループのピクセル素子の状態を制御するステップと；
各ＳＬＭに対する前記第１リセットグループに対するピクセル素子の状態に応答して像をディスプレイするステップと；
前記リセットグループを変えながら，前記ロードするステップと，制御するステップと，ディスプレイするステップとを各リセットグループと前記ピクセルデータの各ビットウェートに対して繰り返すステップと，
を含むアーチファクト低減方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/429,388 US5657036A (en) | 1995-04-26 | 1995-04-26 | Color display system with spatial light modulator(s) having color-to color variations for split reset |
| US429388 | 2003-05-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08304720A JPH08304720A (ja) | 1996-11-22 |
| JP4077890B2 true JP4077890B2 (ja) | 2008-04-23 |
Family
ID=23703027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10800796A Expired - Fee Related JP4077890B2 (ja) | 1995-04-26 | 1996-04-26 | イメージディスプレイシステムにおけるアーチファクト低減方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5657036A (ja) |
| EP (1) | EP0740283A3 (ja) |
| JP (1) | JP4077890B2 (ja) |
| KR (1) | KR100459053B1 (ja) |
| TW (1) | TW312007B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0147939B1 (ko) * | 1994-11-11 | 1998-09-15 | 배순훈 | 투사형 화상표시장치의 화소보정장치 |
| US5986721A (en) * | 1995-06-13 | 1999-11-16 | Texas Instruments Incorporated | Producing a rendered image version of an original image using an image structure map representation of the image |
| US6969635B2 (en) | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US6014128A (en) * | 1995-06-21 | 2000-01-11 | Texas Instruments Incorporated | Determining optimal pulse width modulation patterns for spatial light modulator |
| US6201521B1 (en) * | 1995-09-29 | 2001-03-13 | Texas Instruments Incorporated | Divided reset for addressing spatial light modulator |
| CA2187044C (en) * | 1995-10-06 | 2003-07-01 | Vishal Markandey | Method to reduce perceptual contouring in display systems |
| JPH09318892A (ja) * | 1996-05-30 | 1997-12-12 | Fuji Photo Film Co Ltd | プリンタ及び露光方法 |
| US5777781A (en) * | 1996-10-29 | 1998-07-07 | Daewoo Electronics Co., Ltd. | Optical projection system |
| EP0883295A3 (en) * | 1997-06-04 | 1999-08-11 | Texas Instruments Incorporated | Method and system for the displaying of digital video data using pulse width modulation |
| US6480177B2 (en) * | 1997-06-04 | 2002-11-12 | Texas Instruments Incorporated | Blocked stepped address voltage for micromechanical devices |
| US5924013A (en) * | 1997-09-03 | 1999-07-13 | Guido; Mary M. | Method and apparatus for transmitting motion picture cinematic information for viewing in movie theaters and ordering method therefor |
| US5967636A (en) * | 1998-08-19 | 1999-10-19 | In Focus Systems, Inc. | Color wheel synchronization apparatus and method |
| US6962419B2 (en) | 1998-09-24 | 2005-11-08 | Reflectivity, Inc | Micromirror elements, package for the micromirror elements, and projection system therefor |
| KR100385387B1 (ko) | 1998-12-01 | 2003-05-27 | 세이코 엡슨 가부시키가이샤 | 컬러 표시 장치 및 컬러 표시 방법 |
| JP2001142144A (ja) | 1999-11-11 | 2001-05-25 | Minolta Co Ltd | 照明システムとプロジェクター |
| US6870523B1 (en) | 2000-06-07 | 2005-03-22 | Genoa Color Technologies | Device, system and method for electronic true color display |
| US7018052B2 (en) * | 2000-08-30 | 2006-03-28 | Reflectivity, Inc | Projection TV with improved micromirror array |
| US7352488B2 (en) * | 2000-12-18 | 2008-04-01 | Genoa Color Technologies Ltd | Spectrally matched print proofer |
| US7714824B2 (en) * | 2001-06-11 | 2010-05-11 | Genoa Color Technologies Ltd. | Multi-primary display with spectrally adapted back-illumination |
| US7268757B2 (en) | 2001-06-11 | 2007-09-11 | Genoa Color Technologies Ltd | Device, system and method for color display |
| US8289266B2 (en) | 2001-06-11 | 2012-10-16 | Genoa Color Technologies Ltd. | Method, device and system for multi-color sequential LCD panel |
| IL159779A0 (en) * | 2001-07-12 | 2004-06-20 | Genoa Technologies Ltd | Sequential projection color display using multiple imaging panels |
| US7023606B2 (en) * | 2001-08-03 | 2006-04-04 | Reflectivity, Inc | Micromirror array for projection TV |
| EP1461665A4 (en) * | 2002-01-07 | 2006-11-02 | Genoa Color Technologies Ltd | ELECTRONIC COLOR DISPLAY USED FOR THE PRODUCTION OF A SCREEN TEST |
| US20040155856A1 (en) * | 2002-01-16 | 2004-08-12 | Peter Richards | Sequential color illumination in display systems employing light modulators |
| EP1497820A4 (en) * | 2002-04-11 | 2009-03-11 | Genoa Color Technologies Ltd | COLOR DISPLAY DEVICES AND METHODS HAVING IMPROVED ATTRIBUTES |
| US7471822B2 (en) * | 2002-07-24 | 2008-12-30 | Genoa Color Technologies Ltd | Method and apparatus for high brightness wide color gamut display |
| CN1742304A (zh) | 2003-01-28 | 2006-03-01 | 皇家飞利浦电子股份有限公司 | 用于具有多于三种原色的显示器的最佳子像素排列 |
| US7042622B2 (en) | 2003-10-30 | 2006-05-09 | Reflectivity, Inc | Micromirror and post arrangements on substrates |
| AU2004241602B2 (en) | 2003-05-20 | 2008-05-08 | Syndiant, Inc. | Digital backplane |
| WO2005013193A2 (en) * | 2003-08-04 | 2005-02-10 | Genoa Color Technologies Ltd. | Multi-primary color display |
| US7982690B2 (en) * | 2006-12-27 | 2011-07-19 | Silicon Quest Kabushiki-Kaisha | Deformable micromirror device |
| JP4289269B2 (ja) * | 2004-03-01 | 2009-07-01 | セイコーエプソン株式会社 | 光学表示装置、光学表示装置制御プログラム及び光学表示装置制御方法 |
| US20070040995A1 (en) * | 2005-06-17 | 2007-02-22 | Kyrre Tangen | Synchronization of an image producing element and a light color modulator |
| WO2007060672A2 (en) | 2005-11-28 | 2007-05-31 | Genoa Color Technologies Ltd. | Sub-pixel rendering of a multiprimary image |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079544A (en) * | 1989-02-27 | 1992-01-07 | Texas Instruments Incorporated | Standard independent digitized video system |
| US5673060A (en) * | 1990-11-16 | 1997-09-30 | Rank Brimar Limited | Deformable mirror device driving circuit and method |
| US5233385A (en) * | 1991-12-18 | 1993-08-03 | Texas Instruments Incorporated | White light enhanced color field sequential projection |
| US5448314A (en) * | 1994-01-07 | 1995-09-05 | Texas Instruments | Method and apparatus for sequential color imaging |
| US5528317A (en) * | 1994-01-27 | 1996-06-18 | Texas Instruments Incorporated | Timing circuit for video display having a spatial light modulator |
| EP0685830A1 (en) * | 1994-06-02 | 1995-12-06 | Texas Instruments Incorporated | Improvements in or relating to spatial light modulators |
-
1995
- 1995-04-26 US US08/429,388 patent/US5657036A/en not_active Expired - Lifetime
-
1996
- 1996-04-26 KR KR1019960013131A patent/KR100459053B1/ko not_active IP Right Cessation
- 1996-04-26 JP JP10800796A patent/JP4077890B2/ja not_active Expired - Fee Related
- 1996-04-26 EP EP96106617A patent/EP0740283A3/en not_active Withdrawn
- 1996-11-25 TW TW085114482A patent/TW312007B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100459053B1 (ko) | 2005-02-02 |
| KR960039945A (ko) | 1996-11-25 |
| EP0740283A3 (en) | 1997-03-19 |
| JPH08304720A (ja) | 1996-11-22 |
| EP0740283A2 (en) | 1996-10-30 |
| TW312007B (ja) | 1997-08-01 |
| US5657036A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077890B2 (ja) | イメージディスプレイシステムにおけるアーチファクト低減方法 | |
| JP4215287B2 (ja) | 映像表示システムおよびそのアドレッシング方法 | |
| US5909204A (en) | Color display system with spatial light modulator(s) having color-to-color variations in data sequencing | |
| US5663749A (en) | Single-buffer data formatter for spatial light modulator | |
| US5497172A (en) | Pulse width modulation for spatial light modulator with split reset addressing | |
| KR100500345B1 (ko) | 공간광변조기의로드/리세트시퀀스발생방법 | |
| JP4185129B2 (ja) | デジタルビデオデータをディスプレイするための方法および装置 | |
| US5969710A (en) | Bit-splitting for pulse width modulated spatial light modulator | |
| US5726718A (en) | Error diffusion filter for DMD display | |
| CA2193422C (en) | Dmd-based projector for institutional use | |
| US6310591B1 (en) | Spatial-temporal multiplexing for high bit-depth resolution displays | |
| US7471273B2 (en) | Bit segment timing organization providing flexible bit segment lengths | |
| EP0706165A1 (en) | Error diffusion filter | |
| US6774916B2 (en) | Contour mitigation using parallel blue noise dithering system | |
| US8508672B2 (en) | System and method for improving video image sharpness | |
| EP0827129A2 (en) | Formatting and storing data for display systems using spatial light modulators | |
| US6300963B1 (en) | Single-frame display memory for spatial light modulator | |
| EP0655723A1 (en) | Digital memory for display system using spatial light modulator | |
| US9344694B2 (en) | Spatial light modulator sub-pixel architecture and method | |
| KR100413310B1 (ko) | 픽셀데이타디스플레이방법 | |
| US8442332B2 (en) | Bit plane encoding/decoding system and method for reducing spatial light modulator image memory size |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060407 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060707 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |