KR100500345B1 - 공간광변조기의로드/리세트시퀀스발생방법 - Google Patents

공간광변조기의로드/리세트시퀀스발생방법 Download PDF

Info

Publication number
KR100500345B1
KR100500345B1 KR1019970063467A KR19970063467A KR100500345B1 KR 100500345 B1 KR100500345 B1 KR 100500345B1 KR 1019970063467 A KR1019970063467 A KR 1019970063467A KR 19970063467 A KR19970063467 A KR 19970063467A KR 100500345 B1 KR100500345 B1 KR 100500345B1
Authority
KR
South Korea
Prior art keywords
time
reset
display
segment
bit
Prior art date
Application number
KR1019970063467A
Other languages
English (en)
Other versions
KR19980042839A (ko
Inventor
도날드 비. 도허티
그레고리 제이. 휴렛
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR19980042839A publication Critical patent/KR19980042839A/ko
Application granted granted Critical
Publication of KR100500345B1 publication Critical patent/KR100500345B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 공간 광변조기를 구비한 디스플레이 시스템의 로드/리세트 시퀀스를 자동으로 발생시키는 방법에 관한 것이며, 이 시스템의 소자는 데이타에 의해 로드되어 로드 사이에서 리세트된다(도 7). 데이타의 비트-평면(bit-plane)은 노멀(normal), 쇼트(short), 또는 리세트-릴리스(reset-release)등 데이타의 디스플레이 시간에 따라 분류된다(도 5). 노멀 비트-평면의 여분의 시간(extra time)이 계산된다(도 5). 노멀 비트-평면의 디스플레이 시간은 여분의 시간을 감산하거나 또는 가산함으로써 조정되고, 따라서 쇼트 또는 리세트-릴리스 비트-평면에 앞서 디스플레이된 어떠한 노멀 비트-평면이라도 쇼트 또는 리세트-릴리스 비트-평면을 로드할 수 있는 충분한 여분의 시간을 갖게 된다(도 7). 또한 리세트 충돌(reset condlicts)이 발견되면 피할 수 있게 된다(도 7,8,9a,9b).

Description

공간 광변조기의 로드/리세트 시퀀스 발생 방법{GENERATING LOAD/RESET SEQUENCES FOR SPATIAL LIGHT MODULATOR}
본 발명은 공간 광변조기(SLM)를 이용하는 디지털 화상 디스플레이 시스템에 관한 것으로서, 보다 구체적으로는 SLM의 디스플레이 소자에 데이타를 로드하고 이 로드 사이에 디스플레이 소자를 리세트하기 위한 제어 신호의 시퀀스를 발생시키는 방법에 관한 것이다.
공간 광변조기(SLM)에 기초한 비디오 디스플레이 시스템은 음극선관(CRT)을 이용한 디스플레이 시스템에 대한 대안으로서 그 사용이 증대하고 있다. SLM 시스템은 CRT 시스템에서의 벌크와 전력 소비없이도 높은 해상도의 디스플레이를 제공한다.
디지털 마이크로-미러 디바이스(DMD)는 SLM의 한 유형이며, 직시형 또는 투사형 디스플레이 애플리케이션중 어느 쪽에 대해서도 사용될 수 있다. DMD는 초소형의 기계적 디스플레이 소자(micro-mechanical display elements)로 된 어레이를 가지며, 이들 소자 각각은 전자 신호에 의해 개별적으로 어드레스 가능한 아주 작은 미러를 가지고 있다. 어드레싱 신호의 상태에 따라 각각의 미러는 기울어지게 되어 화상 평면에 광을 반사하거나 반사하지 않게 된다. 미러는 통상 "디스플레이 소자"라고도 할 수 있으며, 이 소자들은 미러들이 발생시키는 화상의 화소에 대응하고 있다. 일반적으로 디스플레이 화소 데이타는 디스플레이 소자에 접속된 메모리셀을 로드함으로써 달성된다. 디스플레이 소자의 메모리셀이 로드된 후에 이 디스플레이 소자는 리세트되고, 따라서 메모리셀 내의 새로운 데이타에 의해 표현되는 온 또는 오프 위치에서 움직이게 된다. 디스플레이 소자는 제어된 디스플레이 시간 동안 온 또는 오프 상태를 유지할 수 있다.
동시에 광을 방출하거나 반사할 수도 있는 디스플레이 소자의 어레이와 더불어 다른 SLM들도 유사한 원리로 동작할 수 있으며, 따라서 스크린을 스캐닝하는 것에 의해서라기 보다는 디스플레이 소자를 어드레싱함으로써 완전한 화상이 생성된다. SLM의 또 다른 일례로는 개별적으로 구동되는 디스플레이 소자를 가지는 액정디스플레이(LCD)가 있다.
화이트(on)와 블랙(off)간의 조도(illumination)의 중간 레벨을 얻기하기 위해 펄스폭 변조(pulse-width modulation;PWM)술이 이용된다. 기본적인 PWM 기법에서는 시청자에게 나타날 화상의 속도(rate)을 먼저 결정하게 된다. 이렇게 하면 프레임 비율(frame rate)과 대응하는 프레임 주기(period)를 정할수 있다. 예를들어 표준 방송시스템에서 화상은 초당 30프레임으로 전송되고, 각각의 프레임은 대략 33.3 밀리초 동안 지속된다. 이후 각 화소에 대한 강도 해상도(intensity resolution)가 설정된다. 간단한 예로서 해상도가 n 비트라면 프레임 시간은 시분배(time slice)으로서 2n -1 로 분할된다. 33.3 밀리초 프레임 주기와 n-비트 강도의 값에 대해 시분배는 33.3/(2n -1) 밀리초이다.
각 프레임의 각 화소에 대해 이러한 시간이 설정되면 화소의 강도는 양자화되어 블랙은 0시간 분할이 되고, LSB 로 표현된 강도 레벨은 1시분배가 되며, 최대 밝기는 2n -1시분배가 된다. 각 화소의 양자화된 강도는 프레임 주기 동안의 화소의 온타임을 결정한다. 따라서 프레임 주기 동안 0 보다 큰 양자화값을 갖는 각각의 화소는 그 강도에 대응하는 시분배의 수 동안 온된다. 시청자의 눈은 화소의 밝기를 집적하게 되므로 화상은 이 화상이 아날로그 레벨의 광에 의해 생성되었다면 역시 화소의 밝기를 나타내게 된다.
SLM을 어드레싱하는 동안 PWM 은 "비트-평면(bit-plane)" 형태로 포맷될 데이타를 필요로하게 되고, 각각의 비트-평면은 강도값의 비트 가중치에 대응한다. 따라서 각 화소의 강도가 n비트값으로 나타나게 되면 데이타의 각 프레임은 n 비트-평면을 갖는다. 각각의 비트-평면은 각각의 디스플레이 소자에 대해 0 또는 1 의 값을 갖는다. 이상 설명된 간단한 PWM 의 예에서 각각의 비트-평면은 별도로 로드되고 디스플레이 소자는 관련된 비트-평면값에 따라 어드레스된다. 예를들어 각 화소의 LSB를 나타내는 비트-평면은 1시분배 동안 디스플레이되고, 반면에 MSB를 나타내는 비트-평면은 2n/2 시분배 동안 디스플레이된다. 시분배는 단지 33.3/(2n -1) 밀리초이기 때문에 SLM 은 그 시간내에서 LSB 비트-평면을 로드할 수 있어야만 한다. LSB 비트-평면을 로딩하는 시간은 "피크 데이타율(peak data rate)"이다.
"DMD Architecture and Timing for Use in a Pulse-Width Modulated Display System" 이라는 명칭으로 등록되어 텍사스 인스트루먼츠 인코포레이티드에 양도된 미국특허 제5,278,652호는 DMD화 디스플레이 시스템의 DMD를 어드레싱하는 펄스폭 변조를 설명하고 있다. 이 특허는 "글로벌 리세트(global reset)"방법에 관한 것으로서, 비트-평면 데이타는 다른 비트-평면의 이전 디스플레이 시간 동안 로드된다. 디스플레이 시간이 시작되면 전체 어레이의 디스플레이 소자가 동시에 리세트된다.
SLM 어드레싱의 또다른 방법은 "분할 리세트" 어드레싱이다. 디스플레이 소자는 그룹 형태로 분할되지만 각각의 디스플레이소자는 그 자신의 메모리셀을 갖는다. 한 그룹의 메모리셀이 비트-평면으로부터 자신의 데이타에 의해 로드된 이후에는 다음 그룹의 메모리셀이 비트-평면으로부터 자신의 데이타에 의해 로드된다. 이러한 처리는 동일한 비트-평면을 위한 데이타에 의해 모든 그룹이 로드될 때까지 계속된다. 이 "위상(phased)" 로딩 다음에는 위상 리세트가 이어져 모든 그룹이 비트-평면에 대한 자신들의 디스플레이를 지속적으로 시작하게 된다. 이러한 방법은 "Divided Reset for Addressing Spatial Light Modulator"라는 이름으로 등록되어 텍사스 인스투루먼츠 인코오포레이티드에게 양도된 미국 특허 출원 제08/721,862호에 설명되어 있다.
본 발명의 한 양상은 공간 광변조기를 가지는 분할 리세트 디스플레이 시스템에 로드/리세트 시퀀스를 자동으로 제공하고, 그 디스플레이 소자가 데이터와 로드간의 리세트에 의해 로드되는 방법에 관한 것이다. 데이타는 비트-평면 내에서 포맷되고, 각각의 비트-평면은 프레임 시간 동안 하나 이상의 세그멘트로서 디스플레이된다. 공간 광변조기는 모든 디스플레이 소자를 로딩하는 동안 최소 로드 시간과 같은 특정한 타이밍 파라미터를 갖는다. 세그멘트의 디스플레이 순서가 기억된다. 세그멘트는 노멀 또는 쇼트 디스플레이 시간을 갖는 것으로서 분류된다. 노멀 디스플레이 시간은 적어도 최소 로드 시간 정도이며, 쇼트 디스플레이 시간은 이 최소 로드 시간 보다 짧다. 최소 로드 시간은 각각의 노멀 디스플레이 시간으로부터 감산되고, 이로써 각각의 노멀 디스플레이 시간에 대한 여분의 시간이 결정된다. 프레임 시간은 실제 디스플레이 시간으로 분할되고, 각각의 노멀 디스플레이 시간은 단지 최소 로드 시간으로 주어진다. 이어서 쇼트 디스플레이 시간 전에 발생하는 어느 노멀 디스플레이 시간에 충분한 여분의 시간이 더해져 상기 쇼트 디스플레이 시간 동안 데이타를 로드할 시간을 제공하게 된다. 최종적으로 임의의 나머지 여분의 시간이 적절한 세그멘트에 분배된다. 이어서 지연 시간이 각각의 로드와 각각의 리세트에 할당됨으로써 시퀀스를 발생시키게 된다.
본 발명의 부가적인 특징은 리세트-릴리스 디스플레이 시간을 식별하여 필요한 로드, 리세트, 및 리세트-릴리스를 순서대로 제공하는 것과, 리세트 충돌을 식별하여 회피할 수 있다는 것이다.
본 발명의 이점은 로드/리세트 시퀀스의 처리가 자동화되는 것에 있다. 본 발명의 특징은 다크타임을 최소화하고, 최대로 가능한 비트-평면 분할의 개수를 세그멘트 형태로 수용하여 타이밍을 최적화하는 것에 있다. 이러한 처리는 분할 또는 글로벌 리세트 시퀀스에 대한 시퀀스를 발생시키거나 글로벌 및 분할 로드/리세트를 동일한 시퀀스로 결합할 수 있다.
SLM화 디지털 디스플레이 시스템의 포괄적인 설명은 "Standard Independent Digitized Video System"이라는 명칭으로 등록된 미국특허 제5,079,544호와, "Digital Television System"이라는 명칭으로 등록된 미국특허출원 제08/147,249호와, "DMD Display System"이라는 명칭으로 등록된 미국특허출원 제08/146,385호에 기재되어 있다. 이러한 시스템은 SLM의 한 유형인 DMD(digital micro-mirror device)와의 사용을 위해 특별히 설계된 것이다. 이들 특허 및 특허출원 각각은 텍사스 인스투루먼츠 인코오포레이티드에 양도되었으며, 본 명세서에서는 참조를 위해 기재되었다. 이러한 시스템의 개요를 도 1을 참조하여 다음에 설명한다.
도 1은 방송 TV 신호와 같은 입력 신호로부터 실시간 화상을 발생시키기 위해 SLM(15)을 이용하는 투사형 디스플레이 시스템(10)의 블록도이다. 이러한 설명의 예에서 입력 신호는 아날로그이지만 다른 실시예에서 입력 신호는 디지털 신호가 될 수도 있어 A/D 변환기(12a)가 불필요하다.
메인 스크린 화소 데이타에 중요한 부품들만이 도시되어 있다. 동기 신호와 오디오 신호 또는 폐쇄된 캡션과 같은 제2 스크린 특성을 처리하기 위해 사용될 수도 있는 기타 부품은 도시를 생략하였다.
본 명세서에서 설명되는 발명의 한 양상은 시스템(10)의 SLM(15)을 어드레싱하기 위한 타이밍 순서를 발생시키는 방법이다. SLM(15)의 각각의 디스플레이 소자는 메모리셀을 가지고 있고, 이 메모리셀은 동시에(한꺼번에) 1비트의 데이타로 로드된다. 모든 디스플레이 소자를 위한 메모리내의 1비트의 데이타는 비트-평면을 구성한다. 소정의 비트-평면을 디스플레이하는 경우를 본 명세서에서는 "세그멘트"라고 하며, 비트-평면은 하나의 연속하는 세그멘트 또는 프레임 전체에 분배된 복수의 세그멘트식으로 디스플레이될 수도 있다.
그 메모리셀이 로드된 후에 디스플레이 소자는 메모리셀 내의 데이타에 의해 표현된 상태로 리세트된다. 이러한 로딩과 리세팅 처리는 로드 및 리세트의 특별한 순서로 발생한다. 시퀀스 콘트롤러(18)는 본 발명에 따라 발생된 시퀀스에 따라 프로그램되며, 이 시퀀스 콘트롤러는 이러한 시퀀스에 이어지는 제어 신호를 프레임 메모리(14)(로딩을 위한)와 SLM(15)(리세팅을 위한)에 전달한다.
이러한 설명의 일례에서 시스템(10)은 분할 리세트 구성을 가지고 있다. 이하 설명되는 바와 같이 시퀀스 생성 과정은 그 초기 디스플레이 시간의 길이에 따라 세그멘트를 구분한다. 이어서 보다 짧은 디스플레이 시간을 가지는 세그멘트가 이전의 세그멘트 동안 로드될 수 있도록 실제 디스플레이 시간을 할당한다. 가장 짧은 이러한 쇼트 디스플레이 시간은 "리세트-릴리스" 디스플레이 시간으로서 처리되고, 순서대로 리세트-릴리스를 필요로 한다. 또한 어느 2개 이상의 그룹 중 리세트 시퀀스 간의 리세트 충돌도 방지한다.
앞의 문단에서 요약된 여러 동일한 시퀀스 생성 개념은 글로벌 리세트 시스템에 적용될 수 있다. 글로벌 리세트 시스템의 경우에 프로세스는 세그멘트를 구분하여 쇼트 및 리세트-릴리스 디스플레이 시간에 대비한다.
신호 인터페이스 유닛(11)은 아날로그 비디오 신호를 수신하여 비디오, 동기화 및 오디오 신호를 분리한다. 상기 유닛(11)은 비디오 신호를 A/D 변환기(12a)와 Y/C 분리기(12b)에 전달하고, 상기 변환기는 데이타를 화소-데이타 샘플로 변환하며, 상기 분리기는 색도("C")데이타로부터 휘도("Y")데이타를 각각 분리한다. 도 1에서 신호는 Y/C 분리 이전에 디지털 데이타로 변환되지만 다른 실시예에서 Y/C 분리는 A/D 변환 이전에 수행될 수 있다.
프로세서 시스템(13)은 다양한 화소 데이타 처리 태스크를 수행함으로써 디스플레이를 위한 데이타를 준비한다. 프로세서 시스템(13)은 필드 및 라인 버퍼 등 상기 처리 태스크에 유용한 어떠한 프로세싱 메모리도 포함할 수 있다. 프로세서 시스템(13)에 의해 수행된 태스크는 선형화(감마 보정을 보상하기 위한)와, 컬러 스페이스 변환 및 점진적인 스캔 변환의 인터레이스를 포함할 수도 있다. 이러한 태스크가 수행되는 순서는 변할 수도 있다.
디스플레이 메모리(14)는 프로세서 시스템(13)으로부터 처리된 화소 데이타를 수신한다. 이는 입력 또는 출력시, 데이타를 "비트-평면" 포맷으로 정형화하여 이 비트-평면을 SLM(15)에 전달한다. 배경기술에서 논의된 바와 같이 비트-평면 포맷은 SLM(15)의 각 디스플레이 소자가 비트 데이타의 값에 따라 온 또는 오프되도록 한다.
디스플레이 메모리(14)는 SLM의 어느 행이 지정된 그룹과 관련되든지 간에 디스플레이될 비트-평면 데이타를 제공할 수 있다. 분할 리세트 어드레싱에 따라 디스플레이 메모리(14)는 제1 세그멘트를 디스플레이하게될 일련의 그룹에 대한 비트-평면 데이타와, 다음 세그멘트 등을 디스플레이하게될 그룹에 대한 비트-평면 데이타를 제공한다.
전형적인 디스플레이 시스템(10)에서 디스플레이 메모리(14)는 "이중 버퍼(double buffer)"메모리이고, 이것은 이 메모리가 적어도 2 개의 디스플레이 프레임에 대한 용량을 가지고 있음을 의미한다. 하나의 디스플레이 프레임에 대한 버퍼가 SLM(15)에 판독되는 동안 또다른 디스플레이 프레임에 대한 버퍼가 기록될 수 있다. 2개의 버퍼는 데이타가 SLM(15)에 연속적으로 이용될 수 있도록 "핑퐁(ping-pong)"방식으로 제어된다.
디스플레이 메모리(14)로부터의 비트-평면 데이타는 SLM(15)에 전달된다. 비록 이러한 설명이 SLM(15)으로된 DMD-형에 관한 것이기는 하지만, SLM 의 또다른 유형이 디스플레이 시스템(10) 형태로 대체될 수 있다. 이상 설명한 바와 같이 본 발명은 그 디스플레이 소자가 데이타에 의해 로드되고 로드간에 리세트되는 SLM 에 관한 것으로 하였다. 적절한 SLM(15)의 상세한 설명은 "Spatial Light Modulator" 라는 명칭으로 등록되어 텍사스 인스트루먼츠 인코포레이티드에 양도된 미국 특허 제4,956,619호에 설명되며, 본 명세서에서 참조적으로 설명된다.
필수적으로 SLM(15)은 디스플레이 메모리(14)로부터의 데이타를 이용하여 그 디스플레이 소자 어레이의 각각의 디스플레이 소자를 어드레스한다. 각 디스플레이 소자의 "온" 또는 "오프" 상태는 화상을 형성한다. 이러한 발명의 실시예에서 SLM(15)의 각각의 디스플레이 소자는 연관된 메모리셀을 가지고 있으며 "분할 리세트"를 구성한다.
디스플레이 광유닛(16)은 SLM(15)으로부터의 화상을 수신하고 디스플레이 스크린 등의 화상 평면을 조사하기 위한 광학 소자를 가지고 있다. 컬러 디스플레이를 위해 디스플레이 광유닛(16)은 각 컬러에 대한 비트-평면의 시퀀스가 동기화되는 컬러휠을 포함하고 있다. 이와는 다른 실시예에서 상이한 컬러의 비트-평면은 복수의 SLM 에 동시에 디스플레이될 수 있고, 디스플레이 광유닛에 의해 조합될 수도 있다.
마스터 타이밍 유닛(17)은 다양한 시스템제어 기능을 제공한다.
시퀀스 콘트롤러(18)는 리세트 제어 신호를 SLM(15)에 제공하고, 로드 제어 신호를 디스플레이 메모리(14)에 제공한다. 이러한 신호들은 본 발명에 따라 발생된 시퀀스로 처리된다. 적절한 시퀀스 콘트롤러의 예는 "Load/Reset Sequence Controller for Spatial Light Modulator"라는 이름으로 등록되고, 텍사스 인스투루먼츠 인코오포레이티드에 양도되어 본 명세서에서 참조되는 미국특허출원 제 호(Ti-21545)에 설명되어 있다.
분할 리세트 어드레싱
도 2는 SLM(15)으로된 디스플레이 소자 어레이의 일부로서 분할 리세트 어드레싱의 구성을 나타낸 도면이다. 아래에 설명되는 바와 같이 디스플레이 소자(21)를 어드레싱하는 것은 각각의 디스플레이 소자의 메모리셀이 데이타에 의해 로드되도록 하는 것과, 그 메모리셀이 로드 간에 리세트되도록하는 것을 필요로 한다. 디스플레이 소자는 지정된 디스플레이 시간 동안 온 또는 오프됨으로써 데이타를 디스플레이한다.
소수의 디스플레이 소자(21)만이 명시되어 있지만 도면에서 보는 바와 같이 SLM(15)은 디스플레이 소자(21)의 부가적인 행(rows)과 열(columns)을 가지고 있다. 통상적인 SLM(15)은 수백 또는 수천의 디스플레이 소자(21)를 가지고 있다. 이상 설명된 바와 같이 디스플레이 소자(21)는 메모리셀을 가지므로, SLM 에는 디스플레이 소자(21) 만큼의 많은 메모리셀들이 존재한다.
SLM(15)은 디스플레이 소자(21)의 그룹으로 분할되고, 이 그룹들은 디스플레이 소자(21)가 단일의 리세트 라인(24)에 연결되는 것으로 정해져 있다. 도 2의 예에서 디스플레이 소자(21)의 32개의 연속적인 행 각각이 단일의 리세트 라인(24)에 연결되고, 따라서 디스플레이 소자의 이들 32개의 행은 그룹이 된다. 만약 480-행 SLM(15)이 그룹당 32개의 행을 갖는다면 15개의 그룹이 된다.
SLM(15)이 배열되는 그룹의 수는 약간 임의적이다. 일반적으로 최소의 비트-평면 디스플레이 시간은 그룹의 수에 반비례한다. 한편으로는 보다 짧은 비트 시간은 가시적인 아티팩트(artifacts)를 경감시키기 위한 보다 나은 융통성을 제공하기 때문에 바람직하다. 반대로 디스플레이 시스템(10)의 종합적인 복잡성은 추가적인 드라이브 회로와, 패키지 핀 및 제어 회로를 필요로 하기 때문에 그룹의 수를 더욱 증가시킨다. 그러나 일반적으로 본 명세서에서 설명된 원리들은 하나 이상의 어떠한 개수의 그룹을 가지는 SLM(15)에도 적용된다.
각 그룹의 행은 연속적일 필요는 없다. n개의 리세트 라인에 대해 n번째 행마다 인터리브되는 패턴과 같은 어떠한 패턴도 가능하다. 패턴은 수직 또는 대각선의 행 형식일 수 있다. 더욱이 패턴은 행-바이-행(row-by-row)일 필요는 없으며, 연속적이거나 또는 인터리브된 블록 형태일 수 있다. 그러나 실험은 가시적인 아티팩트가 연속적인 수평행으로 이루어진 그룹에 대해서는 감소됨을 보여주고 있다.
그룹에 대한 비트-평면 데이타는 그룹 데이타 형태로 포맷된다. 따라서 p 는 SLM(15)의 활성 디스플레이 소자의 수이고, q는 그룹의 개수이며, p 개의 비트수를 가지는 비트-평면은 각 그룹이 p/q 비트의 데이타를 가지는 데이타 그룹 q 형태로 포맷된다.
도 3a는 도 2의 15개의 그룹이 비트-평면 j의 디스플레이에 대해 어떻게 로드되어 리세트되는지를 예시하는 도면이다. 각각의 그룹은 로드 시간 ld 동안 데이타에 의해 먼저 로드된다. 이어서 이 그룹의 디스플레이 소자들이 리세트된다. 리세트 타임 r 은 리세트 신호가 그 그룹에 연결되는 리세트 라인에 인가되는 시간을 나타낸다. 리세트 신호는 그룹내의 각각의 미러가 그 메모리셀에 저장된 데이타에 따라 상태를 변경시키도록 한다. 리세트 이후에 그룹은 그 디스플레이 시간을 개시한다. 디스플레이 시간의 시작부에서 디스플레이 소자는 데이타가 안정되어야하는 동안 "유지(hold)" 시간 hld를 경험하게 된다.
하나의 그룹이 로드되는 즉시 다음 그룹의 로딩이 시작될 수도 있다. 이러한 로딩, 리세팅 및 디스플레이 처리는 각각의 그룹이 로드된 후에 이전 그룹이 리세트되고 디스플레이되는 동안 다음 그룹의 로딩이 시작되는 15개의 그룹 각각에 대해 반복된다.
도 3a에서 각 그룹의 로드와 리세트는 동시에 발생하여 "위상 리세트"로 나타나게 된다. 비트-평면에 대한 그룹의 디스플레이 시간은 디스플레이 시간의 시작부와 종결부에서 스큐된다. 그러나 시청자는 모든 디스플레이 소자가 비트 시간에 대해 마치 동시에 온 된 것 처럼 거의 동일한 디스플레이 소자의 "온" 타임을 감지하게 된다.
도 3a에서 각 그룹의 리세트는 그 그룹의 로딩 이후에 즉시 발생한다. 그 결과 디스플레이 시간은 모든 그룹을 로드할 전체 시간 정도로 길다. 이것이 "노미널 디스플레이 시간"이다. 도 3a의 특정 예에서 비트-평면 j 에 대한 디스플레이 시간은 그룹 0 의 리세트에서 그룹 14의 리세트 까지 모든 그룹을 로드할 시간과 동일하다. 디스플레이 시간은 다음 비트-평면의 로딩을 딜레이함으로써 보다 길어질 수 있다.
도 3b는 노미널 디스플레이 시간 보다 짧은 디스플레이 시간이 어떻게 달성되는지를 나타내고 있다. 보다 짧은 디스플레이 시간에 리세트는 로드에 대해 딜레이될 수 있다.
또한 로드와 리세트 간의 시간은 그룹간에서 동일할 필요는 없다. 이점이 스큐 보다는 오히려 리세트가 비트-평면 디스플레이 시간의 시작부에서 그룹들을 할당할 수 있도록 해준다.
이상에서 논의된 것과 같은 분할 리세트 어드레싱의 변형 실시예는 미국특허출원 제08/721,862호에 설명되고, 본 명세서에서는 참조적으로 설명된다.
로드/리세트 시퀀스 생성
이상 설명한 바와 같이 시퀀스 콘트롤러(18)는 로드 및 리세트 명령의 시퀀스로 프로그램된다. "시퀀스"는 모든 그룹에 대한 로드와 리세트의 프레임 주기 동안의 특별한 명령(order)이다. 예를들어 시간 0 에 관해서 리세트 시퀀스의 일부는 다음 2개의 명령 즉,
리세트 [170,1]
리세트 [16,2]를 포함할 수 있고, 여기서 변수(argument)는 [딜레이, 그룹개수]이다.
로드 시퀀스의 일부는 다음 2개의 명령 즉,
로드 [300,5]
로드 [198,6]를 포함할 수도 있고, 변수는 [지연, 비트-평면 개수]이다. 통상 비트-평면의 로드는 모든 그룹의 간섭없이 발생한다. 이러한 케이스의 경우 어떠한 그룹 지정도 필요하지 않으며, 로드 명령이 모든 그룹의 연속적인 열(continuous series)에 대한 것으로 의미된다. 그러나 다음의 설명처럼 비트-평면에 대한 그룹의 로드가 독립적으로 개시되는 동안의 상황일 수도 있다.
리세트 시퀀스와 로드 시퀀스는 로드 및 리세트가 적절한 시간에 발생하도록 서로 조정된다. 리세트 및 로드 시퀀스의 상기 예에서 딜레이는 공통 기준(common reference)에서 나온 것이다.
시퀀스 콘트롤러(18)에 프로그램된 시퀀스는 본 발명의 주제인 시퀀스 생성 처리의 결과이다. 이러한 시퀀스 생성 처리는 이하 설명되는 것과 같이 프로그램된 컴퓨터에 의해 수행된다. 프로그램된 컴퓨터는 본 명세서에서는 "시퀀스 생성기"라고 하며, 범용 또는 전문용 컴퓨터일 수도 있다.
도 4는 본 발명에 따른 시퀀스 생성기(40)를 나타내고 있다. 이 생성기는 다양한 "DMD 파라미터"와 "세그멘트 순서(segment order)"를 수신한다. 이러한 용어들은 본 명세서내에서 정의된 것이다. 시퀀스 생성기(40)는 리세트 및 로드의 시퀀스와 그 관련 타이밍을 생성한다. 도 7을 참조하여 이하 설명되는 바와 같이 시퀀스 생성기(40)의 기능은 세그멘트의 분류와, "리세트 오버랩"의 방지와, 특정 세그멘트의 "여분의 시간"의 분배를 포함하고 있다.
"DMD 파라미터"는 리세트와 로드에 영향을 주는 SLM(15)에 대한 여러 강제 신호(constraints)와 동적 신호(dynamics)를 나타내고 있다. 이러한 DMD 파라미터는 리세트 또는 로드될 세그멘트의 "분류"를 결정한다.
도 5는 8비트 화소값의 비트-평면 세그멘트와 그 분류를 나타내고 있다. 이상 설명된 바와 같이 비트-평면은 하나 이상의 세그멘트로서 디스플레이된다. 비트-평면이 복수의 세그멘트를 가지면 그 디스플레이 시간은 프레임 주기내로 분할되어 분배된다. 통상 하나 이상의 보다 상위의 비트의 비트-평면이 세그멘트화된다. 비트-평면이 복수의 세그멘트를 가지면 통상 세그멘트는 길이가 동일하고 동일한 유형을 갖지만 이는 반드시 필요한 경우는 아니다. 도 5에서 비트-평면 3-7은 복수의 세그멘트를 갖는다.
분류는 세그멘트의 초기 디스플레이 시간에 따른 것이며, 이 시간은 세그멘트가 본 발명에 따른 재할당을 갖지 못하는 디스플레이 시간이다. 여기에는 3등급의 세그멘트(디스플레이 시간의 3등급에 대응하는) 즉, 노멀, 쇼트 및 리세트 릴리스가 존재한다. 노미널 디스플레이 시간은 "노미널" 디스플레이 시간이거나 그 보다 길다. 다시 도 3a를 참조하면 노미널 디스플레이 시간은 모든 그룹이 순차적으로, 또다른 하나 이후에 즉시, 로드되는 SLM을 로드하는데 필요한 시간과 동일하다. 이는 이전에 로드된 세그멘트가 모든 그룹에서 디스플레이되는 동안 모든 그룹에 세그멘트를 로드할 수 있도록 해준다. 쇼트 및 릴리스 디스플레이 시간은 노미널 디스플레이 시간 보다 짧다.
도 3b에 도시된 바와 같이 쇼트 디스플레이 시간은 그 세그멘트의 로드에 관해 리세트를 딜레이시킴으로써 달성될 수 있다. 유지 시간의 끝이 다음 로드의 시작부와 부합할 때 까지 리세트가 지연되면 쇼트 디스플레이 시간은 리세트 시간, 유지 시간, 그룹 로드 시간, 및 데이타 셋업 시간의 합 만큼 짧을 수 있다.
리세트-릴리스 디스플레이 시간은 리세트 시간, 유지 시간, 그룹 로드 시간, 및 데이타 셋업 시간의 합 보다 짧다. 리세트-릴리스 디스플레이 시간은 리세트-릴리스 펄스에 의해 종결되어 디스플레이 소자가 "부유"상태가 된다. 이러한 부유시간 동안 다음 비트-평면은 바이어스가 재인가되기 전에 로드된다. 글로벌 리세트 시스템 내의 리세트-릴리스 디스플레이 시간의 사용은 "Improved Reset Scheme for Spatial Light Modulators"라는 이름으로 등록되어 텍사스 인스트루먼츠 인코포레이티드에 양도된 미국특허출원 제 (대리인 관리번호 TI-20604)에 설명되어 있으며, 본 명세서에서 참고로 설명된다.
도 5에서 비트-평면(7)(MSB)과 비트-평면(6)의 세그멘트는 "노멀" 세그멘트이다. 비트-평면(5,4,3,2)의 세그멘트는 "쇼트" 세그멘트이다. 비트-평면 1 과 0의 세그멘트는 "리세트-릴리스" 세그멘트이다.
다음의 표는 시퀀스 생성기(40)에 의해 사용되는 여러 DMD 파라미터를 나타낸 것이다.
파라미터 설 명
리세트 시간 노멀 리세트 시퀀스에 대한 시간
리세트 릴리스 시간 관련 바이어스 없는 리세트 시퀀스에 대한 시간
바이어스온 시간 바이어스를 기동하기 위한 시간
데이터 유지 시간 로드가 허용되는 바이어스 온의 개시 이후의 시간
리세트 릴리스 유지 시간 리세트 릴리스와 바이어스-온 간의 시간
미러 전송 타임 미러의 전송을 허가하기 위한 시간
데이터 셋업 시간 리세트 동작이 개시될 수도 있는 로드가 완료된이후의 요구된 시간
클리어 시간 디바이스를 전체적으로 클리어하는데 요구된 시간
그룹 로드 시간 그룹을 로드하는데 요구된 시간
최소 r-r 시간 2개의 리세트 동작간의 최저 시간
프레임 시간 시퀀스의 모든 비트-평면에 의해 취해질 전체 시간
이용된 프레임 시간 한 프레임 동안 광이 감지될 전체 시간
리세트 그룹의 수 디바이스가 분할되는 그룹의 수
컬러휠 부의 수
섹션 타임 각각의 컬러 휠부에 의해 취해질 시간
상기 파라미터들은 컬러당 하나 이상의 섹션을 가질 수도 있는 컬러 휠을 구비한 시스템(10)에 대한 것들이다. 각각의 컬러는 컬러휠의 한 해상도에 대한 전체 시간의 일부인 "프레임 시간"을 갖는다. 각각의 컬러는 그 각각의 컬러휠부에 대한 시퀀스를 갖는다.
도 6a와 도 6b는 상기 표 1에 열거된 몇몇 리세트 타이밍 파라미터를 나타내고 있다. "리세트 시간"은 노멀 및 쇼트 세그멘트에 대한 것들로서, 이들 파라미터는 펄스, 오프셋 전압, 바이어스 전압의 리턴으로 이루어진 노멀 리세트 신호에 의해 리세트된다. "리세트 릴리스 시간"은 리세트 릴리스 세그멘트에 대한 것으로서, 오프셋 전압 시간은 이 세그멘트에 대해 연장된다. "바이어스 온 시간"은 바이어스전압에 미러를 되돌리는 시간이다. "데이타 유지 시간"이 도 3a에 도시되어 있다. 리세트 릴리스 세그멘트에 대해서는 리세트 릴리스 신호 이후의 리세트 릴리스 유지 시간도 존재한다. "미러 전송 시간"은 디스플레이 소자가 상태를 변경시키는 동안의 광손실을 나타낸다. 이러한 값은 원하는 휘도 레벨이 감지될 수 있도록 실험적으로 결정된다. "데이타 셋업 시간"은 리세트가 시작될 수 있기 전에 데이타가 안정되어야만하는 동안의 시간이다. "클리어"는 모든 메모리셀을 제로로 설정하여 이 메모리셀들이 글로벌 리세트 이후에 모두 오프되도록하는 방법이다. "리세트 시간에 대한 최소 리세트"는 시퀀스 콘트롤러(18)에 대한 강제이며, 이 콘트롤러는 이전 리세트 이후의 시간량인 다음 리세트를 수행할 수 있다.
다시 도 4를 참조하면, 특히 시퀀스 생성기(40)의 입력 데이타를 참조하면, "세그멘트 순서"는 한 프레임 동안 세그멘트가 로드될(이에 따라 디스플레이될) 순서이다. 복수의 세그멘트를 가지는 비트-평면은 로드된 복수의 시간이다. 도 1 에 관련하여 설명된 바와 같이 프레임 메모리(14)는 SLM 디스플레이 소자의 일련의 그룹에 대한 데이타로서 각각의 비트-평면을 전달한다. 이 메모리는 모든 비트-평면에 대한 모든 세그멘트가 로드될 때까지 MSB의 세그멘트를 전달할 수도 있고, 이어서 MSB-2의 세그멘트, 이어서 LSB의 세그멘트, 이어서 MSB의 또다른 세그멘트 등을 전달할 수도 있다. 통상 각각의 프레임은 동일한 세그멘트 순서를 반복한다.
도 7은 DMD 파라미터의 강제와 부합하는 시퀀스를 제공하는 시퀀스 생성기(40)에 의해 수행되는 처리를 나타낸다.
단계 701에서 세그멘트는 노멀, 쇼트, 또는 리세트-릴리스로서 분류된다. 각각의 세그멘트를 설명하기 위한 상이한 데이타 구조가 설정된다.
단계 702에서 여분의 시간과 보상 시간이 각각의 세그멘트에 대해 계산된다. 도 5를 참조하면 "여분의 시간"은 노미널 디스플레이 시간 이외의 시간이다. "보상 시간"은 세그멘트가 노미널 디스플레이 시간을 갖도록 하는데 필요한 시간이다. 도 5의 예에서 비트-평면 6 과 7의 세그멘트는 여분의 시간을 가지며 그밖의 세그멘트는 보상 시간을 필요로 한다.
단계 703에서는 각각의 세그멘트에 실제적인 디스플레이 시간이 할당된다. 이러한 디스플레이 시간은 사용된 프레임 시간이며, 입력 파라미터로부터 계산되고, 비트-평면의 수와 그 가중치에 따라 분할된다. 이러한 처리의 이 시점에서 노멀 세그멘트는 그 노미널 디스플레이 시간으로만 제공된다.
단계 704에서는 프레임에 대한 미러-시간-오프값을 계산하고 있다. 이러한 계산은 미러 전송, 리세트-릴리스, 글로벌 클리어로부터 나타나는 다크 타임을 포함하고 있다. 미러-시간-오프값은 계산된 사용 프레임 시간을 결정하기 위해 프레임으로부터 감산된다.
단계 705에서 계산된 사용 프레임 시간은 파라미터로서 입력되었던 사용된 프레임 시간과 비교된다. 이들 시간이 동일하다면 처리는 계속된다. 이들 시간이 동일하지 않다면 사용된 프레임 시간은 계산된 사용 프레임 시간과 동일하게 설정되고 단계 701-705가 반복된다. 이것은 리세트 릴리스 비트에 대한 다크 타임으로 하여금 사용된 프레임 시간이 초기 시간으로 분할되는 경우를 적절히 설명할 수 있도록 해주고 있다.
단계 706에서 체크는 리세트 충돌에 대해 행해진다. 이것은 어느 2개 이상의 그룹내의 리세트 신호가 적시에 오버랩될 때 발생한다. 예를들어 쇼트 세그멘트에 대해 리세트가 딜레이되는 경우 다음 세그멘트에 대한 리세트는 쇼트 세그멘트의 모든 리세트가 종료되기 전에 시작될 수 있다. 이는 2세그멘트의 리세트간에 하나 이상의 오버랩으로 나타나며 상이한 그룹에서 발생한다. 하나 이상의 오버랩의 존재는 "리세트 충돌"이다. 잠재적인 리세트 충돌은 세그멘트 디스플레이 시간과 리세트 시간에 기초한 계산에 의해 결정될 수 있다.
도 8 은 리세트 충돌을 고정시키기 위한 처리를 나타내는 도면이다. 리세트 충돌이 발생하면 단계 801에서는 충돌에 포함된 쇼트 또는 리세트 릴리스 세그멘트의 비트-평면이 복수의 세그멘트를 갖는지를 판정한다. 만약 복수의 세그멘트를 가진다면 리세트 충돌은 "반복되는 세그멘트"이다. 단계 802에서는 동일한 비트-평면의 세그멘트 디스플레이 시간을 조정함으로써 이러한 충돌은 피해진다. 특히 오버랩이 발생된 세그멘트는 단축될 수 있고(또는 길어질 수 있고) 동일한 비트-평면의 또 다른 세그멘트는 연장되어(또는 단축되어) 보상될 수 있다. 이러한 보상에 의해 비트-평면에 대한 전체 디스플레이 시간은 영향받지 않게 된다.
리세트 충돌이 반복적인 세그멘트 충돌이 아니라면 단계 803에서는 리세트 타이밍의 스큐("리세트 스큐")를 조정함으로써 충돌이 피해질 수 있는지를 판정한다. 이러한 고정은 쇼트 세그멘트 동안 리세트 충돌이 있다면 가능하다. 고정이 가능하다면 단계 804에서 리세트 스큐가 조정된다. 통상적으로 리세트 스큐는 그룹간의 연속적인 로딩을 위해 즉, 또 다른 그룹 이후의 즉시 로딩을 위한 로드 스큐에 적합하다. 따라서 리세트 스큐가 조정되면, 이 리세트 스큐는 수평적 즉, 각각의 리세트간의 보다 많은 시간에 의해 보다 수평이 된다.
도 9a와 도 9b는 단계 803과 804를 나타낸다. 도 9a에서 세그멘트 n+1 은 쇼트 세그멘트이며 세그멘트 n+2 에 의한 리세트 오버랩을 갖는다. 도 9b에서는 양 세그멘트의 리세트 스큐를 변경함으로써 오버랩이 정정되었다. 그러나 그결과 세그멘트 n 은 세그멘트 n+2 처럼 그 그룹의 일부에 대해 증가된 디스플레이 시간을 갖는다. 세그멘트 n 과 n+2 가 동일한 비트-평면의 세그멘트라면, 화상에 대한 시청자의 인식에 영향을 주지 않는다. 그러나 이들 세그멘트들이 동일한 비트-평면의 세그멘트가 아니라면 "카운터스큐"는 프레임내의 어딘가 다른 곳에 놓여야 한다. 이것은 비트-평면 n의 한 세그멘트를 이전의 비트-평면 n+2의 세그멘트에 위치시키고 이들 세그멘트 사이에 어떠한 바운더리(들)를 스큐함으로써 달성된다. 즉, 이들의 바운더리는 세그멘트들이 인접하다면 스큐되므로, 중재 세그멘트(intervening segments)가 있다면 이들 세그멘트들간의 모든 바운더리는 스큐된다.
단계 804의 결과로서 리세트 스큐가 조정된다면 각각의 영향받은 비트-평면에 대한 로드 스큐도 변경된다. 로드 스큐가 보다 수평적이 되면(각각의 로드간의 보다 많은 시간에 의해), 이 로드는 비트-평면의 로드와 다음 비트-평면의 리세트를 산재시킬 필요가 있을 수도 있다. 도 7 의 처리는 로드와 리세트를 트랙하여 비트-평면에 대한 연속적인 로드 보다는 오히려 그룹 로드를 시퀀스에 제공한다.
단계 806은 리세트-릴리스 비트-평면내에 리세트 오버랩이 있는 경우 적용된다. 이 경우에는 리세트 릴리스 유지 시간이 조정된다.
도 10은 단계 806을 나타내는 도면이다. 예시된 바와 같이 리세트 릴리스 유지 시간은 리세트-릴리스 신호와 바이어스 온간의 시간이다. 이 시간은 바이어스온을 포함하는 리세트 오버랩의 방지를 위해 조정될 수 있다.
다시 도 7을 참조하면 단계 707에서는 프레임의 시작 세그멘트를 수용하기 위해 여분의 시간을 이용하고 있다. 특히 프레임의 시작부에서는 다크 타임 동안 제 1 세그멘트가 로드되고 이어서 모든 그룹이 전체적으로 리세트된다. 글로벌 리세트 이후에는 데이타 유지 시간이 이어진다. 이 데이타 유지 시간은 여분의 시간에 의해 보상된다.
단계 708에서는 여분의 시간이 다 사용되었는지가 판정된다. 다 사용되었다면 처리는 "해결책 없는" 상태를 선언하고 처리를 종료한다.
단계 709에서는 나머지 여분의 시간이 쇼트 및 리세트-릴리스 세그멘트의 조절을 위해 사용된다. 예를들어 비트-평면 7의 세그멘트가 비트-평면 4에 대한 세그멘트에 앞서고 비트-평면 4 에 대한 세그멘트가 x 의 보상 시간을 갖는다고 하자. 이 경우에는 x 시간이 비트-평면 7 의 여분의 시간으로부터 취해지게되어 그 세그멘트의 디스플레이 시간에 부가될 것이다.
단계 710에서는 여분의 시간이 사용되었는지가 판정된다. 사용되었다면 처리는 "해결책 없는"을 선언하게 되고 종결된다.
컬러휠이 컬러 당 하나 이상의 휠부를 갖는 경우에는 단계 711이 적용된다. 이상 설명한 바와 같이 컬러휠 디스플레이 시스템에서는 도 7의 처리가 각각의 커러에 대해 반복된다. 각각의 컬러는 하나 이상의 휠부를 가질 수도 있고, 이 경우 처리는 각각의 휠부에 대한 시퀀스를 발생시킨다. 단계 711에서는 이전 단계에서 부가된 어느 여분의 시간을 포함하여, 조합된 휠부에 대해 사용된 전체 시간이 계산된다.
단계 712에서는 나머지 여분의 시간을 분배한다. 컬러휠이 단지 하나의 부만을 가지면 여분의 시간은 세그멘트간에 공평하게 분배된다. 컬러휠이 하나 이상의 휠부를 가지면 여분의 시간은 각각의 휠부가 디스플레이 시간을 적절히 공유할 수 있도록 하는 방법으로 분배된다. 휠부에 대한 타겟 시간은 DMD 파라미터로서 시퀀스 생성기(40)에 입력된다.
단계 713에서는 리세트와 로드의 스큐를 확정하도록 비트-평면의 시작와 종료를 조정한다. 이상 설명한 바와 같이 프레임의 시작부에서 글로벌 리세트는 제 1 세그멘트의 모든 그룹에 대한 디스플레이 시간을 동시에 개시한다. 제1 세그멘트내의 각각의 그룹에 대해 디스플레이 시간은 프레임내의 나머지 세그멘트에 대한 로드 스큐에 의해 점진적으로 길어져 일정해진다. 시퀀스의 위상부의 최종 세그멘트는 "최종 위상 세그멘트"이다. 이 세그멘트는 글로벌 리세트에 의해 종료되고, 그 이후에는 어떠한 개수의 글로벌 세그멘트가 디스플레이 될 수도 있다. 최종 위상 세그멘트는 제1 세그멘트처럼 동일한 비트-평면에서 나온 것이다. 최종 위상 세그멘트는 각 그룹에 대해 점진적으로 짧아지는 디스플레이 시간을 갖는다. 이는 대응하는 비트-평면에 대한 적절한 종합적 디스플레이로 나타난다.
단계 714와 단계 715에서는 세그멘트 디스플레이 시간에 기초한 로드 및 리세트에 대한 딜레이를 계산한다. 이상 설명한 바와 같이 로드에 대해서는 모든 그룹에 대해 정상적으로 세그멘트가 지속적으로 로드된다. 따라서 로드 명령은 세그멘트의 관련된 비트-평면을 식별함으로써 달성된다. 리세트 스큐가 조정될 때는 예외가 있으며, 이 경우에 로드 명령은 비트-평면과 그룹을 식별하게 된다. 단계 714는 리세트 릴리스에 대한 딜레이와 리세트 릴리스 세그멘트에 대한 바이어스 온을 설정하는 단계를 포함하고 있다.
단계 716에서는 어느 글로벌 리세트를 설정한다. 컬러휠 디스플레이 시스템에서 "클리어(clear)"는 각 휠부의 끝(컬러휠의 "스포크(spokes)")에서 사용된다. 이는 스포크가 통과함에 따라 다크 타임을 제공한다. 이러한 다크 타임의 필요성 때문에 쇼트 또는 리세트-릴리스 세그멘트는 순서대로 최종 세그멘트로서 가끔 놓여진다. 이렇게하면 쇼트 또는 리세트 릴리스 세그멘트에 대해 요구되는 여분의 시간을 피할 수 있게도 해준다. 리세트-릴리스 세그멘트의 경우에 이것은 리세트 릴리스 비트가 프레임의 어느 곳에 놓여지는 경우 요구될 수도 있는 추가적인 다크 타임(미러 "부유")을 제거할 수도 있다. 단계 716에서는 모든 글로벌 리세트에 대한 글로벌 리세트 딜레이가 계산된다.
도 7의 처리에 대한 이상의 설명은 분할 리세트 디스플레이 시스템에 관한 것이다. 여러 동일한 개념이 글로벌 리세트 시스템에 적용된다. 글로벌 리세트 시스템에서 모든 세그멘트들은 이전 세그멘트의 디스플레이 시간 동안 로드되어 전체적으로 리세트된다. 따라서 문제는 쇼트 디스플레이 시간을 제공할 수는 있지만 다음 세그멘트를 로드할 만큼 충분한 시간을 가져야 한다는 것이다. 분할 리세트 시스템에 대한 분류의 아날로그적인 방법에 있어서 글로벌 리세트 시스템의 세그멘트는 노멀, 쇼트로서 분류되거나 또는 그 디스플레이 시간에 의해 결정되는 리세트-릴리스로서 분류된다. 노멀 디스플레이 시간은 노미널 디스플레이 시간, 예를들어 유지 시간의 합, 모든 디스플레이 소자를 로드하는 시간, 리세트 시간 및 데이타 셋업 시간 정도의 길이이거나 또는 그 이상의 길이이다. 쇼트 디스플레이 시간은 노미널 디스플레이 시간보다 짧다. 데이타의 소거(clearing)와 다크 타임 동안 다음 비트-평면을 로딩함으로써 쇼트 디스플레이 시간이 이어진다. 쇼트 디스플레이 시간은 유지 시간의 합, 클리어 시간, 리세트 시간 및 데이타 셋업 시간 정도로 짧을 수도 있다. 리세트-릴리스 디스플레이 시간은 리세트-릴리스에 의해 종결되고, 따라서 디스플레이 소자가 "부유" 상태에 있는 동안 클리어가 시작될 수 있고, 그 후에 다음 세그멘트에 대한 데이타의 로딩이 다크 타임 동안 발생하게 된다.
또다른 실시예
본 발명이 특정 실시예를 참조하여 설명되었지만 이러한 설명은 제한적 의미로 해석되도록 의도된 것은 아니다. 개시된 실시예와 대안적 실시예의 여러 변형예는 당업자에게는 명백한 것이 될 것이며, 따라서 첨부된 청구항은 본 발명의 범주내에서는 모든 변형실시예를 커버하는 것으로 기대된다.
본 발명에 의하면 데이타를 비트-평면에서 포맷하고, 각각의 비트-평면이 프레임 시간 동안 하나 이상의 세그멘트로서 디스플레이 되도록 하며, 공간 광변조기가 특정한 타이밍 파라미터를 갖도록 함으로써 분할 리세트 디스플레이 시스템에 로드/리세트 시퀀스를 제공할 수 있게 된다.
도 1은 본 발명에 따라 발생된 시퀀스로 프로그램된 시퀀스 콘트롤러를 가지는 투사 디스플레이 시스템의 블록도.
도 2는 도 1 의 SLM으로된 디스플레이 소자 어레이부를 나타내는 도면으로서, 분할 리세트 어드레싱에 대한 구성도.
도 3a는 분할 리세트 시스템내의 위상 로드(phased loads)와 리세트를 나타내는 도면.
도 3b는 쇼트 디스플레이 시간 동안의 로드와 리세트를 나타내는 도면.
도 4는 본 발명에 따른 시퀀스 발생기를 나타내는 도면.
도 5는 비트-평면, 그 세그멘테이션, 및 분류를 나타내는 도면.
도 6a와 도 6b는 도 4의 몇몇 입력 파라미터를 나타내는 도면.
도 7은 도 4의 시퀀스 발생기에 의해 수행되는 처리를 나타내는 도면.
도 8은 리세트 오버랩에 대한 처리를 나타내는 도면.
도 9a와 도 9b는 리세트 오버랩이 어떻게 리세트 스큐(skew)에 의해 조정되는지를 나타내는 도면.
도 10은 리세트 오버랩이 어떻게 리세트 릴리스 비트-평면(skew)에 대해 조정되는지를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 시스템
11: 인터페이스 유닛
13: 프로세서 시스템
14: 디스플레이 메모리
15: SLM
16: 디스플레이 광유닛
17: 마스터 타이밍 유닛
18: 시퀀스 콘트롤러

Claims (18)

  1. 분할 리세트 공간 광변조기를 포함하며, 그 디스플레이 소자가 로드와 리세트에 의해 데이타로 어드레스되는 분할 리세트 디스플레이 시스템에 대하여 로드/리세트 시퀀스를 자동으로 제공하는 방법 - 상기 데이타는 비트-평면(bit-plane)들로 포맷되고, 각각의 비트-평면은 프레임 시간 동안 하나 이상의 세그멘트로서 로드되며, 상기 공간 광변조기는 최소 로드 시간을 가짐 - 으로서,
    상기 세그멘트의 디스플레이 순서를 저장하는 단계;
    상기 각각의 세그멘트를 노멀 디스플레이 시간 또는 쇼트 디스플레이 시간을 갖는 것으로 분류하는 단계 - 상기 노멀 디스플레이 시간은 적어도 상기 최소 로드 시간 정도의 길이이며, 상기 쇼트 디스플레이 시간은 상기 최소 로드 시간보다 짧음 - ;
    상기 각각의 노멀 디스플레이 시간으로부터 상기 최소 로드 시간을 감산함으로써 상기 각각의 노멀 디스플레이 시간에 대한 여분의 시간을 판정하는 단계;
    각각의 노멀 디스플레이 시간이 상기 최소 로드 시간으로만 주어지도록 상기 각각의 세그멘트에 실제의 디스플레이 시간을 할당하는 단계;
    하나의 상기 쇼트 디스플레이 시간 전에 발생하는 임의의 상기 노멀 디스플레이 시간에 적어도 상기 여분의 시간 중 일부를 부가하는 단계;
    임의의 나머지 여분의 시간을 분배하는 단계; 및
    상기 각각의 세그멘트의 상기 각각의 로드 및 리세트의 개시 시간을 설정하는 단계
    를 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  2. 제1항에 있어서, 적어도 하나의 상기 세그멘트를 리세트-릴리스(reset-release) 디스플레이 시간을 갖는 것으로 분류하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  3. 제2항에 있어서, 상기 설정 단계는 하나 이상의 리세트 릴리스 신호에 대한 개시 시간을 설정하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  4. 제2항에 있어서, 리세트-릴리스 디스플레이 시간을 가지는 상기 세그멘트들 중 하나를 상기 프레임 시간의 끝에 배치하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  5. 제1항에 있어서, 적어도 하나의 상기 세그멘트의 상기 디스플레이 시간이 시작되도록 상기 디스플레이 소자를 전체적으로 리세트하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  6. 제1항에 있어서, 전체 디스플레이 시간을 나타내는 사용된 프레임 시간을 계산하고 상기 사용된 프레임 시간과 원하는 프레임 시간을 비교하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  7. 제1항에 있어서, 상기 부가 단계는 상기 쇼트 디스플레이 시간과 상기 최소 디스플레이 시간 간의 차이를 보상하기에 충분한 여분의 시간을 부가함으로써 수행되는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  8. 제1항에 있어서, 상기 디스플레이 소자는 유지 시간과 로드 시간을 가지며, 상기 쇼트 디스플레이 시간은 적어도 상기 유지 시간에 상기 리세트 시간을 더한 정도의 길이인 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  9. 글로벌 리세트 공간 광변조기를 포함하고, 그 디스플레이 소자가 로드와 리세트에 의해 데이타로 어드레스되는 디스플레이 시스템에 대하여 로드/리세트 시퀀스를 자동으로 제공하는 방법 - 상기 데이타는 비트-평면들로 포맷되고, 각각의 비트-평면은 프레임 시간 동안 하나 이상의 세그멘트로서 로드되며, 상기 공간 광변조기는 최소 로드 시간을 가짐 - 으로서,
    상기 세그멘트의 디스플레이 순서를 저장하는 단계;
    상기 각각의 세그멘트를 노멀 디스플레이 시간 또는 쇼트 디스플레이 시간을 갖는 것으로 분류하는 단계 - 상기 노멀 디스플레이 시간은 적어도 상기 최소 로드 시간 정도의 길이이며, 상기 쇼트 디스플레이 시간은 상기 최소 로드 시간보다 짧음 - ;
    상기 프레임 시간을 상기 디스플레이 시간들로 분할하는 단계;
    상기 각각의 세그멘트가 쇼트 디스플레이 시간을 가진 이후에 클리어(clear)를 배치하는 단계; 및
    상기 각각의 세그멘트의 상기 로드, 리세트 및 클리어에 대한 개시 시간을 설정하는 단계
    를 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  10. 제9항에 있어서, 적어도 하나의 상기 세그멘트를 리세트-릴리스 디스플레이 시간을 갖는 것으로 분류하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  11. 제10항에 있어서, 상기 설정 단계는 하나 이상의 리세트 릴리스 신호에 대한 개시 시간을 설정하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  12. 제9항에 있어서, 전체 디스플레이 시간을 나타내는 사용된 프레임 시간을 계산하고 상기 사용된 프레임 시간과 원하는 프레임 시간을 비교하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  13. 제9항에 있어서, 상기 디스플레이 소자는 유지 시간을 가지며 상기 노멀 디스플레이 시간은 적어도 상기 최소 로드 시간에 상기 유지 시간을 더한 정도의 길이인 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  14. 제12항에 있어서, 상기 쇼트 디스플레이 시간은 적어도 상기 클리어를 위한 시간에 상기 유지 시간을 더한 정도의 길이인 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  15. 분할 리세트 공간 광변조기를 포함하고, 그 디스플레이 소자가 로드와 리세트에 의해 데이타로 어드레스되는 디스플레이 시스템에 로드/리세트 시퀀스를 자동으로 제공하는 방법 - 상기 데이터는 비트-평면들로 포맷되고, 각각의 비트-평면은 프레임 시간 동안 하나 이상의 세그멘트로서 로드되며, 상기 공간 광변조기는 최소 로드 시간을 가짐 - 으로서,
    상기 세그멘트들의 디스플레이 순서를 저장하는 단계;
    임의의 상기 세그멘트의 리세팅이 다음의 상기 세그멘트의 리세팅과의 리세트 충돌로 나타나는지를 판정함으로써 충돌 세그멘트를 식별하는 단계;
    상기 충돌 세그멘트가 복수의 세그멘트를 가지는 비트-평면인지를 판정하는 단계;
    상기 충돌 세그멘트가 복수의 세그멘트를 가지는 비트-평면인 경우, 상기 충돌 세그멘트의 상기 디스플레이 시간을 조정하고 상기 관련된 비트-평면의 다른 세그멘트를 역조정(counter adjusting)함으로써 상기 리세트 충돌을 피하는 단계; 및
    상기 각각의 세그멘트의 상기 각각의 로드와 리세트의 개시 시간을 설정하는 단계
    를 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  16. 제15항에 있어서, 상기 충돌 세그멘트가 복수의 세그멘트를 가지는 비트-평면이 아닌 경우, 상기 충돌 세그멘트의 리세트 스큐와 다음의 상기 세그멘트의 리세트 스큐를 조정함으로써 상기 리세트 충돌을 피하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  17. 제15항에 있어서, 상기 충돌 세그멘트가 동일한 비트-평면의 세그멘트에 의해 접하게 되는지를 판정하고, 접하지 않는 경우 상기 프레임 시간 동안 다른 곳으로 리세트 스큐를 역조정하는 단계를 더 포함하는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
  18. 제15항에 있어서, 상기 세그멘트가 리세트 릴리스 신호에 의해 종결되도록 상기 충돌 세그멘트는 리세트-릴리스 디스플레이 시간을 가지고, 상기 리세트 충돌을 피하는 단계는 상기 충돌 세그멘트의 유지 시간을 조정함으로써 수행되는 것을 특징으로 하는 로드/리세트 시퀀스 자동 제공 방법.
KR1019970063467A 1996-11-28 1997-11-27 공간광변조기의로드/리세트시퀀스발생방법 KR100500345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3180496P 1996-11-28 1996-11-28
US60/031,804 1996-11-28

Publications (2)

Publication Number Publication Date
KR19980042839A KR19980042839A (ko) 1998-08-17
KR100500345B1 true KR100500345B1 (ko) 2005-09-26

Family

ID=21861482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063467A KR100500345B1 (ko) 1996-11-28 1997-11-27 공간광변조기의로드/리세트시퀀스발생방법

Country Status (4)

Country Link
US (1) US6008785A (ko)
EP (1) EP0845771B1 (ko)
JP (1) JP4136040B2 (ko)
KR (1) KR100500345B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6480177B2 (en) * 1997-06-04 2002-11-12 Texas Instruments Incorporated Blocked stepped address voltage for micromechanical devices
US6962419B2 (en) 1998-09-24 2005-11-08 Reflectivity, Inc Micromirror elements, package for the micromirror elements, and projection system therefor
US6573951B1 (en) 1998-10-09 2003-06-03 Texas Instruments Incorporated Non-terminating pulse width modulation for displays
US7446785B1 (en) 1999-08-11 2008-11-04 Texas Instruments Incorporated High bit depth display with low flicker
US6803891B2 (en) * 2000-01-27 2004-10-12 Pioneer Corporation Apparatus for driving light-emitting display
US6778155B2 (en) 2000-07-31 2004-08-17 Texas Instruments Incorporated Display operation with inserted block clears
US6795605B1 (en) * 2000-08-01 2004-09-21 Cheetah Omni, Llc Micromechanical optical switch
US7116862B1 (en) 2000-12-22 2006-10-03 Cheetah Omni, Llc Apparatus and method for providing gain equalization
US7339714B1 (en) 2001-02-02 2008-03-04 Cheetah Omni, Llc Variable blazed grating based signal processing
US6445502B1 (en) 2001-02-02 2002-09-03 Celeste Optics, Inc. Variable blazed grating
AU2002365574A1 (en) * 2001-11-21 2003-06-10 Silicon Display Incorporated Method and system for driving a pixel with single pulse chains
US20040155856A1 (en) * 2002-01-16 2004-08-12 Peter Richards Sequential color illumination in display systems employing light modulators
US20040164980A1 (en) * 2002-12-04 2004-08-26 Hewlett Gregory J. Nonlinearity and reset conflicts in pulse width modulated displays
US6985278B2 (en) * 2003-05-20 2006-01-10 Texas Instruments Incorporated Damped control of a micromechanical device
US6891657B2 (en) * 2003-05-20 2005-05-10 Texas Instruments Incorporated Damped control of a micromechanical device
US6987601B2 (en) * 2003-05-20 2006-01-17 Texas Instruments Incorporated Damped control of a micromechanical device
US7318644B2 (en) * 2003-06-10 2008-01-15 Abu-Ageel Nayef M Compact projection system including a light guide array
US7884988B2 (en) * 2003-07-08 2011-02-08 Texas Instruments Incorporated Supplemental reset pulse
US7403187B2 (en) * 2004-01-07 2008-07-22 Texas Instruments Incorporated Generalized reset conflict resolution of load/reset sequences for spatial light modulators
US7471273B2 (en) * 2004-01-07 2008-12-30 Texas Instruments Incorporated Bit segment timing organization providing flexible bit segment lengths
US7560299B2 (en) * 2004-08-27 2009-07-14 Idc, Llc Systems and methods of actuating MEMS display elements
US7602375B2 (en) * 2004-09-27 2009-10-13 Idc, Llc Method and system for writing data to MEMS display elements
US8310441B2 (en) 2004-09-27 2012-11-13 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
US8514169B2 (en) 2004-09-27 2013-08-20 Qualcomm Mems Technologies, Inc. Apparatus and system for writing data to electromechanical display elements
US8432339B2 (en) * 2005-02-16 2013-04-30 Texas Instruments Incorporated System and method for increasing bit-depth in a video display system using a pulsed lamp
US8339428B2 (en) * 2005-06-16 2012-12-25 Omnivision Technologies, Inc. Asynchronous display driving scheme and display
US7429983B2 (en) 2005-11-01 2008-09-30 Cheetah Omni, Llc Packet-based digital display system
US7702192B2 (en) * 2006-06-21 2010-04-20 Qualcomm Mems Technologies, Inc. Systems and methods for driving MEMS display
US7515324B2 (en) * 2006-10-17 2009-04-07 Texas Instruments Incorporated System and method for resolving reset conflicts in a phased-reset spatial light modulator system
GB2446456A (en) * 2007-02-08 2008-08-13 Forth Dimension Displays Ltd Image display via sequential binary bit plane images
GB2446873A (en) * 2007-02-22 2008-08-27 Forth Dimension Displays Ltd Enhanced sequential colour display
US7903104B2 (en) * 2007-03-21 2011-03-08 Spatial Photonics, Inc. Spatial modulator display system using two memories and display time slices having differing times
US8223179B2 (en) * 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
US8228349B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US8228350B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US9024964B2 (en) 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950016327A (ko) * 1993-11-30 1995-06-17 윌리엄 이. 힐러 디스플레이 시스템용 디지탈 메모리
WO1995028696A1 (en) * 1994-04-13 1995-10-26 Rank Brimar Limited Display device driving circuitry and method
EP0685830A1 (en) * 1994-06-02 1995-12-06 Texas Instruments Incorporated Improvements in or relating to spatial light modulators
JPH0851587A (ja) * 1994-06-02 1996-02-20 Texas Instr Inc <Ti> スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69122407T2 (de) * 1990-11-16 1997-04-03 Digital Projection Ltd Verfahren und einrichtung zum steuern von verformbaren spiegeln
GB9024978D0 (en) * 1990-11-16 1991-01-02 Rank Cintel Ltd Digital mirror spatial light modulator
CA2063744C (en) * 1991-04-01 2002-10-08 Paul M. Urbanus Digital micromirror device architecture and timing for use in a pulse-width modulated display system
JP3547160B2 (ja) * 1993-01-11 2004-07-28 テキサス インスツルメンツ インコーポレイテツド 空間光変調器
US5497172A (en) * 1994-06-13 1996-03-05 Texas Instruments Incorporated Pulse width modulation for spatial light modulator with split reset addressing
US5619228A (en) * 1994-07-25 1997-04-08 Texas Instruments Incorporated Method for reducing temporal artifacts in digital video systems
US5764208A (en) * 1995-11-02 1998-06-09 Texas Instruments Incorporated Reset scheme for spatial light modulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950016327A (ko) * 1993-11-30 1995-06-17 윌리엄 이. 힐러 디스플레이 시스템용 디지탈 메모리
WO1995028696A1 (en) * 1994-04-13 1995-10-26 Rank Brimar Limited Display device driving circuitry and method
EP0685830A1 (en) * 1994-06-02 1995-12-06 Texas Instruments Incorporated Improvements in or relating to spatial light modulators
JPH0851587A (ja) * 1994-06-02 1996-02-20 Texas Instr Inc <Ti> スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法

Also Published As

Publication number Publication date
KR19980042839A (ko) 1998-08-17
US6008785A (en) 1999-12-28
JP4136040B2 (ja) 2008-08-20
EP0845771B1 (en) 2013-05-15
JPH10171409A (ja) 1998-06-26
EP0845771A2 (en) 1998-06-03
EP0845771A3 (en) 1998-11-11

Similar Documents

Publication Publication Date Title
KR100500345B1 (ko) 공간광변조기의로드/리세트시퀀스발생방법
US6201521B1 (en) Divided reset for addressing spatial light modulator
US5969710A (en) Bit-splitting for pulse width modulated spatial light modulator
US5497172A (en) Pulse width modulation for spatial light modulator with split reset addressing
EP0905674B1 (en) Illumination method for displays with a spatial light modulator
KR100459053B1 (ko) 영상디스플레이시스템에서아티팩트의제거방법
EP0655858B1 (en) Gray scale printing using spatial light modulators
JP4185129B2 (ja) デジタルビデオデータをディスプレイするための方法および装置
US5663749A (en) Single-buffer data formatter for spatial light modulator
US7471273B2 (en) Bit segment timing organization providing flexible bit segment lengths
US6115083A (en) Load/reset sequence controller for spatial light modulator
EP0655724B1 (en) Single-frame display memory for spatial light modulator
US7515324B2 (en) System and method for resolving reset conflicts in a phased-reset spatial light modulator system
EP0685830A1 (en) Improvements in or relating to spatial light modulators
US7403187B2 (en) Generalized reset conflict resolution of load/reset sequences for spatial light modulators
EP0662774A1 (en) Linearization for video display system with spatial light modulator
US9344694B2 (en) Spatial light modulator sub-pixel architecture and method
EP0686954B1 (en) Non binary pulse width modulation method for spatial light modulator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 13

EXPY Expiration of term