JPH1091123A - フォーマット／バッファ装置 - Google Patents

フォーマット／バッファ装置

Info

Publication number
JPH1091123A
JPH1091123A JP9234938A JP23493897A JPH1091123A JP H1091123 A JPH1091123 A JP H1091123A JP 9234938 A JP9234938 A JP 9234938A JP 23493897 A JP23493897 A JP 23493897A JP H1091123 A JPH1091123 A JP H1091123A
Authority
JP
Japan
Prior art keywords
format
memory
data
dram
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9234938A
Other languages
English (en)
Inventor
Adam J Kunzman
ジェイ．クンズマン アダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH1091123A publication Critical patent/JPH1091123A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 通常のＤＲＡＭに基づいた空間光変調器用メ
モリ。 【解決手段】 ビット平面のフォーマットにしたデータ
を表示するために空間光変調器（１６）を使う表示装置
（１０）に対するフォーマット及びフレーム・バッファ
装置（２０）を説明した。フォーマット装置（２１）が
多重ビット画素データをビット平面データに変換する。
フレーム・バッファ・メモリ（２５）は普通のＤＲＡＭ
装置で構成される。ＤＲＡＭを使えるようにするため、
フォーマット装置（２１）は多数の相次ぐ画素に作用
し、この画素の数は、拡張頁モードのＤＲＡＭのアドレ
ス動作ができるようにするのに十分である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は全体的に空間光変
調器を使う表示装置、更に具体的に言えば、空間光変調
器に送出すためのデータのフォーマットを定めること並
びに記憶することに関する。
【０００２】
【従来の技術及び課題】空間光変調器（ＳＬＭ）を基本
とするビデオ表示装置が、陰極線管（ＣＲＴ）を使った
表示装置の代りとして次第に使われつつある。ＳＬＭ装
置は、ＣＲＴ装置のかさ及び電力消費を伴わずに、分解
能の高い表示をする。
【０００３】ディジタル・マイクロミラー装置（ＤＭ
Ｄ）はＳＬＭの１形式であり、投写表示用に使うことが
できる。ＤＭＤによって得られる画像は、ＣＲＴによっ
て得られる画像にかなりよく匹敵し、今日の大型スクリ
ーン・テレビを凌ぐ寸法でスクリーンに投写することが
できる。
【０００４】ＤＭＤは微小機械式表示素子のアレイを持
ち、各素子は電子信号によって個別にアドレス可能な小
さい鏡を持っている。アドレス信号の状態に応じて、各
々の鏡が傾動し、そのため像平面に対して光を反射した
りしなかったりし、こうしてＤＭＤに入射する光を変調
する。鏡は一般的に「表示素子」と呼ばれており、これ
はそれらが発生する画像の画素に対応する。一般的に、
画素データの表示は、表示素子に接続されたメモリ・セ
ルにロードすることによって行われる。各々のメモリ・
セルが、表示のオン又はオフ状態を表す１つのデータ・
ビットを受取る。表示素子は、制御された表示時間の
間、そのオン又はオフ状態を保つことができる。
【０００５】この他のＳＬＭも同様な原理で動作し、同
時に光を放出し又は反射することができる表示素子のア
レイを持っていて、スクリーンを走査するのではなく、
表示素子をアドレスすることによって完全な画像が発生
される。ＳＬＭの別の一例は、個別に駆動される表示素
子を持つ液晶表示装置（ＬＣＤ）である。
【０００６】あらゆる形式のＳＬＭに対し、動きの表示
は、十分に速い速度で、ＳＬＭのメモリ・セルにあるデ
ータを更新することによって達成される。白（オン）及
び黒（オフ）の間の中間レベルの照明を達成するため、
パルス幅変調（ＰＷＭ）方式が使われる。基本的なＰＷ
Ｍ方式は、最初に、画像が観る人に提示される速度を決
定する。これによってフレーム速度及び対応するフレー
ム周期が決まる。例えば、画像が毎秒６０フレーム表示
される場合、各々のフレームは約１６．７ミリ秒持続す
る。次に、各々の画素に対する強度の分解能を定める。
簡単な例で、ｎビットの分解能を想定すると、フレーム
時間が（２n −１）個の等しい時間スライスに分割され
る。１６．７ミリ秒のフレーム周期でｎビットの強度の
値を持つ場合、時間スライスは１６．７／（２n −１）
ミリ秒である。
【０００７】こういう時間を定めたら、各フレームの各
々の画素に対し、画素の強度を量子化して、黒は０の時
間スライスを持ち、ＬＳＢによって表される強度レベル
が１の時間スライスを持ち、最大輝度が（２n −１）個
の時間スライスを持つようにする。各々の画素の量子化
された強度が、フレーム周期中のそのオン時間を決定す
る。このため、フレーム周期の間、０より大きな量子化
された値を持つ各々の画素は、その強度に対応する数の
時間スライスの間、オンである。観る人の目が画素の輝
度を積分し、このため、画像は、それがアナログ・レベ
ルの光で発生されたのと同じように映る。
【０００８】ＳＬＭをアドレスするには、ＰＷＭはデー
タを「ビット平面」のフォーマットにすることを必要と
する。各々のビット平面が強度の値のビットの重みに対
応する。すなわち、各々の画素の強度がｎビットの値に
よって表される場合、各々のデータ・フレームはｎ個の
ビット平面を持つ。各々のビット平面は、各々の表示素
子に対する０又は１の値を持つ。前段に述べたＰＷＭの
例では、あるフレームの間、各々のビット平面が別々に
ロードされ、表示素子が関連したビット平面の値にした
がってアドレスされる。例えば、各々の画素のＬＳＢを
表すビット平面が１時間スライスの間表示され、これに
対してＭＳＢを表すビット平面は２ｎ／２時間スライス
の間表示される。
【０００９】ＳＬＭに送出すためのデータを記憶するた
めの現存のメモリは特殊用途アーキテクチュアを持って
いる。ＶＲＡＭ（ビデオＲＡＭ）装置は行でアドレス可
能であり、フォーマットを定めるための外部論理回路と
組合せることができる。ＤＭＤＲＡＭ装置は、データ記
憶及びフォーマット能力の両方を持つＡＳＩＣである。
ＤＭＤＲＡＭの一例が、テキサス・インスツルメンツ・
インコーポレイテッド社に譲渡された継続中の米国特許
出願通し番号第０８／３３３，１９９号、発明の名称
「標準ＴＶ及びＨＤＴＶの表示データのフォーマッティ
ング及び記憶用メモリ・アーキテクチュア」に記載され
ている。
【００１０】
【課題を解決するための手段及び作用】この発明の一面
は、空間光変調器にビット平面データを送出すように作
用し得るフォーマット及びフレーム・バッファ装置であ
る。１対のフォーマット装置が画素データをビット平面
データに変換する。更に具体的に言うと、各々のフォー
マット装置がＮ個の画素に対する多重ビット画素データ
を受取り、同じ重みを持つＮビットを出力する。フォー
マット装置は、一方がＮ個のビットを出力し、その間他
方のフォーマット装置が次のＮ個の画素を受取るという
意味で、「二重バッファ」モードで動作する。第１のマ
ルチプレクサが２つのフォーマット装置の出力を選択
し、第２のマルチプレクサがＮ個のビットをビット平面
ワードに分割する。ＤＲＡＭ制御装置がビット平面ワー
ドを、フレーム・バッファに入力するための適正な寸法
にし、メモリのアドレス動作を制御する。フレーム・バ
ッファは１対のＤＲＡＭメモリで構成され、これも「二
重バッファ」モードで動作する。各々のメモリが多数の
頁を持ち、各頁は、メモリ入力ワードの寸法に列数を乗
じた値によって決定される寸法を持つ。このため、各々
のメモリは頁及び列を特定することによってアドレスし
得る。メモリ入力ワードの寸法は所望のデータ速度によ
って決定されると共にＮの寸法によって決定される。こ
こでＮは、拡張頁モードのアドレス動作を使って、同じ
頁の異なる列にＮ個のビットを書込むことができるくら
いに大きい。
【００１１】この発明の利点は、空間光変調器に対する
フレーム・バッファ・メモリを普通のＤＲＡＭメモリ・
チップに基づいて作ることができる点である。これによ
ってコストが安くなると共に、いろいろな表示の分解能
及び画素の分解能に対して、ＤＲＡＭを効率的に使うこ
とができる。更に、空間光変調器を更に細かくアドレス
することができる。すなわち、行のブロックをアクセス
することができるが、この他の方法によって１行毎にだ
けアクセスすることもできる。
【００１２】
【実施例】ＳＬＭを基本とした投写表示装置の全体的な説明 図１は、空間光変調器（ＳＬＭ）１６を使って、ＹＵＶ
又はＲＧＢビデオ信号から、完全な動きを表す画像を発
生する投写表示装置１０のブロック図である。主スクリ
ーンの画素データ処理に関連する部品だけが示されてい
る。同期及びオーディオ信号の処理に使われるようなそ
の他の部品、又は閉じた見出しの囲みのような２次的な
スクリーンの特徴に関する部品は示されていない。
【００１３】以下の説明では、装置１０はＤＭＤ型ＳＬ
Ｍ １６を有する。この発明の特徴を持たないＤＭＤを
基本とするディジタル表示装置の包括的な説明が、米国
特許第５，０７９，５４４号、発明の名称「標準的な独
立ディジタル化ビデオ装置」、継続中の米国特許出願通
し番号第０８／１４７，２４９号、発明の名称「ディジ
タル・テレビ装置」及び米国特許第５，４５２，０２４
号、発明の名称「ＤＭＤ表示装置」に記載されている。
これらの米国特許及び特許出願はテキサス・インスツル
メンツ・インコーポレイテッド社に譲渡されており、こ
こで引用する。装置１０は、ＤＭＤと類似した動作特性
を持つ他の形式のＳＬＭ、特にビット平面データを使う
ＳＬＭにも用いることができる。
【００１４】装置１０は、種々の源からの入力信号を受
取ることができる。入力はアナログで、ＹＵＶ又はＲＧ
Ｂデータであっても良いし、あるいはディジタルでＲＧ
Ｂデータになるものであっても良い。データの各々の形
式には、信号インターフェース１２又は１２ａ及び処理
装置１３又は１３ａで構成されたそれ自身のフロントエ
ンド・データ通路がある。
【００１５】図１の具体的な部品について説明すると、
アナログ・インターフェース１２がＮＴＳＣ、ＰＡＬ、
ＳＥＣＡＭ又は４．４３ ＮＴＳＣ信号のようなアナロ
グ・ビデオ信号を受取る。これらの信号は、偶数の行及
び奇数の行から成る交互のフィールドでフィールド飛越
しで到着する。この各々の信号により、色差（ＹＵＶ）
データが得られる。図１に示すように、アナログ入力信
号がＲＧＢ信号であって、その結果ＲＧＢデータになる
こともあり得る。この場合、アナログ・インターフェー
ス１２が、ＹＵＶ処理装置１３に対してではなく、ＲＧ
Ｂデータ処理装置１３ａに対してＲＧＢデータを供給す
る。
【００１６】アナログ・インターフェース１２が入力信
号の形式を検出し、タイミング装置１９に対して、フィ
ールド速度、走査線速度及びサンプル速度を表す制御信
号を送出す。更にこれは、信号のその形式に対して適当
な処理を選択するための制御信号をＹＵＶデータ処理装
置１３（ＹＵＶデータに対し）又はＲＧＢデータ処理装
置１５（ＲＧＢデータに対し）に送出す。アナログ・イ
ンターフェース１２がビデオ、同期及びオーディオ信号
を分離する。これはＡ／Ｄ変換及びＹ／ＵＶ分離のため
の部品を含んでおり、これによって信号が画素データ・
サンプルに変換されると共に、輝度（Ｙ）データがクロ
ミナンス（ＵＶ）データから分離される。信号はＹ／Ｕ
Ｖ分離の前にディジタル・データに変換しても良いし、
あるいはＹ／ＵＶ分離をＡ／Ｄ変換の前に実施しても良
い。Ｙ／ＵＶ分離及びＡ／Ｄ変換の順序に関係なく、そ
の出力をこの明細書では「ＹＵＶデータ」と呼び、これ
は輝度及びクロミナンス情報を表すデータで構成され
る。
【００１７】ＹＵＶデータ処理装置１３が、種々のデー
タ処理タスクを実施することにより、ＹＵＶデータを表
示のために準備する。処理装置１３は、フィールド及び
ライン・バッファのように、このタスクに役立つどんな
処理メモリを含んでいても良い。処理装置１３によって
実施されるタスクは、飛越し走査形式から順次走査形式
への変換、倍率作用及び鮮明度制御を含む。飛越し走査
から順次走査への変換は、入力データの飛越しフィール
ドに作用し、偶数フィールドの奇数走査線並びに奇数フ
ィールドの偶数走査線を埋める新しいデータを発生す
る。倍率作用は、画像の分解能を変える過程であり、水
平の倍率作用は、走査線あたりの有効な画素の数を変
え、垂直の倍率作用は、フレームあたりの有効な走査線
の数を変える。
【００１８】入力信号がディジタル・データである場
合、ディジタル・インターフェース１２ａがデータを受
取り、入力信号の形式を検出する。これが、フレーム速
度と水平及び垂直分解能を示す制御信号をタイミング装
置１９に対して送出すと共に、適当な処理を選択するた
めの制御信号をＲＧＢデータ処理装置１３ａに対して送
出す。更にこれは、データを処理のために準備するのに
必要などんなバッファ作用及びタイミング・タスクでも
実施する。このデータは、ＶＧＡ及びＳＶＧＡフォーマ
ットのような順次走査のＲＧＢデータであると想定す
る。
【００１９】ＲＧＢデータ処理装置１３ａが、アナログ
・インターフェース１２又はディジタル・インターフェ
ース１２ａの何れかからＲＧＢデータを受取る。この装
置がＲＧＢデータを表示のために準備し、フィールド及
びライン・バッファのように、こういうタスクに役立つ
どんな処理メモリを含んでいても良い。ＲＧＢデータ処
理装置１３ａによって行われるタスクは、倍率作用、鮮
明度制御及び開口補正を含む。
【００２０】画質装置１４が、色空間変換及びガンマ補
正解除のようなタスクを実施する。色空間変換がＹ／Ｃ
データをＲＧＢデータに変換する。ガンマ補正解除は、
ＣＲＴ表示用の信号にあるガンマ補正を解除するが、こ
れは、ＣＲＴと異なり、ＤＭＤは線形表示装置であっ
て、固有のガンマ特性を持たないために、必要である。
【００２１】フォーマット及びフレーム・バッファ装置
１５が、画質装置１４から処理済みの画素データを受取
る。これがデータを「ビット平面」フォーマットにし、
ビット平面をＳＬＭ １６に送出す。各々の色に対する
ビット平面が、全フレーム時間の１／３の間送り出され
る。これはカラー・ホィールの分解能の１／３に対応す
る。前に述べたように、ビット平面フォーマットによ
り、ＳＬＭ １６の各々の表示素子は、一度に１つのデ
ータ・ビットの値に応答して、ターンオン又はターンオ
フすることができる。フォーマット及びフレーム・バッ
ファ装置１５の構成及び動作を後で図２−４に関連して
更に詳しく説明する。
【００２２】フォーマット及びフレーム・バッファ装置
１５からのビット平面データがＳＬＭ １６に送り出さ
れる。適当なＳＬＭ １６がテキサス・インスツルメン
ツ・インコーポレイテッド社に譲渡された米国特許第
４，９５６，６１９号、発明の名称「空間光変調器」に
記載されている。本質的には、ＳＬＭ １６はフォーマ
ット及びフレーム・バッファ装置１５からのデータを使
って、その表示素子アレイの各々の表示素子をアドレス
する。各々の表示素子の「オン」又は「オフ」状態が画
像を形成する。異なる色（赤、緑及び青）に対するデー
タを逐次的に使って、カラー・ホィール１７を介して３
つの画像を表示する。目が各々の画素に対して表示され
た（又は表示されなかった）色を加算し、所望の色を知
覚する。
【００２３】表示光学装置１８が、ＳＬＭ １６を照射
すると共に、ＳＬＭ １６からの画像を投写する光学的
な部品を持っている。
【００２４】他の実施例では、装置１０は、１個のＳＬ
Ｍ １６の代りに３つのＳＬＭを持っていて、カラー・
ホィールを持っていないことがある。３つのＳＬＭが、
何れも同時に、赤、緑及び青の異なる色の画像を発生
し、これらの画像を組み合わせて全色の表示にする。
【００２５】マスタ・タイミング装置１９が、装置の種
々の制御機能をする。タイミング装置１９は、異なるフ
レームの分解能及びフレーム速度を扱うため、フィール
ド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）で構
成することができる。前に述べたように、これは、入力
信号の形式を示す制御信号をアナログ・インターフェー
ス１２又はディジタル・インターフェース１２ａから受
取り、対応するフレーム速度、走査線速度及びサンプル
速度（アナログの場合）を選ぶことができるようにす
る。
【００２６】フォーマット及びフレーム・バッファ装置 図２はフォーマット及びフレーム・バッファ装置１５を
更に詳しく示す。これは２つのフォーマット装置２１、
２つのマルチプレクサ２２、２３、ＤＲＡＭ制御装置２
４、２つのＤＲＡＭメモリ２５及びＳＬＭインターフェ
ース２６で構成される。この発明の特徴は、ＤＲＡＭメ
モリが普通のＤＲＡＭ（ダイナミック・ランダムアクセ
ス・メモリ）装置で構成されていることである。
【００２７】図２では、例として、バスの幅及びマルチ
プレクサの寸法がはっきりと示されている。しかし、こ
ういう仕様は装置が変われば、変わることを承知された
い。
【００２８】フォーマット装置２１が「ダブル・バッフ
ァ」モードで動作する。すなわち、それらが代る代るデ
ータを受取りかつ出力する。この明細書での説明では、
装置１０が１個のＳＬＭ １６及びカラー・ホィール１
７を持つが、フォーマット装置２１に送り出される多重
ビット画素データは２４ビット・データであり、データ
の赤、緑及び青の各フレームに対して８ビットずつあ
る。後で説明するが、１つのフォーマット装置２１がい
っぱいになった時、それがビット平面データをＤＲＡＭ
２５に送り出し、その一方、多重ビット画素データが
他方のフォーマット装置２１にクロック作用で入れられ
る。
【００２９】各々のフォーマット装置２１はＦＩＦＯメ
モリと同様な構成を持つが、一度にフォーマット装置２
１にある画素の１ビットを選択するように出力が設計さ
れている点が異なる。この結果、ビット平面フォーマッ
トになる。例えば、各々の出力は３状態バッファに接続
することができる。任意の１つの画素の全てのビットが
３状態線に結合され、任意の１つのビットを出力にする
ことができるようにする。マルチプレクサのようなこの
他のビット選択方法を使うこともできる。種々のビット
選択方式が、前に引用した継続中の米国特許出願通し番
号第０８／３３３，１９９号、同第０８／１６０，３４
４号、発明の名称「空間光変調器を用いた表示装置に対
するディジタル・メモリ」、及び米国特許第５，２５
５，１００号、発明の名称「直交入力／出力及び空間的
な順序替えを持つデータ・フォーマット装置」に記載さ
れている。これらの発明はテキサス・インスツルメンツ
・インコーポレイテッド社に譲渡されており、ここで引
用する。
【００３０】フォーマット装置２１は夫々Ｎ個の画素を
受取り、後で説明するように、ＮはＤＲＡＭ ２５の多
数の列に書込むくらいに大きい。後で説明するが、この
特徴により、所望の表示の分解能（走査線あたりの画素
の数及び走査線の数）、画素の分解能（画素あたりのビ
ット数）及びフレーム速度で、ＳＬＭ １６をデータで
埋めるのに必要なデータ速度が得られる。
【００３１】この明細書の説明の例では、フォーマット
装置２１が夫々２５６個の画素を受取る。すなわち、Ｎ
＝２５６である。この容量は、フォーマット装置２１の
「画素の奥行き」と呼ぶことがある。画素の奥行きは、
装置１０の形式に応じてある程度変ることがある。具体
的に言うと、画素の奥行きは、ＳＬＭの変化する分解能
にしたがって増減することがある。しかし、前に述べた
ように、画素の奥行きはＤＲＡＭ ２５の多数の列を埋
めるのに十分でなければならない。
【００３２】第１のマルチプレクサ２２が、一方又は他
方のフォーマット装置２１からの出力を選択する。今の
例では、マルチプレクサ２２に２５６のｍｕｘ素子があ
り、各々の素子が一方のフォーマット装置２１からの出
力及び他方のフォーマット装置２１からの出力を受取
る。
【００３３】第２のマルチプレクサ２３がフォーマット
装置２１のＮビットの出力をワードに分割する。今の例
では、マルチプレクサ２３に１６個のｍｕｘ素子があ
り、それがフォーマット装置２１の２５６ビットの出力
を１６ビット・ワードに分割する。マルチプレクサ２３
の出力をこの明細書では「ビット平面ワード」と呼ぶ。
この例では、各々のビット平面ワードは、１６個の画素
の各々からの１つずつのビットを持ち、１６ビットの全
部が同じビット平面に属する。例えば、この１６ビット
は全て赤データの最下位ビットであって良い。
【００３４】ＤＲＡＭ制御装置２４は、ＤＲＡＭ ２５
のアドレス動作を含めて、種々の機能を持つ。後で説明
するが、このアドレス動作が拡張頁モード・アドレス動
作であり、メモリの同じ頁の多数の列が、列毎に頁アド
レスを発生することなく、書き込むことができる。必要
であれば、ＤＲＡＭ制御装置２４が、マルチプレクサ２
３からのビット平面ワードを適当な寸法のメモリ入力ワ
ードに分ける。今の例では、ＤＲＡＭ制御装置２４が３
番目毎のビット平面ワードを群にして、４８ビットのメ
モリ入力ワードを作る。他の実施例では、ＤＲＡＭ制御
装置２４に送り出されるビット平面ワードの寸法が、そ
のままメモリ入力ワードの寸法に合っていることがあ
る。
【００３５】図３は図２の１つのＤＲＡＭ ２５を示
す。図２の例で示した仕様にしたがって、ＤＲＡＭ ２
５はＳＬＭ １６上に８００×６００の表示（１行あた
り８００画素で６００行）をするように構成されてい
る。両方のＤＲＡＭ ２５が同一の構成を持つ。それら
が二重バッファ・モードで動作し、このため、ＤＲＡＭ
２５がデータ・フレームを受取る間、他方のＤＲＡＭ
２５がＳＬＭ １６にデータ・フレームを送出すことが
できる。
【００３６】図示のように、ＤＲＡＭ ２５は、何れも
２５６Ｋ×４ビットの１２個のＤＲＡＭ「チップ」で構
成される。各々のＤＲＡＭチップの奥行き及びチップの
数により、あるメモリ入力ワードの寸法が定まる。図３
の例では、何れも４ビットの奥行きを持つ１２個のチッ
プがあるが、メモリ入力ワードの寸法は４８ビットであ
る。ＤＲＡＭ ２５の全体的な寸法は、「頁」で表さ
れ、各頁は、メモリ入力ワードの寸法に列数を乗じた値
によって決定される寸法を有する。２５６Ｋ×４ビット
のチップで構成されるＤＲＡＭ ２５では、２５６個の
列がある。メモリ入力ワードの寸法が４８ビットである
場合、各頁は２５６×４８ビットである。ＤＲＡＭ ２
５は１０２４頁を有する。
【００３７】各ビット平面が関連した数の頁に記憶され
る。今の例では、各ビット平面が４０頁に記憶される。
データ・フレーム（２４ビット平面）では、９６０頁が
使われる（２４ビット平面×４０頁／ビット平面）。
【００３８】次に図２及び３の両方について説明する
と、各々のフォーマット装置２１の長さは、同じビット
の重みを持つＮ個の相次ぐビットを供給するのに十分で
ある。これらのＮビットが順次ＤＲＡＭ ２５に読込ま
れる。２５６ビットが４８ビット・ワードに分割される
場合、６ワードがこれらの２５６ビットを読込むのに使
われる（あるビットは使われない）。
【００３９】夫々２５６個のデータ・ビットは、同じビ
ット平面に対するものであるから、これらの２５６ビッ
トを含む６ワードを同じ頁に書込むことができる。この
各々のワードに対し、頁アドレスは同じであり、新しい
列アドレスだけを発生する必要がある。言い換えれば、
新しい頁アドレスを発生することを必要としないで、多
数の書込みサイクルを行うことができる。このアドレス
・モードをこの明細書では「拡張頁モード・アドレス動
作」と呼び、メモリにデータを書込むのに必要な時間を
短縮する。例えば、各々の書込みサイクルに対し、頁及
び列アドレスを発生するのに６０ ｎｓを必要とする代
りに、列アドレスを発生するには３０ｎｓしか必要とし
ないことがある。
【００４０】拡張頁モード・アドレス動作のこの例で
は、ビット平面０に対し、最初のワードは、ＳＬＭ １
８の行０に対しビット０の最初の４８個の値を含んでい
る。次の５ワードは、行０の２５６画素の残りの値を含
んでいる。これらの６ワードが、同じ頁アドレス及び異
なる列アドレスを使う。
【００４１】次の２５６ビットは、新しいビット平面に
対するデータを持っている。すなわち、次の６個のメモ
リ入力ワードに対し、新しい頁アドレスが発生される。
しかし、これらの６ワードに対して同じ頁アドレスを使
うことができる。
【００４２】２５６画素に対する各々のビット平面を書
込むというこの過程は、２５６画素全部に対するデータ
がＤＲＡＭ ２５に書込まれるまで続けられる。その
後、次の２５６画素に対するデータが書込まれる。この
書込み過程は、ＤＲＡＭ ２５がデータ・フレーム全体
を受取るまで、夫々次の２５６画素に対するデータを供
給するフォーマット装置２１の間で切替わる。
【００４３】実際には、メモリ入力ワードの寸法及びフ
ォーマット装置２１の長さは、最初にＤＲＡＭ ２５か
らＳＬＭ １６に対するデータの所望のデータ速度を計
算することによって決定される。このデータ速度は、所
望の分解能、フレーム速度、及び１フレームあたりのビ
ット平面負荷の数に基づく。ＤＲＡＭ ２５に書込まれ
るデータが、読み出されるデータに遅れないものと想定
する。
【００４４】ここで説明する例では、毎秒６０フレーム
のフレーム速度内に３色全部を表示しなければならない
カラー・ホィール装置に対する８００×６００個の表示
を発生するために、毎秒９００ギガビットのデータ速度
が望まれる。フレームあたり１０ビット平面の負荷があ
るはずである（あるビット平面は１回よりも多くロード
され、各々のロードでその表示時間の一部分の間表示さ
れる）。
【００４５】データ速度から、必要なＤＲＡＭバスの幅
を計算することができる。前に述べた拡張頁モード書込
みでは、このモードに対するアクセス時間が想定され
る。この例では、３０ ｎｓの拡張頁モード・アクセス
時間を想定する。例えば、３０ｎｓのアクセス時間しか
持たないメモリ・チップは、１ピンあたり３３ ＭＨｚ
で運転されるが、６０ ｎｓのアクセス時間を必要とす
るチップは、その半分の速さで運転すればよい。真のメ
モリ速度は、他の場合には６０ ｎｓになるある回数の
アクセス時間を３０ ｎｓに短縮するフォーマット装置
２１の特定の長さに対して計算することができる。所望
のデータ速度をメモリ速度で除算して、必要とする出力
ピンの数を決定することができる。上に述べた例では、
こういう計算により、所望のバスの幅は４８ビット（１
２チップ×４ピン／チップ）になる。
【００４６】図４は、３つのＳＬＭ １６を持つ表示装
置用に構成した別の例のＤＲＡＭ２５を示す。図１につ
いて前に述べたように、各々のＳＬＭ １６が異なる色
（赤、緑又は青）の画像を表示し、３つの画像が組合わ
される。赤、緑及び青のデータが、異なるＳＬＭ １６
に送出すために、３つの異なるデータ通路をたどる。こ
のような装置では、データ通路毎に１つずつ、３つのフ
ォーマット及びフレーム・バッファ装置１５がある。各
々の装置１５は、図２と同様な構成を持つ。すなわち、
図４では、ＤＲＡＭ ２５は、各々の色に対して２つず
つある６個のＤＲＡＭ ２５の内の１つを表す。
【００４７】図４のＤＲＡＭ ２５は、８００×６００
の分解能を持つＳＬＭ １６用に構成されている。これ
は１７ビット平面までを記憶することができる。メモリ
入力ワードの寸法は３２ビットである。夫々のフォーマ
ット装置２１が２５６画素の奥行きを持つと想定してい
る。従って、相次ぐビット平面データの２５６ビット
が、ＤＲＡＭ ２５に送り出される。これによって、所
定の頁アドレスに８ワードを書込むことができ、新しい
８列に対するアドレスだけが必要である。言い換えれ
ば、これらの８個のメモリ入力ワードに対し、１つの頁
アドレスしか発生する必要がない。メモリ入力ワードの
寸法が異なることによる違い以外は、ＤＲＡＭ ２５に
対するデータの書込みは前に述べたのと同じである。
【００４８】下記の表は、装置１０の他の形式に対し、
メモリ入力ワードの寸法をどのように計算することがで
きるかを示している。前に述べた例の場合と同じく、３
０ｎｓの拡張頁モード・アクセス時間を想定している。
「実現可能なバス幅」は、４ビットの入力ワード寸法を
持つＤＲＡＭチップが利用できることを想定しており、
これらのチップが上に述べた例に示すように組合わされ
て、４の倍数であるメモリ入力ワードの寸法になる。フ
ォーマット装置２１の画素の奥行き（Ｎの値）は、各フ
レームの間に、メモリ・アクセスに利用し得る時間の関
数である。
【００４９】
【表１】
【００５０】他の実施例 この発明を特定の実施例について説明してきたが、この
説明はこの発明を制約するものと解してはならない。当
業者には、ここに示した実施例の種々の変更並びにこの
他の実施例が容易に考えられよう。従って、特許請求の
範囲は、この発明の範囲内に属するこのような全ての変
更を包括することを承知されたい。
【００５１】以上の説明に関し、更に以下の項目を開示
する。 （１） 空間光変調器に対するビット平面データを送出
すように作用し得るフォーマット／バッファ装置に於い
て、何れもＮ個の画素に対する多重ビット画素データを
受取り、一方のフォーマット装置は同じ重みを持つＮ個
のビットを出力するように作用し得ると共に他方のフォ
ーマット装置が次のＮ個の画素を受取るように作用し得
る１対のフォーマット装置と、該１対のフォーマット装
置の出力を選択するように作用し得る第１のマルチプレ
クサと、前記Ｎ個のビットをビット平面ワードに分割す
るように作用し得る第２のマルチプレクサと、ビット平
面ワードを受取るように作用し得ると共に、何れも頁数
によって決定される寸法を持ち、各々の頁がメモリ入力
ワードの寸法に列数を乗じた値によって決定される寸法
を持っていて、各々のメモリが頁及び列によってアドレ
ス可能であるような１対のＤＲＡＭ（ダイナミック・ラ
ンダムアクセス・メモリ）フレーム・バッファ・メモリ
とを有し、前記メモリ入力ワードの寸法は所望のデータ
速度によって決定され、Ｎが該入力ワードの寸法の倍数
であって、同じ１つの頁内にある多数の列に前記Ｎ個の
ビットを書込むことができるくらいに大きく、更に、前
記頁及び列に対するアドレスを供給するＤＲＡＭ制御装
置を有するフォーマット／バッファ装置。
【００５２】（２） 項１記載のフォーマット／バッフ
ァ装置に於いて、前記第２のマルチプレクサが、前記フ
レーム・バッファ・メモリが受取ったのと同じ寸法のビ
ット平面ワードを供給するフォーマット／バッファ装
置。 （３） 項１記載のフォーマット／バッファ装置に於い
て、前記第２のマルチプレクサが前記フレーム・バッフ
ァ・メモリが受取ったのとは異なる寸法のビット平面ワ
ードを供給し、前記ＤＲＡＭ制御装置が前記ビット平面
ワードの寸法を同形にするフォーマット／バッファ装
置。 （４） 項１記載のフォーマット／バッファ装置に於い
て、前記フォーマット装置が、各々の画素のビットを多
重化することによって前記Ｎ個のビットを出力するフォ
ーマット／バッファ装置。
【００５３】（５） ＤＲＡＭ（ダイナミック・ランダ
ムアクセス・メモリ）装置を使って、空間光変調器に対
するビット平面データを送出すように作用し得るフレー
ム・バッファを作る方法に於いて、Ｎ個の画素に対する
多重ビット画素データのフォーマットを定めることによ
り、次のＮ個の画素のフォーマットを定める前に、同じ
重みを持つＮ個のビットを作り、前記Ｎ個のビットをＤ
ＲＡＭ（ダイナミック・ランダムアクセス・メモリ）フ
レーム・バッファ・メモリに書込み、該メモリは頁数に
よって定められる寸法を持ち、各頁はメモリ入力ワード
の寸法に列数を乗じた値によって決定される寸法を持っ
ていて、メモリが頁及び列によってアドレス可能である
ようになっており、前記メモリ入力ワードの寸法が所望
のデータ速度によって決定され、Ｎが前記メモリ入力ワ
ードの寸法の倍数であって、同じ頁内にある多数の列に
書込むことによって、前記書込む工程を実施することが
できるくらいに大きい方法。
【００５４】（６） 項５記載の方法に於いて、前記フ
ォーマットする工程が二重バッファ・メモリ装置を用い
て実施される方法。 （７） 項５記載の方法に於いて、前記書込む工程が二
重バッファ・メモリ装置を用いて実施される方法。
【００５５】（８） ビット平面のフォーマットにした
データを表示するために空間光変調器１６を使う表示装
置１０に対するフォーマット及びフレーム・バッファ装
置２０を説明した。フォーマット装置２１が多重ビット
画素データをビット平面データに変換する。フレーム・
バッファ・メモリ２５は普通のＤＲＡＭ装置で構成され
る。ＤＲＡＭを使えるようにするため、フォーマット装
置２１は多数の相次ぐ画素に作用し、この画素の数は、
拡張頁モードのＤＲＡＭのアドレス動作ができるように
するのに十分である。
【図面の簡単な説明】
【図１】全色の完全な動きを示す表示を発生するために
空間光変調器を用い、この発明によるフォーマット及び
フレーム・バッファ装置を持つ投写表示装置のブロック
図。
【図２】図１のフォーマット及びフレーム・バッファ装
置のブロック図。
【図３】図２のＤＲＡＭの１実施例を示す図。
【図４】図２のＤＲＡＭの別の実施例を示す図。
【符号の説明】
１６ 空間光変調器 ２１ フォーマット装置 ２２、２３ マルチプレクサ ２５ ＤＲＡＭ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 空間光変調器に対するビット平面データ
    を送出すように作用し得るフォーマット／バッファ装置
    に於いて、 何れもＮ個の画素に対する多重ビット画素データを受取
    り、一方のフォーマット装置は同じ重みを持つＮ個のビ
    ットを出力するように作用し得ると共に他方のフォーマ
    ット装置が次のＮ個の画素を受取るように作用し得る１
    対のフォーマット装置と、 該１対のフォーマット装置の出力を選択するように作用
    し得る第１のマルチプレクサと、 前記Ｎ個のビットをビット平面ワードに分割するように
    作用し得る第２のマルチプレクサと、 ビット平面ワードを受取るように作用し得ると共に、何
    れも頁数によって決定される寸法を持ち、各々の頁がメ
    モリ入力ワードの寸法に列数を乗じた値によって決定さ
    れる寸法を持っていて、各々のメモリが頁及び列によっ
    てアドレス可能であるような１対のＤＲＡＭ（ダイナミ
    ック・ランダムアクセス・メモリ）フレーム・バッファ
    ・メモリとを有し、 前記メモリ入力ワードの寸法は所望のデータ速度によっ
    て決定され、Ｎが該入力ワードの寸法の倍数であって、
    同じ１つの頁内にある多数の列に前記Ｎ個のビットを書
    込むことができるくらいに大きく、更に、 前記頁及び列に対するアドレスを供給するＤＲＡＭ制御
    装置を含むフォーマット／バッファ装置。
  2. 【請求項２】 ＤＲＡＭ（ダイナミック・ランダムアク
    セス・メモリ）装置を使って、空間光変調器に対するビ
    ット平面データを送出すように作用し得るフレーム・バ
    ッファを作る方法に於いて、 Ｎ個の画素に対する多重ビット画素データのフォーマッ
    トを定めることにより、次のＮ個の画素のフォーマット
    を定める前に、同じ重みを持つＮ個のビットを作り、 前記Ｎ個のビットをＤＲＡＭ（ダイナミック・ランダム
    アクセス・メモリ）フレーム・バッファ・メモリに書込
    み、該メモリは頁数によって定められる寸法を持ち、各
    頁はメモリ入力ワードの寸法に列数を乗じた値によって
    決定される寸法を持っていて、メモリが頁及び列によっ
    てアドレス可能であるようになっており、 前記メモリ入力ワードの寸法が所望のデータ速度によっ
    て決定され、Ｎが前記メモリ入力ワードの寸法の倍数で
    あって、同じ頁内にある多数の列に書込むことによっ
    て、前記書込む工程を実施することができるくらいに大
    きい方法。
JP9234938A 1996-08-30 1997-08-29 フォーマット／バッファ装置 Pending JPH1091123A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2492396P 1996-08-30 1996-08-30
US024923 1996-08-30

Publications (1)

Publication Number Publication Date
JPH1091123A true JPH1091123A (ja) 1998-04-10

Family

ID=21823053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9234938A Pending JPH1091123A (ja) 1996-08-30 1997-08-29 フォーマット／バッファ装置

Country Status (3)

Country Link
US (1) US6118500A (ja)
EP (1) EP0827129A3 (ja)
JP (1) JPH1091123A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144356A (en) * 1997-11-14 2000-11-07 Aurora Systems, Inc. System and method for data planarization
US6504550B1 (en) * 1998-05-21 2003-01-07 Mitsubishi Electric & Electronics Usa, Inc. System for graphics processing employing semiconductor device
US6535218B1 (en) * 1998-05-21 2003-03-18 Mitsubishi Electric & Electronics Usa, Inc. Frame buffer memory for graphic processing
EP2309482A3 (en) * 1998-10-30 2013-04-24 Semiconductor Energy Laboratory Co, Ltd. Field sequantial liquid crystal display device and driving method thereof, and head mounted display
US20020067435A1 (en) * 1998-12-21 2002-06-06 Mark Rapaich Digital yuv video equalization gamma and correction
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7012601B2 (en) 2000-09-07 2006-03-14 Actuality Systems, Inc. Line drawing for a volumetric display
ATE345650T1 (de) 2000-09-07 2006-12-15 Actuality Systems Inc Volumetrische bildanzeigevorrichtung
US7038689B2 (en) * 2002-02-19 2006-05-02 Intel Corporation Sparse refresh double-buffering
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
US7071908B2 (en) 2003-05-20 2006-07-04 Kagutech, Ltd. Digital backplane
US7903104B2 (en) * 2007-03-21 2011-03-08 Spatial Photonics, Inc. Spatial modulator display system using two memories and display time slices having differing times
WO2015138737A1 (en) * 2014-03-12 2015-09-17 Brass Roots Technologies, LLC Bit plane memory system
CN115410525B (zh) * 2022-10-31 2023-02-10 长春希达电子技术有限公司 亚像素寻址方法、装置、显示控制系统和显示屏

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9024978D0 (en) * 1990-11-16 1991-01-02 Rank Cintel Ltd Digital mirror spatial light modulator
CA2063744C (en) * 1991-04-01 2002-10-08 Paul M. Urbanus Digital micromirror device architecture and timing for use in a pulse-width modulated display system
US5307056A (en) * 1991-09-06 1994-04-26 Texas Instruments Incorporated Dynamic memory allocation for frame buffer for spatial light modulator
US5254980A (en) * 1991-09-06 1993-10-19 Texas Instruments Incorporated DMD display system controller
US5255100A (en) * 1991-09-06 1993-10-19 Texas Instruments Incorporated Data formatter with orthogonal input/output and spatial reordering
US5452024A (en) * 1993-11-01 1995-09-19 Texas Instruments Incorporated DMD display system
CA2134370A1 (en) * 1993-11-04 1995-05-05 Robert J. Gove Video data formatter for a digital television system
EP0709822A3 (en) * 1994-10-31 1996-07-31 Texas Instruments Inc Improvements in or in connection with a data formatting device and frame memories
US5663749A (en) * 1995-03-21 1997-09-02 Texas Instruments Incorporated Single-buffer data formatter for spatial light modulator

Also Published As

Publication number Publication date
EP0827129A2 (en) 1998-03-04
US6118500A (en) 2000-09-12
EP0827129A3 (en) 1999-08-11

Similar Documents

Publication Publication Date Title
US5990982A (en) DMD-based projector for institutional use
US6151074A (en) Integrated MPEG decoder and image resizer for SLM-based digital display system
US5519450A (en) Graphics subsystem for digital television
JP4215287B2 (ja) 映像表示システムおよびそのアドレッシング方法
US5663749A (en) Single-buffer data formatter for spatial light modulator
US5969710A (en) Bit-splitting for pulse width modulated spatial light modulator
KR100335585B1 (ko) 비디오데이타처리시스템및방법
JP3273950B2 (ja) デジタルパルス幅変調ディスプレイシステムにおけるバンド幅及びフレームバッファサイズの低減
US8614723B2 (en) Apparatus and method for increasing compensation sequence storage density in a projection visual display system
JPH05260422A (ja) 空間的光変調器に対するフレームバッファにおける動的メモリ割当て
JPH08304720A (ja) イメージディスプレイシステムにおけるアーチファクト低減方法
US6118500A (en) DRAM bit-plane buffer for digital display system
EP0793214A1 (en) Display system with spatial light modulator with decompression of input image signal
US6833832B2 (en) Local bit-plane memory for spatial light modulator
EP0655724B1 (en) Single-frame display memory for spatial light modulator
EP0655723B1 (en) Digital memory for display system using spatial light modulator
JP2008217018A (ja) Ｓｌｍベースのデジタル表示装置のための集積ｍｐｅｇデコーダ及び画像リサイズ装置
JPH0846897A (ja) 空間的光変調器によるディジタル表示装置における直線化処理装置および方法
KR100413310B1 (ko) 픽셀데이타디스플레이방법
US8442332B2 (en) Bit plane encoding/decoding system and method for reducing spatial light modulator image memory size
JPH09149380A (ja) 標準ｔｖシステムおよびｈｄｔｖシステムの表示データをリフォーマットして記憶するメモリ構造体
JPH04256998A (ja) 高速カラー表示システムおよびその使用方法