KR100420568B1 - 높은 자기 공진 주파수 다중층 인덕터와 그 제조방법 - Google Patents

높은 자기 공진 주파수 다중층 인덕터와 그 제조방법 Download PDF

Info

Publication number
KR100420568B1
KR100420568B1 KR10-2000-7001755A KR20007001755A KR100420568B1 KR 100420568 B1 KR100420568 B1 KR 100420568B1 KR 20007001755 A KR20007001755 A KR 20007001755A KR 100420568 B1 KR100420568 B1 KR 100420568B1
Authority
KR
South Korea
Prior art keywords
conductor
coil
termination
coils
inductor
Prior art date
Application number
KR10-2000-7001755A
Other languages
English (en)
Other versions
KR20010023132A (ko
Inventor
헤르만 알. 퍼슨
토마스 엘. 베이크
제프리 티. 아델만
Original Assignee
비쉐이 데일 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비쉐이 데일 일렉트로닉스, 인코포레이티드 filed Critical 비쉐이 데일 일렉트로닉스, 인코포레이티드
Publication of KR20010023132A publication Critical patent/KR20010023132A/ko
Application granted granted Critical
Publication of KR100420568B1 publication Critical patent/KR100420568B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)

Abstract

본 발명은 높은 자기 공진 주파수 인덕터(38)와 이를 제조하는 방법에 관한 것이다. 인덕터(38)는 수직으로 이격하는 다수의 수평 도전체 코일(52, 60)을 포함하고, 이들은 각각 최상부 도전체 코일(69)과 최하부 도전체 코일(52)로 구성되며, 최상부 및 최하부 도전체 코일은 각각 도전체 종결부(40, 42)를 구비한다. 유전체 재료(46, 54)가 도전체 코일과 최상부 및 최하부 종결부 사이를 연장하여 이들을 분리시킨다. 유전체 재료는 도전체 코일의 인접쌍 사이, 최상부 도전체 코일과 최상부 종결부 사이 및 최하부 도전체 코일과 최하부 종결부 사이에 통신을 제공하기 위해 내부에 다수의 비아 홀을 구비한다. 다수의 도전 비아 홀(50, 58)은 비아 홀을 통해 연장하여 다수의 도전체 코일, 최상부 종결부 및 최하부 종결부를 서로에 대해 직렬로 연결시킨다.

Description

높은 자기 공진 주파수 다중층 인덕터와 그 제조방법 {HIGH SELF RESONANT FREQUENCY MULTILAYER INDUCTOR AND METHOD FOR MAKING SAME}
모든 인덕터는 자기 공진 주파수를 가진다. 자기 공진 주파수는 코일의 인덕턴스와 인덕턴스 코일의 잔류 캐패시턴스 사이의 역관계에 의해 결정된다. 잔류 캐패시턴스가 증가함에 따라, 자기 공진 주파수가 감소한다. 가능한 한 높은 자기 공진 주파수를 가지는 것이 중요한데, 그 이유는 인덕터로 하여금 더 높은 주파수에서 동작할 수 있도록 하기 때문이다. 결과적으로, 자기 공진 주파수를 최대화하기 위해, 인덕터내의 잔류 캐패시턴스를 감소시키는 것이 바람직하다.
도 2와 도 4는 전형적인 종래 기술의 인덕터(10)를 도시한다. 인덕터(10)는 코일 조립체(16)의 양쪽 단부에 고정된 두 개의 단부 종결부(12, 14)를 포함한다. 도 4를 참조하면, 코일 조립체(16)는 최상부 코일층(18), 다수의 중간 코일층(20) 및 최하부 코일층(22)을 구비한다. 코일층(18, 20, 22)은 서로에 대해 수직으로 이격하고 유전체(24)가 여러 층(18, 20, 22) 사이의 공간을 충전한다. 유전체(24)내의 비아 개구부(26)는 도전체 비아 충전제(28)로 충전되고, 이러한 충전제는 여러 코일층(18, 20, 22)을 서로에 대해 직렬로 연결하여 다중 권선 인덕턴스 코일을 형성한다.
최상부 코일층(18)은 최상부 코일층 연결부(30)에 의해 단부 종결부(14)와 전기적으로 접촉한다. 최하부 코일층(22)은 최하부 코일층 연결부(32)에서 단부 종결부(12)와 전기적으로 접촉한다.
도 4에 도시된 배치에서 고유한 두 종류의 고유한 캐패시턴스가 있다. 각각의 코일층(18, 20, 22) 사이에 참조부호 34로 표시된 캐패시턴스가 있다. 각각의 층 사이의 캐패시턴스는 서로에 대해 직렬이다.
직렬 캐패시턴스(34)에 부가하여, 참조부호 36으로 표시되는 다수의 병렬 캐패시턴스가 각각의 코일층(18, 20, 22)과 종결부(12, 14) 사이의 최외각 에지부 사이에 위치한다.
그러므로, 본 발명의 주된 목적은 개선된 높은 자기 공진 주파수 다중층 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 종래 기술의 인덕턴스 설계에 비해 자기 공진 주파수가 증가되는 개선된 인덕턴스와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 인덕턴스의 코일층과 종결부 사이의 캐패시턴스를 감소시킨 개선된 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 인덕터 코일의 단부와 종결부 사이의 접촉부를 제조하는데 있어서 더욱 신뢰성 있는 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 종래 기술의 장치에서 행해진 바와 같이 땜납 종결부를 형성하기 위한 담금(dipping) 처리를 선택적으로 제거하는 개선된 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 더 작은 부품을 제조하는 것을 가능케 하는 개선된 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 종래 기술의 인덕터 설계의 제조시 필요했던 인턱터의 측면에서 거친 에지부를 그라인딩(grinding) 또는 버핑(buffing)할 필요성을 선택적으로 제거하는 개선된 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 제조비용을 감소시키며, 제조수율을 증가시키고 그리고 부품의 신뢰성을 증진시키는 개선된 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명의 추가의 목적은 효율적이고, 장시간 지속되며 제조하기 용이한 개선된 인덕터와 이를 제조하는 방법을 제공하는 것이다.
본 발명은 높은 자기 공진 주파수 다중층 인덕터 및 그 제조방법에 관한 것이다.
도 1은 본 발명의 인덕터의 투시도.
도 2는 전형적인 종래 기술의 인덕터 코일의 투시도.
도 3은 도 1의 인덕터 코일의 분해도.
도 4는 도 2의 선 4-4를 따라 절취한 개략 측면도이고, 여러 층 사이의 거리는 예시를 위해 이들의 실제 크기보다 확대되었다.
도 5는 도 1의 선 5-5를 따라 절취한 개략 측면도.
도 6은 본 발명의 인덕터를 인쇄하기 위한 여러 인쇄 단계와 층의 평면도.
도 7은 본 발명의 인덕터의 선택적인 실시예를 형성하기 위한 여러 단계를 도시하는 투시도.
도 8은 본 발명의 인덕터의 선택적인 실시예를 형성하기 위한 여러 단계를 도시하는 투시도.
도 9는 본 발명의 인덕터의 선택적인 실시예를 형성하기 위한 여러 단계를 도시하는 투시도.
상기한 목적은 서로의 상부에 적층된 다수의 도전체 코일로 구성된 다중층 인덕터에 의해 달성된다. 각각의 도전체 코일은 실질적으로 수평면내에 위치하고, 다른 도전체 코일로부터 수직으로 이격한다. 도전체 코일중 하나는 모든 다른 도전체 코일의 상부에 위치하는 최상부 도전체 코일이고, 다른 도전체 코일은 모든 다른 도전체 코일의 하부에 위치하는 최하부 도전체 코일이다.
인덕터는 모든 다른 도전체 코일의 상부에 수직으로 이격하는 최상부 도전 종결부 및 모든 도전체 코일의 하부에서 이격하는 최하부 도전 종결부를 포함한다. 유전체 재료가 수직으로 이격한 도전체 코일과 최상부 및 최하부 종결부 사이에 제공되어 이들을 분리시킨다. 유전체 재료는 도전체 코일의 인접 쌍 사이, 최상부 도전체 코일과 최상부 종결부 사이 및 최하부 도전체 코일과 최하부 종결부 사이에 통신을 제공하는 다수의 비아 홀을 내부에 가진다. 다수의 도전 비아 연결부는 비아 홀을 통해 연장하여 다수의 도전체 코일, 최상부 종결부 및 서로에 대해 직렬인 최하부 종결부를 연결시킨다.
상기 설명에서 최상부, 최하부, 상부 및 하부라는 용어를 사용하는데, 이러한 용어는 방향을 나타내기 위한 것으로만 사용된다. 두 종결부는 인덕터의 마주하는 측면상에 위치하고, 여러 코일층은 서로에 대해 수평으로 이격한다. 이는 본 발명의 바람직한 실시예이다.
본 발명의 방법은 1차 코일 단부 및 2차 코일 단부, 상기 1차 코일 단부와 2차 코일 단부 사이에서 서로에 대해 직렬로 연결된 다수의 도전체 코일층 및 상기 도전체 코일층 사이에 교대로 삽입된 다수의 유전체층을 구비하는 인덕터 코일을 형성하는 단계를 포함한다. 제 1 유전체층이 1차 코일 단부 상부에 형성되고, 제 1 유전체층은 1차 코일 단부 상부에 레지스터링된 정렬로 위치하는 제 1 비아 홀을 구비한다. 제 1 비아 홀은 도전체 재료로 충전되어 1차 코일 단부와 접속하는 제 1 비아 충전부를 형성한다.
도전성 제 1 종결부가 1차 코일 단부에 제 1 종결부를 접속시키기 위해 제 1 비아 충전부와 전기 접촉하는 제 1 유전체층이 상부에 형성된다.
제 2 유전체층이 2차 코일 단부 상부에 형성되고, 제 2 유전체층은 2차 코일 단부 상부에 레지스터링된 정렬로 위치하는 제 2 비아 홀을 구비한다. 제 2 비아 홀은 도전성 재료로 충전되어 상기 2차 코일 단부와 접속하는 제 2 비아 충전부를 형성한다.
도 1을 참조하면, 참조부호 38은 본 발명의 인덕터를 나타낸다. 인덕터(38)는 일측면상의 제 1 종결부(40) 및 다른 측면상의 제 2 종결부(42)를 포함한다. 이들 사이를 코일 조립체(44)가 연장한다.
코일 조립체(44)인 도 3을 참조하면, 인덕터(38)는 최하부 종결부(40) 상부에 인쇄된 최하부 유전체층(46)을 포함한다. 유전체층(46)은 도전성 재료로 구성된 최하부 비아 충전부(50)에 의해 충전되는 최하부 비아 홀(48)을 구비한다. 비아 충전부(50)는 제 2 종결부(40)와 전기 접촉하고, 최하부 유전체(46)의 상부 표면상에 인쇄된 제 1 도전체 코일층(52)과도 접속된다.
도전체 코일층(52)의 일 단부 상부에 레지스터링된 제 2 비아 개구부(56)를 가진 제 2 유전체층(54)이 최하부 유전체층(46)과 1차 코일층(52) 상부에 인쇄된다. 제 2 비아 충전부(58)가 비아 홀(56) 내부에 위치하고 1차 코일층(52)과 제 2 유전체층(54)의 상부 표면상에 인쇄된 2차 코일층(60) 사이에 접속을 제공한다. 유전체층(46, 54)은 인덕터에 대해 요구되는 코일 턴 수를 얻기 위해, 필요한 수만큼 선택적으로 반복된다. 도 3은 5개의 분리 코일층과 6개의 분리 유전체층을 도시한다. 내부에 비아 충전부(58)를 하우징하는 비아 홀(56)을 구비하는 최상부 유전체층(54)이 최상부 유전체층(46)과 최상부 도전체 코일(52) 상부에 인쇄된다. 비아 개구부(56)에 레지스터링된 탭(62)을 가지는 2차 종결부(42)가 최상부 유전체층(54) 상부에 인쇄된다. 따라서, 비아 충전부(58)는 최상부 도전체 코일층(52)과 제 2 종결부(42) 사이에 접속을 제공한다.
도 6은 도 3의 층을 인쇄하는데 사용되는 여러 인쇄 패턴을 도시한다.
인쇄 동작은 자신의 상부 표면을 덮는 적절한 선택적인 "버퍼"("소모성 버퍼")로 구성된 층을 기진 기판상에서 수행된다. 버퍼는 인쇄 동작이 완결된 이후 기판으로부터 벗겨질 수 있기에 충분한 두께를 가진다. 기판은 다수의 인덕터 조립체가 버퍼층상에 매트릭스 형태로 동시에 인쇄될 수 있도록 하기에 충분히 크다.
초기 인쇄 단계가 A로 도시되어 있고, A에 도시된 제 1 종결부(40)를 인쇄하는 단계를 포함한다. 다음으로, 제 1 유전체층(46)이 제 1 종결부(40) 상부에 인쇄된다. 다음 인쇄 단계가 C로 도시되고, 비아 개구부(48)내 비아 충전부(50)를 인쇄하는 단계를 구비한다. D에서, 제 1 도전체 코일층(52)이 비아 충전부(50)와 접촉하는 유전체층(46) 상부에 인쇄된다.
E에서, 내부에 비아 개구부(56)를 가진 제 2 유전체층(54)이 도시된다. F는 비아 충전부(58)의 인쇄 패턴을 도시하고, G는 비아 충전부(58)와 레지스터링된 정렬로 유전체층(54) 상부에 인쇄되는 2차 코일 도전체(60)에 대한 인쇄 패턴을 도시한다. H와 I는 유전체층(46)과 비아 충전부(50)를 다시 도시한다. 유전체층(46, 54)은 원하는 횟수만큼 선택적으로 반복될 수 있다. 도 3에 도시된 실시예에서, 최상부층은 유전체층(54)으로 도시되지만, 최상부층이 패턴(46)을 가지는 것도 가능하다. 어떠한 경우라도, 상부 종결부(42)가 최상부 유전체층의 상부에 인쇄되고 비아 충전부(50 또는 58)에 의해 하부에 위치하는 도전체 코일과 전기 접촉한다.
바람직한 실시예에서, 종결부를 제공하기 위해 인덕터를 담그는 것(dipping)이 불가능한데, 그 이유는 종결부가 이미 제자리에 위치하기 때문이다. 종결부가 바람직한 실시에서 부품의 에지부 주위로 연장하지 않기 때문에, 종래 기술의 장치에서 요구되는 바와 같이 조립 이후 부품의 텀블링(tumbling)을 위한 어떠한 요구조건도 없다. 텀블링은 종결부가 인덕터의 에지부 주위를 감싸고 에지부가 둥글지 않을 때 매우 얇게 되기 때문에 종래 기술의 장치에서 필요했었다. 하지만, 도 9와 이하에서 설명될 선택적인 실시예에 따르면, 텀블링과 담금 단계가 사용된다는 것을 주목한다.
도 4와 도 5에는 종래기술에 대한 본 발명의 장점이 도시된다. 본 발명에서, 종결부(40, 42)는 서로에 대해 평행하고, 코일 조립체내의 코일층의 단부 에지부와 마주하며 아랫쪽으로 연장하지 않는다. 결과적으로, 종래 기술에서 도시된 병렬 캐패시턴스(36)와 유사한 어떠한 병렬 캐패시턴스도 없다. 마주하는 코일층 사이에 직렬 캐패시턴스(34)가 여전히 존재하지만, 병렬 캐패시턴스(36)의 제거는 본 발명의 각각의 인덕턴스 코일의 캐패시턴스를 상당히 감소시킨다.
상술된 인덕터(38)는 장착된 최하부면 즉, 회로기판과 접촉하는 면상에 어떠한 종결부 은(silver)도 가지지 않는다. 몇몇 환경에서, 인덕터의 장착된 최하부면상에 적은 양의 종결부 은을 가지는 것은 바람직하다. 도 7-9는 인덕터의 장착된 최하부면상에 적은 양의 종결부 은을 제공하는데 사용될 수 있는 두 가지 선택안을 도시한다. 어떠한 선택안이든지, 은에 의해 덮인 여분의 영역은 인덕터의 자기 공진 주파수에 악영향을 방지하도록 적어야만 한다.
도 7은 스크린 인쇄 가공 동안 유전체 재료내 작은 홈(64)을 형성하는 단계를 포함하는 첫 번째 선택안을 도시한다. 홈(64)은 커트(cut)가 개별 인덕터를 분리 절단하도록 하는 위치를 따라 형성된다. 도 7-9에서, 절단선은 점선으로 도시된다. 홈(64)은 절단 단계가 수행되기 이전에 은으로 충전된다. 이는 도 7의 E로 도시된 바와 같이 인덕터의 장착된 최하부면상에 적은 양의 감싸진 은(66)이 남게한다. 이러한 첫 번째 선택안을 수행하는 단계가 이하에서 설명된다. 가장 먼저, 은으로 구성된 층(68)이 도 7의 A로 도시된 바와 같이 스크린 인쇄된다. 이러한 은으로 구성된 층(68)은 결국에는 4개의 분리 인덕터상의 제 1 종결부(40)를 형성한다. 다음으로, 추가의 은으로 구성된 좁은 상승된 범프(70)가 은으로 구성된 제 1 층(68)상에 증착된다. 범프(70)는 반전된 홈을 형성한다. 범프(70)는 절단선을 따라 스크린 인쇄 또는 다른 수단에 의해 증착된다. 이러한 두 단계의 조합이 도 7의 B에 도시된다. 다음으로, 인덕터의 코일 조립체(44)가 상술된 일반적인 스크린 인쇄 단계를 사용하여 형성된다. 도 7이 이후에 절단될 4개의 인덕터의 형성을 도시한다는 점을 주목한다. 부품의 인쇄된 최상부상의 홈(64)이 "습윤(wet) 스택" 스크린 인쇄 가공의 마지막 몇몇 인쇄 동안 홈(64) 영역에 유전체 잉크를 제공하지 않음으로써 간단히 형성될 수 있다. 이러한 단계는 도 7의 C에 도시된 구조물을 형성한다. 제 2 종결부(42)를 형성하기 위해, 제 2의 은으로 구성된 층(72)이 인덕터 몸체 상부에 스크린 인쇄되어 은 잉크가 이전 단계에서 형성된 홈(64) 내부로 유입될 수 있도록 한다. 이에 따른 결과로서의 구조물이 도 7의 D에 도시되어 있다. 마지막으로, "습윤 스택"이 개별 부품으로 절단되어 도 7의 E에 도시된 인덕터(38A)를 형성한다.
도 8은 상술된 "습윤 스택"의 인쇄된 최하부면상에 홈(64)을 형성하는 선택적인 방법을 도시한다. 도 8에 도시된 이러한 선택적인 방법에서, 홈(64)은 톱으로 절단되어 형성된다. 이하의 설명은 이러한 방법을 실행하는데 필요한 단계에 관한 것이다. 가장 먼저, 인덕터 몸체가 상술된 일반적인 스크린 인쇄 단계를 사용하여 인쇄된다. 부품의 인쇄된 최상부면상의 홈(64)은 "습윤 스택" 스크린 인쇄 가공의 마지막 수 개의 인쇄 동안 홈(64) 영역에 유전체 잉크를 제공하지 않음으로써 간단하게 형성될 수 있다. 이에 따른 결과로서의 구조물이 도 8의 A에 도시된다. 다음으로, 은으로 구성된 제 2층(72)이 스크린 인쇄되어, 은 잉크가 이전 단계에서 형성된 홈(64)으로 유입될 수 있도록 한다. 이에 따른 결과로서의 구조물이 도 8의 B에 도시된다. 다음으로, "습윤 스택"이 도 8의 C에 도시된 바와 같이 최상부로부터 최하부로 반전된다. 다음으로, 다른 호(64)가 도 8에 D로 도시된 바와 같이 톱으로 절단된다. 다음으로, 은으로 구성된 제 1층(68)이 스크린 인쇄 또는 다른 수단에 의해 절단되어, 은 잉크가 앞서 톱으로 절단된 홈(64)으로 유입되고 충전한다. 이에 따른 결과로서의 구조물이 도 8의 E에 도시된다. 마지막으로, "습윤 스택"이 점선을 따라 개별 부품으로 절단되어 도 8의 F에 도시된 바와 같이 개별 인덕터(38B)가 된다. 도시된 바와 같이, 종결부(40, 42)는 감싸는 은(66)을 포함한다.
두 번째이긴 하지만 덜 바람직한 선택안은 종결부 은을 제공하는 담금 가공을 사용한다. 이러한 선택안을 사용하여, 어떠한 종결부 은도 스크린 인쇄 방법을 사용하여 부품에 제공되지 않는다. 차라리, 부품은 약간의 각도로 종결부 은으로 담궈져 부품의 장착된 최하부면을 약간 감싸는 종결부를 형성한다. 이러한 선택안을 실행하기 위해, 부품은 상술된 인쇄 가공을 사용하여 형성되어 도 9의 A에 도시된 "습윤 스택"을 형성한다. 4개의 부품이 동시에 형성되는 것으로 도시된다는 것을 주목한다. 다음으로, 개별 부품은 도 9의 A에 도시된 점선을 따라 절단된다. 각각의 개별 부품은 부품의 코너를 둥글게 하도록 텀블링된다. 다음으로, 부품은 기울여져 종결부 은에 담궈지고 도9의 B에 도시된 바와 같이 종결부(40, 42)와 감싸진 은(66)을 형성한다.
부품의 장착된 최하부면상에 적은 양의 종결부 은을 제공하도록 상술된 방법을 사용하여, 종결부 은으로 덮인 부품의 인쇄된 최상부 및 인쇄된 최하부면의 양은 각각의 면의 전체 표면 영역의 대략 반 정도이다. 이는 캐패시턴스를 최소화하고 이에 따라 결과로서의 인덕터의 자기 공진 주파수를 최대화하는데 중요하다.
코일의 대한 캐패시턴스가 감소되기 때문에 종래 기술에 비해 본 발명의 자기 공진 주파수는 상당히 증가된다. 자기 공진 주파수는 인덕터의 캐패시턴스에 반비례하고 따라서, 공진 주파수를 증가시키는 잔류 캐패시턴스를 감소시킨다. 이는 인덕터가 높은 공진 주파수를 가지도록 하고 인덕터로 하여금 동일한 공진 주파수를 가진 종래의 장치보다 훨씬 더 작은 크기로 제조될 수 있도록 한다.
본 발명의 다른 장점은 종래 기술의 장치내에 땜납 종결부를 형성하는데 필요한 담금 가공을 사용하지 않는 것이다. 더욱이, 종결부(40, 42)와 인덕터내의 코일 사이의 접촉이 종래 기술의 인덕터의 종결부(12, 14)와 여러 인덕턴스 코일층 사이의 접촉보다 더 큰 신뢰성을 가진다. 이는 종결부(42, 40)와 접촉하는 비아 충전부(58, 50)에 의한 직접적인 접촉 때문이다. 종래 기술의 장치에서는, 종결부(12, 14)를 위치시키기 이전에 조립된 인덕터의 에지부를 그라인딩 또는 버핑(buffing)할 필요가 있었다. 이는 연결부(30, 32)가 명확하고 신뢰성이 있도록 한다. 이러한 그라인딩 또는 버핑은 본 발명에서는 필요하지 않다.
본 발명의 다른 장점은 종래 기술의 장치내에 땜납 종결부(12, 14)를 형성하는데 필요한 여러 그라인딩과 버핑 단계 및 담금 가공을 사용하지 않음으로써 비용이 절감된다는 것이다.도면과 상세한 설명에서, 본 발명의 바람직한 실시예가 개시되었으며, 비록 특정 용어가 사용되었지만, 이들은 일반적으로 사용되는 용어이며 제한을 위한 것이 아니라 설명을 위한 것이다. 형태 및 부품 뿐만 아니라 동등물의 대체에서의 변화가 본 발명의 정신 및 범위를 벗어남없이 가능하다는 것을 알 수 있으며, 이하의 청구항에 개시된다.

Claims (7)

  1. 다중 인덕터로서, 상기 인덕터의 코일층(52, 60)과 종단부(40, 42) 사이의 낮은 캐패시턴스로 인해 높은 자기 공진 주파수를 가진 다중층 인덕터(38)로서,
    서로의 상부에 적층된 다수의 도전체 코일(52, 60)을 포함하는데, 상기 도전체 코일(52, 60) 각각은 수평면상에 위치하고, 다른 코일로부터 이격하여 위치하고, 상기 도전체 코일(52, 60)중 하나는 상기 도전체 코일(52, 60)의 다른 모든 코일 상부에 위치하는 최상부 도전체 코일(52)이고, 상기 도전체 코일중 다른 하나(60)는 상기 도전체 코일(52, 60)의 다른 모든 코일의 하부에 위치하는 최하부 도전체 코일(60)이며;
    상기 모든 도전체 코일(52, 60) 상부에 수직으로 이격하는 최상부 도전 종결부(42);
    상기 모든 도전체 코일(52, 60) 하부로 이격하는 최하부 도전 종결부(40);
    상기 수직으로 이격한 도전체 코일(52, 60)과 상기 최상부 및 최하부 종결부(40, 42) 사이를 연장하여 이들을 분리시키는 유전체 재료(46, 54)를 포함하는데, 상기 유전체 재료(46, 54)는 상기 도전체 코일(52, 60)의 인접쌍 사이, 상기 최상부 도전체 코일(52, 60)과 상기 최상부 종결부(42) 사이, 및 상기 최하부 도전체 코일(52, 60)과 상기 최하부 종결부(40) 사이에 전기적인 통신을 제공하는 다수의 비아 홀(48, 56)을 내부에 구비하고; 및
    상기 비아 홀(48, 56)을 통해 연장하여 상기 다수의 도전체 코일(52, 60), 상기 최상부 종결부(42) 및 상기 최하부 종결부(40)를 서로에 대해 직렬로 연결시키는 다수의 도전체 비아 연결부(50, 58)를 포함하며, 상기 도전체 코일은 최외각 에지를 가지며 병렬 캐패시턴스가 없도록 최외각 에지를 넘어 배치된 도전체가 없는 다중층 인덕터.
  2. 제 1 항에 있어서, 상기 유전체 재료(46, 54)는 최상부 표면(54)과 최하부 표면(46) 구비하고, 상기 최상부 및 상기 최하부 도전 종결부(40, 42)는 각각 상기 유전체 재료(46, 54)의 상기 최상부(54) 및 상기 최하부 표면(46)상에 인쇄된 것을 특징으로 하는 다중층 인덕터.
  3. 제 2 항에 있어서, 상기 최상부 비아 도전체(58)는 상기 최상부 도전체 코일(52)을 상기 최상부 도전체 종결부(42)에 연결시키고, 상기 최하부 비아 도전체(50)는 상기 최하부 도전체 코일(52)을 상기 최하부 도전체 종결부(40)에 연결시키는 것을 특징으로 하는 다중층 인덕터.
  4. 다중층 인덕터 제조 방법으로서, 상기 인덕터의 코일층(52, 60)과 단자(40, 42) 사이의 낮은 캐패시턴스로 인해 높은 자기 공진 주파수를 가지는 다중층 인덕터(38) 제조 방법으로서,
    1차 코일 단부(56)와 2차 코일 단부(52), 상기 1차 코일(56) 및 상기 2차 코일 단부(52) 사이에서 서로에 대해 직렬로 연결된 다수의 도전체 코일층(52, 60), 및 상기 도전체 코일층(52, 60) 사이에 교대로 삽입된 다수의 유전체층을 포함한 도전체 코일(44);
    상기 1차 코일 단부(52) 상부에 제 1 유전체층(46)을 형성하는 단계를 포함하는데, 상기 제 1 유전체층(46)은 상기 1차 코일 단부 상부에 레지스터링된 정렬로 위치하는 제 1 비아 홀(46)을 구비하며;
    상기 제 1 비아 홀(48)을 도전 재료로 충전하여 상기 1차 코일 단부(52)와 전기적으로 연결된 제 1 비아 충전부(50)를 형성하는 단계;
    상기 제 1 종결부(40)를 상기 1차 코일 단부(52)에 전기적으로 연결시키기 위해, 상기 제 1 비아 충전부(50)와 전기적으로 접촉하는 상기 제 1 유전체층(46) 상부에 도전 종결부(40)를 형성하는 단계를 포함하는데, 상기 제 1 종결부(40)는 상기 다수의 도전체 코일층(52, 60) 상부에 위치하며; 및
    병렬 캐패시턴스를 제거하기 위해, 상기 다수의 도전체 층의 측면에 이격 배치된 도전체가 없도록 유지하는 단계를 포함하는 다중층 인덕터(38) 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
KR10-2000-7001755A 1997-08-21 1998-08-19 높은 자기 공진 주파수 다중층 인덕터와 그 제조방법 KR100420568B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/915,875 US5880662A (en) 1997-08-21 1997-08-21 High self resonant frequency multilayer inductor and method for making same
US08/915,875 1997-08-21

Publications (2)

Publication Number Publication Date
KR20010023132A KR20010023132A (ko) 2001-03-26
KR100420568B1 true KR100420568B1 (ko) 2004-03-02

Family

ID=25436367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7001755A KR100420568B1 (ko) 1997-08-21 1998-08-19 높은 자기 공진 주파수 다중층 인덕터와 그 제조방법

Country Status (11)

Country Link
US (1) US5880662A (ko)
EP (1) EP1005699B1 (ko)
JP (1) JP2001516144A (ko)
KR (1) KR100420568B1 (ko)
CN (1) CN1171253C (ko)
AT (1) ATE244923T1 (ko)
AU (1) AU9471498A (ko)
CA (1) CA2300954C (ko)
DE (1) DE69816305T2 (ko)
HK (1) HK1024979A1 (ko)
WO (1) WO1999009568A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
JP3307307B2 (ja) * 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
KR20000040049A (ko) * 1998-12-17 2000-07-05 김춘호 적층형 칩 인덕터
US6420953B1 (en) 2000-05-19 2002-07-16 Pulse Engineering. Inc. Multi-layer, multi-functioning printed circuit board
US6628531B2 (en) 2000-12-11 2003-09-30 Pulse Engineering, Inc. Multi-layer and user-configurable micro-printed circuit board
US6587025B2 (en) 2001-01-31 2003-07-01 Vishay Dale Electronics, Inc. Side-by-side coil inductor
JP2002246231A (ja) * 2001-02-14 2002-08-30 Murata Mfg Co Ltd 積層型インダクタ
US20030024111A1 (en) * 2001-08-02 2003-02-06 Aem, Inc. Dot penetration method for inter-layer connections of electronic components
US20060091534A1 (en) 2002-12-13 2006-05-04 Matsushita Electric Industrial Co., Ltd. Chip part manufacturing method and chip parts
US20060077029A1 (en) * 2004-10-07 2006-04-13 Freescale Semiconductor, Inc. Apparatus and method for constructions of stacked inductive components
US7355264B2 (en) * 2006-09-13 2008-04-08 Sychip Inc. Integrated passive devices with high Q inductors
CN101521087B (zh) * 2008-11-17 2012-12-05 深圳振华富电子有限公司 一种电感器及其制造方法
DE102012201847A1 (de) * 2012-02-08 2013-08-08 Würth Elektronik eiSos Gmbh & Co. KG Elektronisches Bauelement
US20130214890A1 (en) 2012-02-20 2013-08-22 Futurewei Technologies, Inc. High Current, Low Equivalent Series Resistance Printed Circuit Board Coil for Power Transfer Application
TWI566653B (zh) * 2014-11-14 2017-01-11 乾坤科技股份有限公司 無基板電子元件及其製造方法
JP6686979B2 (ja) * 2017-06-26 2020-04-22 株式会社村田製作所 積層インダクタ
KR102442385B1 (ko) * 2017-07-05 2022-09-14 삼성전기주식회사 박막형 인덕터
RU2719768C1 (ru) * 2019-09-25 2020-04-23 Самсунг Электроникс Ко., Лтд. Многослойная катушка индуктивности

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833972A (en) * 1969-09-11 1974-09-10 G Brumlik Self-adhering fastening filament

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833872A (en) * 1972-06-13 1974-09-03 I Marcus Microminiature monolithic ferroceramic transformer
JPH02172207A (ja) * 1988-12-23 1990-07-03 Murata Mfg Co Ltd 積層型インダクター
US5126707A (en) * 1989-12-25 1992-06-30 Takeshi Ikeda Laminated lc element and method for manufacturing the same
JP3073035B2 (ja) * 1991-02-21 2000-08-07 毅 池田 Ｌｃノイズフィルタ
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
US5302932A (en) * 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same
CA2158784A1 (en) * 1994-11-09 1996-05-10 Jeffrey T. Adelman Electronic thick film component termination and method of making the same
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833972A (en) * 1969-09-11 1974-09-10 G Brumlik Self-adhering fastening filament

Also Published As

Publication number Publication date
CN1171253C (zh) 2004-10-13
EP1005699B1 (en) 2003-07-09
ATE244923T1 (de) 2003-07-15
EP1005699A1 (en) 2000-06-07
WO1999009568A1 (en) 1999-02-25
DE69816305D1 (de) 2003-08-14
AU9471498A (en) 1999-03-08
CA2300954A1 (en) 1999-02-25
CN1273676A (zh) 2000-11-15
DE69816305T2 (de) 2004-05-27
US5880662A (en) 1999-03-09
HK1024979A1 (en) 2000-10-27
KR20010023132A (ko) 2001-03-26
JP2001516144A (ja) 2001-09-25
CA2300954C (en) 2006-03-14

Similar Documents

Publication Publication Date Title
KR100420568B1 (ko) 높은 자기 공진 주파수 다중층 인덕터와 그 제조방법
US7694414B2 (en) Method of manufacturing multilayered electronic component
EP0801803B1 (en) Improvements in ceramic chip fuses
KR100466884B1 (ko) 적층형 코일 부품 및 그 제조방법
KR100308446B1 (ko) 모놀리식 후막형 인덕터 및 그 제조 방법
EP0013460A2 (en) Miniaturized multi-layer flat electrical coil
US6483414B2 (en) Method of manufacturing multilayer-type chip inductors
US6587025B2 (en) Side-by-side coil inductor
JPH06215953A (ja) マグネット素子とその製造方法
US4475143A (en) Decoupling capacitor and method of manufacture thereof
US8327523B2 (en) High density planarized inductor and method of making the same
US6212060B1 (en) Multi-capacitor device
KR20050029927A (ko) 칩 인덕터
US6624735B2 (en) Three-terminal variable inductor and method of making the same
JP3765225B2 (ja) チップ型多連電子部品
US6597056B1 (en) Laminated chip component and manufacturing method
JPH0214770B2 (ko)
JP2539694B2 (ja) Ｌｃ複合モジュ―ルの製造方法
JP2003077739A (ja) チップ型インダクタ
MXPA00001805A (es) Inductor multicapas de alta frecuencia autoresonante y metodo para producirlo
US20160372258A1 (en) Buried inductive element structure of slim type
JP2002313629A (ja) チップ型インダクタ
JP2002118022A (ja) 積層インダクタ及びその製造方法
EP0602838A1 (en) Planar magnetic components
KR20000040049A (ko) 적층형 칩 인덕터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee