KR100418924B1 - 반도체소자의 커패시터 제조방법 - Google Patents
반도체소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR100418924B1 KR100418924B1 KR10-2001-0037668A KR20010037668A KR100418924B1 KR 100418924 B1 KR100418924 B1 KR 100418924B1 KR 20010037668 A KR20010037668 A KR 20010037668A KR 100418924 B1 KR100418924 B1 KR 100418924B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- forming
- semiconductor device
- dielectric film
- polysilicon
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 8
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
스텝커버리지 특성이 우수한 커패시터 유전체막을 구비하기에 알맞은 반도체소자의 커패시터 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 커패시터 제조방법은 커패시터의 유전체막을 형성할 때 챔버내의 온도를 점진적으로 증가시켜서 씨드 단계와 증착 단계의 두단계를 거쳐서 증착시키므로써 그 두께의 조절을 용이하게 하여 종횡비가 증가하여도 균일한 유전체막을 형성할 수 있다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 스텝커버리지 특성이 우수한 유전체막을 형성하기 위한 반도체소자의 커패시터 제조방법에 관한 것이다.
일반적으로 반도체소자가 고집적화됨에 따라 정보 전하를 저장할 기억소자를 효율적으로 축소하는 문제가 제기되나 커패시터가 차지하고 있는 영역의 축소는 기억된 정보의 유지를 위한 충분한 정전용량을 확보하는데 있어 제약 요소가 되고, α-particle에 의한 소프트 에러(Soft error) 및 노이즈에 의한 정보 전하를 유지하기 위해 기억소자의 축소에 관계없이 적정한 커패시터의 정전용량을 확보해야 한다.
이와 같은 정전용량의 확보를 위해 C=εAs/d(ε:유전율, As:표면적, d:유전체 두께)와 같은 등식에 의해서 커패시터 유전체막의 전극간 거리(d)를 최소화시키고, 커패시터 구조를 평면 적층, Cup(凹부), 실린더 형성으로 형성하여 표면적 증대를 추구하였다.
그러나 반도체 공정의 초미세화에 의해 커패시터의 구조적 개선을 통한 축소는 공정상의 한계에 이르러 더 이상의 축소가 불가능해져 기존 실리콘 계열의 유전체막이 아닌 Ta2O5, STO, BST나 PZT와 같은 고유전막의 개발이 필요하게 되었다.
이하, 종래 기술에 따른 반도체소자의 커패시터 제조방법에 대해 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 종래의 Ta2O5 유전체막을 구비한 커패시터의 구조단면도 이다.
종래는 커패시터의 유전체막을 Ta2O5로 형성할 때 챔버내의 온도를 일정하게 유지하면서 유전체막을 증착하는 방법을 사용한 것으로, 표면 반응에 의존하여 유전체막이 형성된다.
상기와 같은 방법에 의해서 커패시터 유전체막을 증착하면 도 3과 같이 바텀의 두께(B)가 상부의 두께(A)보다 얇아서 E=V/d(V/cm)관계에 의해 바텀 부위의 전계세기에 의해 커패시터 누설전류 특성이 나빠진다.
이와 같은 누설전류 특성 저하를 방지하기 위해서 바텀 두께를 두껍게하면 전체적으로 두께가 두꺼워져서 C/A=ε/d의 관계에 의해서 커패시터의 정전용량이 감소하게 된다.
그리고 컵구조의 개구부의 넓이가 좁아져서 후속으로 진행되는 커패시터 상부전극 증착시 바텀 부위에 상부전극이 증착되지 않는 현상이 발생하여 정전용량이 감소하게 된다.
또한 상기와 같은 종래 커패시터 제조방법은 256M 디램 이상의 구조 특히, Cup와 같은 3차원 구조에서는 스텝커버리지 특성 저하에 의한 정전용량 감소 및 누설전류 증가를 초래한다.
상기와 같은 종래 반도체소자의 커패시터 제조방법은 다음과 같은 문제가 있다.
커패시터의 바텀부분의 두께가 얇게 증착되고 이것은 종횡비가 증가할수록 스텝커버리지 특성 저하에 의한 정전용량 감소 및 누설전류 증가를 초래한다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 스텝커버리지 특성이 우수한 커패시터 유전체막을 구비하기에 알맞은 반도체소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명 반도체소자의 커패시터 제조방법을 나타낸 공정단면도
도 2는 본 발명의 Ta2O5 유전체막의 형성 프로파일을 나타낸 그래프
도 3은 종래의 Ta2O5 유전체막을 구비한 커패시터의 구조단면도
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 실리콘기판 12 : 제1층간절연막
13 : 콘택플러그 14 : 질화막
15 : 제2층간절연막 16 : 제2콘택홀
17 : 제1폴리실리콘층 18 : 제2폴리실리콘층
19 : 커패시터 유전체막 20 : 커패시터 상부전극
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터 제조방법은 기판의 일영역이 드러나도록 제1층간절연막을 형성하는 단계와, 상기 드러난 기판의 일영역과 콘택되게 콘택플러그를 형성하는 단계와, 상기 콘택플러그를 포함한 상기 제1층간절연막상에 식각스톱층과 제2층간절연막을 형성하는 단계와, 상기 콘택플러그 및 그에 인접한 상기 제1층간절연막이 드러나도록 콘택홀을 형성하는 단계와, 상기 콘택홀 표면을 따라서 커패시터 하부전극을 형성하는 단계와, 상기 콘택홀을 포함한 상기 제2층간절연막상에 점진적으로 챔버의 온도를 증가시키면서 씨드단계와 증착단계를 거쳐서 커패시터 유전체막을 형성하는 단계와, 상기 커패시터 유전체막상에 커패시터 상부전극을 형성하는 단계를 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1f는 본 발명 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이고, 도 2는 본 발명의 Ta2O5 유전체막의 형성 프로파일을 나타낸 그래프이다.
먼저, 도 1a에서와 같이 실리콘기판(11)내에 기판과 다른 도전형의 불순물영역(도면에는 도시되어 있지 않고 트랜지스터의 소오스영역을 의미함)을 형성하고, 전면에 제1층간절연막(12)을 증착한다.
이후에 불순물영역이 드러나도록 제1콘택홀을 형성한 후에 제1콘택홀내에 콘택 플러그(13)를 형성하고, 전면에 질화막(14)을 증착한다. 이때 질화막(14)은 식각스톱층의 역할을 한다.
그리고 질화막(14)상에 제2층간절연막(15)을 증착한다. 이때 제2층간절연막(15)은 희생산화막으로써 높이를 조절하여서 커패시터의 높이를 결정한다.
도 1b에서와 같이, 포토/에칭 공정으로 커패시터를 형성할 영역의 제2층간절연막(15)과 질화막(14)을 차례로 식각하여 제2콘택홀(16)을 형성한다.
도 1c에서와 같이, 제2콘택홀(16) 및 제2층간절연막(15)상에 제1폴리실리콘층(17)과 제2폴리실리콘층(18)을 차례로 증착한다.
이때 제2폴리실리콘층(18)은 표면이 울퉁불퉁하다.
도 1d에서와 같이, 제2층간절연막(15)이 드러날때까지 제2, 제1폴리실리콘층(18,17)을 에치백이나 화학적 기계적 연마하여 제2콘택홀(16)내에 커패시터 하부전극을 형성한다.
상기에서 커패시터 하부전극은 TiN이나 Ru나 RuO2를 이용해서도 형성할 수 있다.
도 1e에서와 같이, 커패시터 하부전극의 표면 및 제2층간절연막(15)상에 화학적 기상 증착법 예를 들어서 MOCVD(Metal Organic CVD)법을 이용하여 커패시터 유전체막(19)을 형성한다.
이때 커패시터 유전체막(19)은 Ta2O5나 BST나 STO나 PZT로 구성할 수 있다.
상기의 커패시터 유전체막(19)의 증착은 도 2의 (a)에서와 같이 챔버 온도를 점진적으로 증가시키면서 두 단계로 나누어 진행할 수 있다.
첫 번째는 씨드(Seed)단계로써 증착 챔버 분위기의 온도를 낮추어서 유전체막의 소오스(예:Ta(OC2H2)5)와 O2 가스가 표면에서 충분히 이동(migration)되어 3차원 구조에서 바텀(bottom) 부위에 얇은 두께의 씨드층을 형성하는 것이다.
두 번째는 챔버 분위기의 온도가 세츄레이션되는 시점의 증착 단계로써 도 2의 (b)에서와 같이 챔버 분위기의 온도를 증가시켜서 증착속도를 빠르게하여서(증착시간에 따른 증착두께를 크게하여서) 첫 번째의 씨드층의 표면에서 반응이 일어나도록 하여 스텝커버리지 특성이 개선된 커패시터 유전체막을 형성한다.
상기에서 챔버의 온도는 200℃~500℃ 범위에서 조절할 수 있고 웨이퍼의 온도는 200℃~700℃ 범위로 조절할 수 있다.
상기에서 커패시터 유전체막(19)을 Ta2O5로 형성할 때, 소오스로 Ta(OC2H2)5를 사용할 수 있고, 소오스의 유량은 10mg/min ~ 100mg/min의 범위에서 사용할 수 있다.
그리고 공정가스로는 O2나 N2O나 NH3나 Ar이나 N2나 H2나 He를 사용할 수 있다.
상기와 같은 방법은 종횡비(Aspect ratio)가 높고 Cup형의 요부를 갖는 3차원 구조에서 효과적으로 실시할 수 있다.
이후에 도 1f에서와 같이, 콘택홀을 채우도록 커패시터 유전체막(19)상에 커패시터 상부전극(20)을 형성한다.
이때 커패시터 상부전극(20)은 폴리실리콘, TiN, W, Ru, RuO2, Ru/TiN/폴리실리콘 TiN/폴리실리콘이나 Ru/폴리실리콘을 사용하여 형성한다.
상기와 같은 커패서터 제조방법은 Cup구조외에도 실린더나 단순 적층 구조에도 사용할 수 있다.
상기와 같은 본 발명 반도체소자의 커패시터 제조방법은 다음과 같은 효과가 있다.
커패시터 유전체막의 스텝커버리지 특성을 개선하여 디램 커패시터의 정전용량 감소 및 누설전류 특성 저하를 억제할 수 있다.
또한 커패시터 유전체막(예:Ta2O5)의 두께를 얇게 제어할 수 있어서 높은 정전용량을 확보할 수 있다.
Claims (7)
- 기판의 일영역이 드러나도록 제1층간절연막을 형성하는 단계와,상기 드러난 기판의 일영역과 콘택되게 콘택플러그를 형성하는 단계와,상기 콘택플러그를 포함한 상기 제1층간절연막상에 식각스톱층과 제2층간절연막을 형성하는 단계와,상기 콘택플러그 및 그에 인접한 상기 제1층간절연막이 드러나도록 콘택홀을 형성하는 단계와,상기 콘택홀 표면을 따라서 커패시터 하부전극을 형성하는 단계와,상기 콘택홀을 포함한 상기 제2층간절연막상에 점진적으로 챔버의 온도를 증가시키면서 씨드단계와 증착단계를 거쳐서 커패시터 유전체막을 형성하는 단계와,상기 커패시터 유전체막상에 커패시터 상부전극을 형성하는 단계를 포함함을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제1항에 있어서,상기 커패시터 유전체막은 Ta2O5, BST, STO나 PZT로 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제1항에 있어서,상기 커패시터 유전체막을 형성할 때 상기 챔버의 온도는 200℃~500℃ 범위까지 조절함을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제2항에 있어서,상기 커패시터 유전체막을 Ta2O5로 형성할 때 소오스로 Ta(OC2H2)5를 사용함을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제1항에 있어서,상기 커패시터 유전체막을 형성할 때 공정 가스로 O2, N2O, NH3, Ar, N2, H2나 He를 사용함을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제1항에 있어서,상기 커패시터 하부전극은 TiN, Ru, RuO2나 폴리실리콘/표면이 거친 폴리실리콘(Rugged Poly-Si)을 사용하여 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제1항에 있어서,상기 커패시터 상부전극은 폴리실리콘, TiN, W, Ru, RuO2, Ru/TiN/폴리실리콘 TiN/폴리실리콘이나 Ru/폴리실리콘을 사용하여 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037668A KR100418924B1 (ko) | 2001-06-28 | 2001-06-28 | 반도체소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037668A KR100418924B1 (ko) | 2001-06-28 | 2001-06-28 | 반도체소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002321A KR20030002321A (ko) | 2003-01-09 |
| KR100418924B1 true KR100418924B1 (ko) | 2004-02-14 |
Family
ID=27711908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037668A KR100418924B1 (ko) | 2001-06-28 | 2001-06-28 | 반도체소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100418924B1 (ko) |
-
2001
- 2001-06-28 KR KR10-2001-0037668A patent/KR100418924B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002321A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11587930B2 (en) | 3-D DRAM structures and methods of manufacture | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US20020135071A1 (en) | Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same | |
| US6762110B1 (en) | Method of manufacturing semiconductor device having capacitor | |
| KR100500940B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US6468874B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100418924B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100722997B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100550644B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100680962B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR101061169B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100265345B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR20010106713A (ko) | 캐패시터 제조 방법 | |
| US6709916B2 (en) | Method for forming capacitor of semiconductor device | |
| KR100359784B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100361212B1 (ko) | 커패시터의 하부 전극 형성 방법 | |
| KR100683485B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20040059971A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| KR20030050052A (ko) | 캐패시터 및 그 제조방법 | |
| KR20010008412A (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |