KR100413054B1 - 사용자 데이터 스위칭 방법 및 장치 - Google Patents

사용자 데이터 스위칭 방법 및 장치 Download PDF

Info

Publication number
KR100413054B1
KR100413054B1 KR10-1999-7008196A KR19997008196A KR100413054B1 KR 100413054 B1 KR100413054 B1 KR 100413054B1 KR 19997008196 A KR19997008196 A KR 19997008196A KR 100413054 B1 KR100413054 B1 KR 100413054B1
Authority
KR
South Korea
Prior art keywords
time slot
frame
slot number
user data
delay
Prior art date
Application number
KR10-1999-7008196A
Other languages
English (en)
Other versions
KR20000076108A (ko
Inventor
올슨프레드릭
린드버그미카엘
한슨울프
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20000076108A publication Critical patent/KR20000076108A/ko
Application granted granted Critical
Publication of KR100413054B1 publication Critical patent/KR100413054B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13208—Inverse multiplexing, channel bonding, e.g. TSSI aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13392—Channels assigned according to rules

Abstract

본 발명은 시퀀스 및 프레임 완전성이 보존되도록, 접속에 속하는 사용자 데이터를 스위치 또는 스위치단에서의 서로 다른 시간 슬롯 간에 스위칭하는 방법 및 장치에 관한 것이다. 본 발명에 따르면, 스위치내의 하나 이상의 제어 메모리에서의 저장 장소 형태의 분배 정보를 결정함에 있어 효율적인 알고리즘이 이용된다. 상기 알고리즘으로부터의 이러한 분배 정보에 따라, 사용자 데이터는, 스위치 또는 스위치단을 통해 동일한 상호 시간 순서를 유지하도록 스위칭된다. 상기 알고리즘에 의해 결정된 분배 정보는 시퀀스 완전성을 보증하는 동시에, 스위치 및/또는 스위치단을 통한 사용자 데이터의 지연을 최소화 한다. 상기 알고리즘은 또한, 사용자 데이터를 지연시키는 지연값 형태의 제어 정보를 발생시켜, 하나의 동일한 프레임내의 시간 슬롯에 속하는 데이터가 동일한 프레임내의 출력 시간 슬롯으로 할당된다.

Description

사용자 데이터 스위칭 방법 및 장치{A METHOD AND DEVICE FOR SWITCHING USER DATA}
디지털 스위치를 통해 스위칭된 사용자 데이터는 채널, 이른바 접속에 속한다. 스위치의 각 입력으로부터의 각각의 접속으로부터 발생하는 사용자 데이터는 스위치에서의 각각의 선택가능한 출력으로 스위칭된다. 이러한 접속에 사용된 기술이 회선 교환(circuit switching)이다. 회선 교환에서의 공통 스위치 구조를 이른바 "TST(Time Space Time)"라고 한다. 이러한 구조를 가지는 스위치에서는, 다수의 시간 스위치단이 공간 스위치단에 접속된다. 사용자 데이터는 먼저 입력 시간 스위치단(incoming time switch stage), 그 다음 공간 스위치단(space switch stage), 최종적으로는 출력 시간 스위치단(outgoing time switch stage)을 통해 스위칭된다.
TST-구조의 스위치를 통해 스위칭될 다수의 접속으로부터의 사용자 데이터는 시간 멀티플렉싱(time multiplexing)에 의해 멀티플렉싱된다. 시간 멀티플렉싱에서, 사용자 데이터는 프레임(frame)에 배열되어 있는 시간 슬롯에 위치한다. 스위치를 통한 사용자 데이터의 스위칭에 있어서, 사용자 데이터는 상이한 시간 슬롯과 프레임 사이에서 이동된다. 이것은 스위치의 시간 스위치단에서, 이른바 음성 메모리(speech memory)라고 하는 메모리 내에서 사용자 데이터를 지연시킴으로써 실현될 수 있다. 음성 메모리는 사용자 데이터를 저장하는 저장 장소(storage position)를 포함한다. 각 저장 장소는 시간 슬롯에 대응되며, 특정 시간 동안에, 바이트(byte)와 같은 사용자 데이터의 데이터 워드(data word)를 저장한다. 음성 메모리 외에도, 시간 스위치단은 제어 메모리와 시간 슬롯 카운터(time slot counter)를 포함하는데, 이것을 이용하여 음성 메모리로의 사용자 데이터의 기록(writing)과 음성 메모리로부터의 사용자 데이터의 판독(reading)이 상이한 시간 슬롯에서 수행된다. 제어 제모리는 또한 시간 슬롯에 각각 상응하는 저장 장소를 포함한다. 시간 슬롯 카운터는 음성 메모리 뿐 아니라 제어 메모리 내의 저장 장소를 주기적으로 어드레싱(addressing)한다. 각 시간 슬롯에 있어서, 제어 메모리내의 저장 장소가 제어 메모리에 저장된 제어 정보를 판독하기 위해 어드레싱된다. 그 다음, 제어 메모리내의 제어 정보는 음성 메모리를 어드레싱하여, 한편으로는 입력 시간 스위치 단으로부터 사용자 데이터를 판독하고, 다른 한편으로는 출력 시간 스위치 단으로 사용자 데이터를 기록한다.
입력 시간 스위치단에 도달하는 사용자 데이터는 입력 시간 슬롯에 나타난다. 공간 스위치단에서, 사용자 데이터는 입력 시간 스위치단에 의해 이른바 내부 시간 슬롯에 배치된다. 출력 시간 스위치단으로부터 출력되는 사용자 데이터는 출력 시간 스위치단에 이해 출력 시간 슬롯에 배치된다. 공간 스위치단에서의 충돌은 내부 시간 슬롯에 의해 방지된다.
제어 정보는 제어 시스템, 예컨대 전기 통신 시스템의 일부인, 컴퓨터 프로그램에 의해 제어되는 제어 시스템에서 발생된다. 제어 시스템은 스위치에 접속되어 있다. 제어 메모리로의 제어 정보 기록은 스위치를 통한 사용자 데이터 스위칭에 사용되는 시간 슬롯을 할당하기 위해 제어 시스템으로부터 지시 받는다.
한 가지 접속 유형, 소위 협대역 접속(narrowband connection)에 있어서, 사용자 데이터는 각 프레임마다 단 하나의 입력 시간 슬롯에 도착한다. 사용자 데이터는 서로 다른 협대역 접속에 대해 각각 다르게 지연된다. 각 협대역 접속에 대해, 상기 지연은, 사용자 데이터가 어느 입력 시간 슬롯에서 스위치에 도착하는지와, 협대역 접속에 대한 사용자 데이터가 어느 내부 시간 슬롯 및 출력 시간 슬롯에서 스위치를 통해 스위칭되는지에 의존한다. 협대역 접속에 대한 입력 시간 슬롯, 내부 시간 슬롯 및, 출력 시간 슬롯 간의 상호(reciprocal) 타이밍 관계가 상기 협대역 접속에 속하는 사용자 데이터의 지연을 결정한다.
또 다른 접속 유형, 소위 광대역 접속(wideband connection)은, 각 프레임마다 다수의 시간 슬롯을 차지한다. 광대역 접속에 속하는 사용자 데이터는 각 프레임내의 다수의 입력 시간 슬롯에 도달하고, 다수의 내부 시간 슬롯과 다수의 출력 시간 슬롯에서 스위치를 통해 스위칭되어, 어떤 의미에서는 다수의 분리된 협대역 접속과 같다. 따라서, 광대역 접속은 다수의 협대역 접속의 결합으로 생각할 수도 있다. 그 결과, 광대역 접속에 속하는 사용자 데이터는 각기 다른 지연을 가진 다수의 협대역 접속에서 스위치를 통해 스위칭되게 된다.
에컨대 스위치를 통해 프레임 완전성(TSFI)이 보존되지 않는다면, 전기통신 응용에 사용되는 사용자 단말기는 프레임 분석(frame analysis) 및 프레임 재발생 장치(frame regeneration equipment)를 갖추어야 한다. 이것은 사용자에게 많은 비용을 부담시킨다는 것을 의미한다.
본 발명은 스위치 또는 스위치단(switch stage)을 통한 사용자 데이터(user data)의 스위칭(switching)에 관한 것이다. 특히, 스위치 또는 스위치단에서의 상이한 시간 슬롯(time slot) 사이에서 접속에 속하는 사용자 데이터를 스위칭하는 방법 및 장치에 관한 것이다.
도 1은 TST-구조와 제어 시스템을 가지는 회선-교환 스위치의 구성도,
도 2a는 본 발명에 따른 제어 시스템과 출력 시간 스위치단을 가진 시간 스위치 모듈(module)의 구성도,
도 2b는 본 발명에 따른 제어 시스템과 입력 시간 스위치단을 가지는 시간 스위치 모듈의 구성도,
도 3은 본 발명에 따른 시간 슬롯 카운터 회로의 구성도,
도 4는 본 발명에 따른 지연 제어 유닛의 구성도,
도 5는 입력 시간 슬롯 넘버(number)가 내부 시간 슬롯에 대한 프레임의 시간 위상에 대하여 정규화 되는 방법을 나타내는 본 발명에 따른 흐름도,
도 6은 본 발명에 따른 옵셋-변수가 결정되는 방법을 나타내는 흐름도,
도 7a는 제어 메모리에서 저장 장소의 형태로 된 분배 정보가 옵셋-변수의 사용에 의해 어떻게 결정되는가를 나타내는 본 발명에 따른 흐름도,
도 7b는 결정된 옵셋-변수가 각 제어 메모리내의 저장 장소로의 입력 시간 슬롯 넘버와 출력 시간 슬롯 넘버의 분배에 어떻게 영향을 주는가를 나타내는 도면,
도 8은 내부 시간 슬롯이 출력 시간 슬롯에 대한 프레임의 시간 위상에 대하여 정규화되는 방법을 나타내는 본 발명에 따른 흐름도,
도 9는 기본값이 결정되는 방법을 나타내는 본 발명에 따른 흐름도,
도 10은 임의의 시간 슬롯이 기본값으로 표현된 프레임의 그 다음 프레임과 관련이 있는지 여부를 결정하는 것을 나타내는 본 발명에 따른 흐름도.
도 11은 출력 시간 슬롯에 대한 프레임 내의 각 시간 슬롯 넘버에 대해 지연값의 형태로 제어 정보를 결정하는 방법을 나타내는 본 발명에 따른 흐름도,
도 12는 입력 시간 슬롯내의 사용자 데이터가 광대역 접속의 설정 예에 따라 내부 시간 슬롯과 출력 시간 슬롯에 어떻게 분배되는가를 개략적으로 나타내는, 입력 시간 슬롯의 프레임, 내부 시간 슬롯 및 출력 시간 슬롯의 프레임의 구성도,
본 발명의 목적은 스위치 또는 스위치단을 통한 스위칭 접속에서 시퀀스 완전성(TSSI)과 프레임 완전성(TSTI)을 실현하는 간단한 방법을 찾는 것이다.
특히, 본 발명의 주된 목적은 시퀀스 완전성 및 프레임 완전성이 보존되도록, 스위치 또는 스위치단에서 상이한 시간 슬롯 사이의 접속에 속하는 사용자 데이터를 스위칭하는 방법 및 장치를 제공하는것이다.
본 발명의 다른 목적은, 사용자 데이터에 대한 상호 시간 순서(시퀀스 완전성)가 스위치 또는 스위치단을 통해 보존되도록, 서로 다른 시간 슬롯 사이의 사용자 데이터의 분배(distribution)를 제어하는 정보를 결정하기 위한 간단하고 효과적인 알고리즘을 제공하는 것이다. 또한 스위치단을 통한 시간 지연이 가능한 작게 되는 것이 바람직하다.
본 발명의 또 다른 목적은, 프레임 완전성이 보존되도록, 스위치 또는 스위치단을 통한 사용자 데이터의 지연을 제어하는 지연값 형태의 제어 정보를 또한 결정하기 위한 알고리즘을 확장하는 것이다.
이들 목적은 첨부한 특허 청구 범위에 의해 정해지는 본 발명에 의해 충족된다.
광대역 형태가 바람직한 접속에 속하는 사용자 데이터는, 한편으로는 광대역 접속에 할당된 각 프레임내의 내부 시간 슬롯 사이에 분배되어 스위치를 통해 사용자 데이터를 스위칭하고, 다른 한편으로는 광대역 접속에 할당된 각 프레임 내의 출력 시간 슬롯 사이에 분배되어 스위치를 통해 사용자 데이터를 스위칭한다.
본 발명에 따르면, 시퀀스 및 프레임 완전성의 보존과 관련하여 이용되는 정보를 결정하기 위한 알고리즘이 사용된다. 상기 알고리즘은 두 부분으로 이루어진다. 알고리즘의 제1 부분은 시간 스위치단을 통한 시퀀스 완전성의 보존과 관련된다. 알고리즘의 제2 부분과 결합하여 상기 제1 부분은 스위치를 통한 시퀀스 및 프레임 완전성 두 가지 모두의 보존과 관련된다.
특히, 알고리즘의 제1 부분은 스위치내의 제어 메모리의 저장 장소 형태로 분배 정보를 결정하는데 사용된다. 사용자 데이터를 구성하는 데이터 워드는 스위치단을 통해 하나의 동일한 상호 시간 순서를 유지하도록, 시간 스위치단을 통해 알고리즘의 제1 부분으로부터의 분배 정보에 따라 스위칭되게 된다. 알고리즘의 제1 부분에 의해 결정되는 분배 정보는 시퀀스 완전성을 보증함과 아울러 스위치단을 통한 사용자 데이터의 지연을 최소화한다.
일례로서 TST-스위치에서, 시퀀스 완전성을 보존하기 위해 알고리즘의 제1 부분이 입력 시간단에 이용될 수 있다. 다음으로, 상응하는 알고리즘 부분이 출력 시간단에 이용되어 이것을 통해서도 시퀀스 완전성을 보존할 수 있다. 따라서, 알고리즘의 제1 부분은 스위치단 또는 전체 스위치를 통한 시퀀스 완전성을 보존하기 위해 알고리즘의 제2 부분과 독립적으로 이용될 수 있다.
그러나, 바람직한 실시예는, 스위치를 통한 시퀀스 및 프레임 완전성 모두를 보존하기 위해 알고리즘의 제1 및 제2 부분이 함께 이용된다는 것을 의미한다.
특히, 알고리즘의 제2 부분은, 하나의 동일한 프레임내의 입력 시간 슬롯과 관련된 데이터 워드가 동일한 프레임내의 출력 시간 슬롯에 할당되도록 사용자 데이터를 지연시키기 위해 지연값의 형태로 제어 정보를 발생시킨다. 바람직하게는, 해당 스위치단 내의 제어 메모리가 확장되고, 상기 발생된 지연값이 상기 제어 메모리의 확장된 부분에 저장되는 것이다. 본 발명의 가장 바람직한 실시예에서, 지연값은 시간 슬롯당 단일 비트(single bit)로 이루어진다.
본 발명의 실시예에 따르면, 스위치의 스위치단에서의 음성 메모리는 또한, 수적으로 두 프레임내의 시간 슬롯의 수에 상응하는 저장 장소를 포함하도록 확장된다. 이러한 저장 장소는 음성 메모리에서 동일한 크기의 두 메모리 부분에 배치된다. 또한, 스위치단의 제어 메모리내의 제어 정보, 그 중에서도 특히 상기 발생된 지연값과, 시간 슬롯 카운터 회로로부터의 결정된 카운터 정보 부분을 토대로 지연 정보를 발생하기 위해, 지연 제어 유닛(delay control unit)이 시간 스위치단에 제공된다. 이 지연 정보는, 각 시간 슬롯에 대해, (음성 메모리가 출력단에 제공되는지 또는 입력단에 제공되는지에 따라) 음성 메모리의 제1 및 제2 부분 중 어느 부분으로/으로부터 사용자 데이터가 스위칭될 것인가를 제어한다. 여기서, 음성 메모리의 제1 부분은 제1 프레임의 시간 슬롯에 상응하고, 음성 메모리의 제2 부분은 제2 프레임의 시간 슬롯에 상응한다.
따라서, 사용자 데이터는 프레임 완전성(TSFI)을 얻기 위해 입력 또는 출력시간 스위치단에서 두 프레임에 상응하는 시간까지 지연됨으로써, 데이터 워드는 지연값에 따라 또는 지연 제어 유닛에 의해 발생된 지연 정보에 따라, 가장 앞선 프레임 또는 그 다음 프레임 나타나게 된다.
본 발명은 다음과 같은 장점이 있다.
- 스위치단 또는 스위치를 통한 시퀀스 완전성 보존이 용이하다.
- 스위치를 통해 시퀀스 및 프레임 완전성 모두가 보존될 수 있다.
- 시퀀스 및 프레임 완전성을 얻기 위한 지연 메커니즘이 스위치의 한 편에서만 수행되면 되기 때문에, 지연이 최소화된다.
- 알고리즘에 의해 결정되는 지연 정보는 스위치단 및/또는 스위치를 통한 사용자 데이터의 지연을 최소화한다.
- 지연값의 형태로 된 여분 제어 정보(extra control information)가 시간 슬롯당 단일 비트로 실현될 수 있어, 논리 구현(logic implementation)을 용이하게 하고 제어 메모리에서 필요한 여분 메모리(extra memory) 공간을 최소화한다.
- 메모리 액세스(access) 수가 증가되지 않는다.
- 해결 방법이 스위치 구조 그 자체내에 통합되어 있다.
전화 및 컴퓨터와 같은 사용자 단말기(도시하지 않음)는 사용자 데이터를 발생시키고 수신한다. "사용자 단말기"는 전기통신 시스템의 내부 장치를 의미하며, 트렁크(trunk), 톤 송신기(tone sender), 톤 수신기(tone receiver) 및 회의 유닛(conference unit)과 같이 데이터를 발생시키고 및/또는 수신하는 것으로 이해될 수 있다. 사용자 데이터는 8-비트의 데이터 워드로 이루어진다. 사용자 단말기 그룹으로부터 또는 그룹으로의 사용자 데이터는 하나의 동일한 소위 멀티플렉스에서 시간 멀티플렉싱함으로써 시간 슬롯이라하는 시간 간격으로 나타나는데, 상기 시간 슬롯은 PCM-프레임 또는 단순히 프레임이라고 하는 125ms의 보다 큰 시간 간격의 일부이다. 사용자 단말기에 의해 발생되고 사용자 단말기(대개 다른 것임)에 의해 수신된 사용자 데이터는 사용자 데이터마다 고유한 이른바 접속과 관련된다. 따라서, 멀티플렉스는 다수의 접속으로부터의 사용자 데이터를 포함한다. 접속에 속하는 사용자 데이터는 각 프레임내의 하나 이상의 시간 슬롯에 배열되며, 이들 각 프레임에 대한 시간 슬롯의 타이밍 관계는 연속적인 프레임들 사이에서 변하지 않는다. 프레임은 시간 기준(time reference)을 형성하며, 이것에 의해 사용자 데이터가 접속과 연결된다.
도 1에는, TST(Time-Space-Time) 형태의 회선-교환 스위치(1), 이른바 TST-스위치와 상기 스위치에 접속된 제어 시스템(2)을 가진 전기통신 시스템이 도시되어 있다. 스위치(1)는 다수의 입력(3.n)과 다수의 출력(4.n)을 가진다. 간단히 나타내기 위해, 단지 2개의 입력(3.1, 3.2)과 2개의 출력(4.1, 4.2)만이 도시되어 있다. 스위치(1)는, 짝을 이루어 스위치 모듈(module)(7.n) 부분을 형성하는 입력 시간 스위치단(5.n) 및 출력 시간 스위치단(6.n)과, 공간 스위치단(8)을 더 포함한다. 간단하게 나타내기 위해, 단지 2개의 입력 시간 스위치단(5.1, 5.2)과 2개의 출력 시간 스위치단(6.1, 6.2)만 도시하였다.
각 입력(3.n)은 각자의 입력 시간 스위치단(5.n)에 접속된다. 각각의 출력 시간 스위치단(6.n)에 각 출력(4.n)이 접속된다. 입력 시간 스위치단(5.n)과 출력 시간 스위치단(6.n)에 각각 접속되는 동시에 스위치 모듈(7.n)에 접속되는 입력(3.n)과 출력(4.n)은 보편적으로 동일한 사용자 단말기 그룹에 속하는 멀티플렉스에 연결된다. 입력 시간 스위치로부터의 출력(9.n)은 공간 스위치단(8.n)의 입력(10.n)에 접속된다. 공간 스위치단의 출력(11.n)은 출력 시간 스위치단(6.n)의 입력(12.n)에 접속된다. 상기 출력(9.1, 9.2, 11.1, 11.2)과 입력(10.1, 10.2, 12.1, 12.2)에 대한 접속은 도면에 의해 더욱 명료하게 도시되어 있다.
도 2a에는, 시간 스위치 모듈(7.n)과 제어 시스템(2)이 도시되어 있다. 제어 시스템이 대략적으로 도시되어 있는 반면, 시간 스위치 모듈(7.n)은 좀 더 상세히 도시되어 있다. 시간 스위치 모듈(7.n)은 입력 시간 스위치단(5.n)과 출력 시간 스위치단(6.n)을 포함한다. 하나의 멀티플렉스가 사용자 단말기 그룹으로부터 도달하는 입력(3.n)은 어드레싱 유닛(addressing unit)(13)에 접속되고, 그 다음 상기 어드레싱 유닛(13)은 음성 메모리(14)에 접속된다. 음성 메모리(14)는 출력(9.n)에 접속되는 어드레싱 유닛(15)에 접속되어 있다. 입력(12.n)은 어드레싱 유닛(16)에 접속되고, 그 다음 상기 어드레싱 유닛(16)은 음성 메모리(17)에 접속된다. 음성 메모리(17)는 어드레싱 유닛(18)에 접속되고, 그 다음 상기 어드레싱 유닛(18)은 출력(4.n)에 접속되어 있다. 제어 시스템(2)은 어드레싱 유닛(19, 20)에 접속되어 있다. 어드레싱 유닛(19)은 제어 메모리(21)에 접속되어 있다. 제어 메모리(21)는 어드레싱 유닛(22)에 접속되어 있다. 어드레싱 유닛(22)은 어드레싱 유닛(15)에 접속되어 있다. 어드레싱 유닛(20)은 제어 메모리(23)에 접속되어 있다. 그 다음, 제어 메모리(23)는 어드레싱 유닛(24)에 접속된다. 어드레싱 유닛(24)의 출력(25)은 지연 제어 유닛(26)에 접속되고, 그 다음 상기 지연 제어 유닛(26)은 어드레싱 유닛(16)에 접속된다. 입력(27)에서는, 클럭 펄스를 발생시키는 클럭(잘 알려져 있어 도시하지 않음)으로부터 클럭 신호가 발생되는데, 상기 클럭 신호 각각은 하나의 시간 슬롯에 상응한다. 입력(27)은 시간 슬롯 카운터(TSC)(28)에 접속된다. 시간 슬롯 카운터(28)는 상이한 출력(29, 30, 31)을 통해 한편으로는 어드레싱 유닛(13, 18, 22, 24)에 접속되고, 다른 한편으로는 지연 제어 유닛(26)에 접속된다.
시간 슬롯 카운터(28)는 도 3에 상세히 도시되어 있다. 잘 알려져있는 카운터(32) 외에, 시간 슬롯 카운터(28)는 또한 카운터(32)가 접속되는 수단(33), 수단(34) 및 수단(35)을 포함한다. 출력(29)은 수단(33)과 연결되고 어드레싱 유닛(13)에 접속된다. 출력(30)은 수단(34)과 연결되며, 한편으로는 어드레싱 유닛(13)에 접속되고, 다른 한편으로는 어드레싱 유닛(24)에 접속된다. 출력(31)은 수단(35)과 연결되고, 한편으로는 어드레싱 유닛(18)에 접속되고 다른 한편으로는 지연 제어 유닛(26)에 접속된다. 수단(33, 34, 35)의 기능은 차후에 설명된다.
지연 제어 유닛(26)은 도 4에 상세히 도시되어 있다. 어드레싱 유닛(24)의 출력(25)로부터 지연 제어 유닛(26)으로의 입력(36)은 한편으로는 제1 비교기(37)의 제1 입력에 일부가 접속되고, 다른 한편으로는 제1 XOR-게이트(38)의 제1 입력에 일부가 접속된다. 시간 슬롯 카운터(28) 내의 수단(35)의 출력(31)으로부터 지연 제어 유닛(26)으로의 입력(39)은 한편으로는 수단(40)에 접속되고 다른 한편으로는 제2 비교기(41)에 접속된다. 수단(40)은 제1 비교기(37)의 제2 입력에 접속된다. 제1 비교기(37)와 제2 비교기(41)는 제2 XOR-게이트(42)의 각각의 입력에 접속된다. 제2 XOR-게이트(42)로부터의 출력은 제1 XOR-게이트(38)의 제2 입력에 접속된다. 이어서 제1 XOR-게이트(38)는 어드레싱 유닛(16)에 접속된다. 또한, 어드레싱 유닛(24)으로부터의 출력(25)의 일부는 지연 제어 유닛(26)을 통해 어드레싱 유닛(16)에 접속된다.
다시 도 1과 2a를 참조한다. 각 접속에서 사용자 데이터는 스위치(1)를 통해 입력(3.n)으로부터 선택 가능한 출력(4.n)으로 스위칭된다. 이러한 점과 관련하여, 공간 스위치단(8)에서의 공간 스위칭뿐만 아니라 시간 스위치단(5.n, 6.n)에서의 시간 스위칭도 수행된다. 시간 스위칭이라 함은, 프레임에 대해 주어진 시간 슬롯에서 시간 스위치단(5.n, 6.n)에 도달하는 사용자 데이터가 지연되어 프레임에 대한 다른 시간 슬롯에서 시간 스위치단(5.n, 6.n)으로부터 나오는 것을 의미한다. 공간 스위칭에서는, 갈바니 접속(galvanic connection)과 같은 물리적 접속이 공간 스위치단의 입력(10.n)으로부터 그 출력(11.n)으로 설정된다. 공간 스위칭은, 입력(10.n), 예컨대 10.7(도시하지 않음)상의 공간 스위치단(8)에 도달하는 사용자 데이터가 선택 가능한 출력(11.n), 예컨대 11.3(도시하지 않음)으로부터 공간 스위치단(8)에서 나온다는 것을 의미한다.
스위치(1)를 통한 접속에 속하는 사용자 데이터의 스위칭에서, 사용자 데이터는 각 프레임내의 주어진 하나 이상의 시간 슬롯, 이른바 입력 시간 슬롯에서 입력 시간 스위치단(5.n)에 도달한다. 입력 시간 슬롯에서, 사용자 데이터는 음성 메모리(14)(도 2a)에 기록된다. 사용자 데이터는 다른 시간 슬롯, 이른바 내부 시간 슬롯에서 음성 메모리(14)로부터 판독된다. 따라서, 내부 시간 슬롯에 나타나는 사용자 데이터는 공간 스위치단(8)(도 1)을 통해 물리적으로 스위칭되고, 내부 시간 슬롯에서 출력 시간 스위치단(6.n)의 음성 메모리(17)(도 2a)에 기록된다. 나머지 다른 시간 슬롯, 이른바 출력 시간 슬롯에서, 사용자 데이터가 음성 메모리(17)로부터 판독된다.
음성 메모리(14, 17)로의 및 로부터의 사용자 데이터 기록과 판독은 어드레싱 유닛(13, 15, 16, 18)에 의해 제어되는데, 이들 어드레싱 유닛(13, 15, 16, 18)은 어드레싱 유닛(19, 20, 22, 24), 제어 메모리(21, 23) 및 지연 제어 유닛(26)을 통해 시간 슬롯 카운터(28)와 제어 시스템(2)에 의해 제어된다.
시간 슬롯 카운터(28)를 이용하여 어드레싱 유닛(13)을 통해 사용자 데이터는 고정된 시퀀스로 음성 메모리(14) 내의 저장 장소(43.n)에 기록된다. 음성 메모리(14)내의 저장 장소(43.n)의 수는 프레임내의 시간 슬롯의 수와 동일하다. 간단히 나타내기 위해, 5 개의 저장 장소(43.1-43.5)가 도시되어 있는데(그러나, 도 2a에서는 43.1만 참조 번호로 나타냄), 이것은 프레임내의 5 개의 시간 슬롯에 상응한다. 그러나 실제로는, 각 프레임내의 시간 슬롯의 수는 대체적으로 더 큰데, 예를 들면 512인 경우도 있다. 각 저장 장소(43.n)는 각 프레임에서 하나 뿐인 유일한 시간 슬롯을 나타낸다. 따라서, 프레임 내의 소정의 입력 시간 슬롯에 도달하는 사용자 데이터는 상기 입력 시간 슬롯에 상응하는 주어진 저장 장소(43.n)에 저장된다. 음성 메모리(17)로부터 출력 시간 슬롯으로의 사용자 데이터 판독도 마찬가지 방법으로 수행된다. 그러나, 음성 메모리(17)에는 음성 메모리(14) 보다 2배로 많은 저장 장소(44.n), 즉 2 프레임내의 시간 슬롯만큼의 저장 장소(44.n)가 있다. 음성 메모리(17)에는, 10 개의 저장 장소(44.1-44.10)가 도시되어 있다(그러나, 도 2a에서는 44.1만 참조 번호로 나타냄). 사용자 데이터의 판독은, 각 시간 슬롯이 매 제2 프레임마다의 주어진 출력 시간 슬롯을 나타내도록 각 출력 시간 슬롯마다 하나의 저장 장소(44.n)에서 고정된 시퀀스로 주기적으로 수행된다. 따라서, 사용자 데이터는 최초 가능 출력 프레임 또는 그 후속 출력 프레임내의 시간 슬롯으로 스위칭될 수 있다.
저장 장소(44.n)를 할당받는 사용자 데이터는, 사용자 데이터가 기록되는 시간에서의 시간 슬롯 카운터(28)의 값과 어느 저장 장소(44.n)(어드레싱 유닛(16)으로의 어드레싱 정보)에서 사용자 데이터의 기록이 수행되는지에 따라 두 프레임에 상응하는 시간만큼 선택적으로 지연될 수 있다.
이제부터는 도 3을 참조한다. 시간 슬롯 카운터(28)의 일부를 형성하는 카운터(32)는 상이한 카운터 값이 얻어지도록 카운터 시퀀스(counter sequence)에서 각기 다른 상태를 차지한다. 카운터(32)에 의해 얻어지는 상이한 카운터 값의 수는 2 프레임내의 시간 슬롯의 수와 동일하다. 2 프레임내의 각 시간 슬롯에 대해, 고유의 카운터 값이 얻어진다.
수단(33, 35)에서, 카운터 값으로부터의 이른바 옵셋(offset)을 가지는 값이 발생된다. 각 수단(33, 35)에서, 위상값(phase value)이라 불리는 값이 각 카운터 값에 대해 발생한다. 수단(33)에 의해 얻어진 위상값은 카운터 값과 비교해 차이를 가지며, 이는 내부 시간 슬롯에 대한 프레임과 입력 시간 슬롯에 대한 프레임 사이의 위상 차이를 나타낸다. 수단(35)에 의해 출력(31)에서 얻어진 위상값은 카운터 값과 비교해 차이를 가지며, 이는 출력 시간 슬롯에 대한 프레임과 내부 시간 슬롯에 대한 프레임 사이의 위상 차이를 나타낸다. 이하, 출력(31)에서의 위상값을 출력 위상값이라고도 한다. 상기 위상값을 이용하여, 스위치는 입력 시간 슬롯에 대한 프레임, 내부 시간 슬롯에 대한 프레임 및, 출력 시간 슬롯에 대한 프레임 사이의 상호 위상 차이를 처리한다.
수단(33, 34)에서는, 모듈로 연산(modulo operation)이 수행된다. 수단(34)에서, 카운터 값과 프레임내의 시간 슬롯의 수를 나타내는 값 사이에 모듈로 연산이 수행된다. 모듈로 연산을 이용하여, 수적으로 단일 프레임내의 시간 슬롯의 수와 같지만 카운터(32)로부터의 각 카운터 시퀀스에 대해 두 번 반복되는 판독 카운터 값의 시퀀스는 수단(34)의 출력(30)에서 주기적으로 발생한다. 수단(33)에서는, 위상값과 프레임 내의 시간 슬롯의 수를 나타내는 값 사이의 모듈로 연산이 수행된다. 이와 같은 방법으로, 수단(34)으로부터의 값과 유사하지만 옵셋을 갖는 카운터 값이 수단(33)의 출력(29)에서 발생된다. 실제로, 모듈로 연산은 카운터 값과 위상값의 최상위 비트(most significant bit)가 제거되는 것을 의미한다.
제어 시스템(2)(도 1 및 도 2a)에 의해, 스위치(1)를 제어하는 제어 정보가 발생된다. 제어 정보는 한편으로는 예컨대 12 비트의 데이터 워드를 포함하고 다른 한편으로는 단일 비트를 포함한다. 데이터 워드는 제어 메모리(21, 23)내의 각각의 저장 장소(45.n, 46.n)에 기록되고, 단일 비트는 제어 메모리(23)내의 저장 장소(47.n)에 저장 장소(47.n)당 1 비트씩 기록되어 스위치(1)를 제어한다. 이하, 저장 장소(47.n)내의 비트를 지연값 또는 지연 비트라 한다. 각 유형의 저장 장소(45.n, 46.n, 47.n)의 수는 프레임내의 시간 슬롯의 수와 동일하다. 그러므로, 도시된 각 유형의 저장 장소(45.n, 46.n, 47.n)의 수는 5가 된다. 어드레싱 유닛(22, 24)을 통해 시간 슬롯 카운터(28)를 이용하여, 각 시간 슬롯마다 각각의 제어 메모리(21, 23)내의 저장 장소(45.n, 46.n, 47.n)로부터 제어 정보가 판독된다. 판독은 일정한 시퀀스로 프레임내의 각 시간 슬롯에 대해 고유의 저장 장소(45.n, 46.n, 47.n)에서 주기적으로 수행된다. 따라서, 각 저장 장소(45.n, 46.n, 47.n)는 각 프레임내의 단 하나의 시간 슬롯에 대응됨을 의미한다.
음성 메모리내의 어느 저장 장소로부터 사용자 데이터가 판독되는지를 나타내며, 이러한 방식으로 내부 시간 슬롯에 나타나는 제어 정보는 각 시간 슬롯에서 제어 메모리(21)로부터 판독된다. 한편으로는 한 프레임내의 어느 출력 시간 슬롯에서 사용자 데이터 판독이 수행되는가를 나타내고, 다른 한편으로는 사용자 데이터가 제1 가능 프레임(a first possible frame)에서 판독될 것인지 또는 여분 프레임(extra frame) 지연될 것인지를 나타내는 제어 정보는, 각 내부 시간 슬롯에서 제어 메모리(23)으로부터 판독된다.
지연 제어 유닛(26)(도 4)은, 음성 메모리(17)에 사용자 데이터를 기록하기 위하여, 어드레싱 유닛(24)을 통한 제어 메모리(23)로부터의 제어 정보와 시간 슬롯 카운터(28)로부터의 정보로부터, 어드레싱 유닛(16)으로 어드레싱 정보를 발생시킨다. 상기 유닛(26)에서, 제어 메모리(23)로부터의 제어 정보는 시간 슬롯 카운터(28)로부터의 정보와 비교된다. 이 비교 결과에 의해 어드레싱 유닛(16)을 통해, 음성 메모리(17)의 제1 부분(48)이나 제2 부분(49) 중 하나에 있는 저장 장소(44.n)에 사용자 데이터가 기록된다.
지연 제어 유닛(26)은 입력(36)에서 제어 메모리(23)내의 저장 장소(46.n, 47.n)로부터 제어 정보를 수신한다. 저장 장소(46.n)내의 제어 정보는 직접 어드레싱 유닛(16)에 인가되고, 어드레싱 정보의 제1 부분(50)을 형성한다. 저장 장소(46.n)내의 제어 정보는 또한 제1 비교기(37)의 제1 입력에 인가된다. 입력(39)에는, 출력 시간 슬롯으로의 사용자 데이터를 판독하기 위해 어드레싱 유닛(18)을 또한 제어하는 유닛(35)으로부터의 위상값이 제공된다. 유닛(35)으로부터의 위상값과 프레임 내의 시간 슬롯의 수를 나타내는 값 사이에 모듈로 연산을 수행하는 유닛(40)을 통해, 제1 비교기(37)의 제2 입력에는 각 프레임내의 출력 시간 슬롯을 나타내는 비교값(A)이 제공된다.
시간 슬롯에서, 만일 비교값(A)이 제어 정보, 즉 제어 메모리(23)내의 저장 장소(46.n)로부터의 값(B) 보다 크면, 제1 비교기(37) 출력의 출력 데이터를 구성하는 비트가 "1"로 설정된다.
반면, 만일 비교값(A)이 제어 정보(B) 보다 작거나 같으면, 상기 비트는 "0"으로 설정된다. 비트가 "1"로 설정되는 경우, 상기 비트는,
i. 사용자 데이터 기록이 음성 메모리(17)의 제1 부분(48)에서 발생하고, 사용자 데이터의 판독도 음성 메모리(17)의 제1 부분(48)에서 발생한다면, 또는
ii. 사용자 데이터의 기록이 음성 메모리(17)의 제2 부분(49)에서 발생하고, 사용자 데이터의 판독도 음성 메모리(17)의 제2 부분(49)에서 발생한다면,
사용자 데이터는 한 프레임 이상 지연되며, 그렇지 않은 경우에는 지연되지 않음을 나타낸다.
제2 비교기(41)에서는, 출력 위상값이 프레임 내의 시간 슬롯의 수를 나타내는 값과 비교된다. 만일 출력 위상값이 프레임 내의 시간 슬롯의 수보다 크면, 제2 비교기(41)로부터의 출력의 출력 데이터를 구성하는 비트가 "1"로 설정된다. 반면, 출력 위상값이 프레임 내의 시간 슬롯의 수보다 작거나 같으면, 상기 비트는 "0"으로 설정된다. 비트가 "1"로 설정되는 경우, 상기 비트는, 현재 시간 슬롯내의 사용자 데이터의 판독이 음성 메모리(17)의 제2 부분(49)으로부터 수행된다는 것을 나타낸다. 만일 비트가 "0"으로 설정되면, 이것은 사용자 데이터의 판독이 음성 메모리(17)의 제1 부분(48)으로부터 수행된다는 것을 나타낸다.
제1 비교기(37)로부터의 비트와 제2 비교기(41)로부터의 비트 사이의 제1 XOR-연산이 제2 XOR-게이트(42)에서 수행된다. 제1 XOR-연산의 결과는 제2 XOR-게이트(42)의 출력에서의 비트인데, 만일 상기 비트가 "1"로 설정되면, 이것은 현재 시간 슬롯에서 음성 메모리(17)의 제1 부분(48)에 사용자 데이터를 기록하는 것이 사용자 데이터를 한 프레임 이상 지연되도록 한다는 것을 나타낸다. 만일 상기 비트가 "0"으로 설정되면, 이것은 현재 시간 슬롯에서 음성 메모리(17)의 제2 부분(49)에 기록하는 것이 사용자 데이터를 한 프레임 이상 지연되도록 한다는 것을 나타낸다.
제2 XOR-게이트(42)의 출력으로부터의 비트와 저장 장소(47.n)로부터의 지연 비트 사이의 제2 XOR-연산이 제1 XOR-게이트(38)에서 수행된다. 저장 장소(47.n)로부터의 지연 비트는 어드레싱 정보의 제2 부분(51)을 구성한다. 지연 비트는, 만일 "0"으로 설정되면 사용자 데이터가 음성 메모리(17)의 부분에, 즉 제1 부분(48) 또는 제2 부분(49)에 위치하게됨을 나타내는데, 이것은 사용자 데이터가 출력 시간 슬롯에 대해 제1 가능 프레임내의 시간 슬롯에서 판독된다는 것을 의미한다. 반면, 지연 비트가 "1"로 설정된다면, 이것은 사용자 데이터가 음성 메모리(17)의 그 부분에 위치하게됨을 나타내며, 이것은 사용자 데이터가 그 후속 프레임내의 시간 슬롯에서 판독된다는 것을 의미한다.
제1 XOR-게이트(38)의 출력에서의 비트, 소위 지연 정보는, "0"으로 설정될 경우 사용자 데이터가 음성 메모리(17)의 제1 부분(48)으로 기록된다는 것을 나타내고, 반면 "1"로 설정될 경우, 사용자 데이터가 음성 메모리(17)의 제2 부분(49)으로 기록된다는 것을 나타낸다. 제1 XOR-게이트(38)의 출력으로부터의 비트 형태의 지연 정보는, 제어 메모리(23)내의 저장 장소(45.n, 47.n)에서의 제어 정보와 시간 슬롯 카운터(28)로부터의 출력 위상값을 토대로, 사용자 데이터 기록이 음성 메모리(17)의 제1 부분(48) 또는 제2 부분(49) 중 하나에서 발생되도록 어드레싱 유닛(16)을 제어한다.
이른바 협대역 접속에서, 접속에 속하는 사용자 데이터는 각 프레임의 단일 입력 시간 슬롯, 각 프레임의 내부 시간 슬롯 및 각 프레임의 출력 시간 슬롯으로 나타난다. 협대역 접속에 대한 제어 정보는 저장 장소(45.n)와 저장 장소(46.n, 47.n)에 기록된다. 저장 장소(45.n, 46.n, 47.n)는 내부 시간 슬롯에 상응한다. 저장 장소(45.n)에서의 제어 정보는, 사용자 데이터가 어느 입력 시간 슬롯로부터 내부 시간 슬롯으로 스위칭될 것인가, 즉 사용자 데이터가 어느 저장 장소(43.n)에서 음성 메모리(14)로부터 판독될 것인가를 나타낸다. 저장 장소(46.n, 47.n)에서의 제어 정보는, 사용자 데이터가 내부 시간 슬롯으로부터 어느 출력 시간 슬롯으로 스위칭될 것인가, 즉 사용자 데이터의 판독이 접속에 대한 출력 시간 슬롯에서 발생되도록 사용자 데이터가 어느 저장 장소(43.n)에서 음성 메모리(17)로 기록될 것인가를 나타낸다. 따라서, 협대역 접속과 관련된 제어 정보는 어느 입력 시간 슬롯에서 사용자 데이터가 스위치에 도달하는지를 나타내는 값, 공간 스위치단을 통해 어느 내부 시간 슬롯에서 사용자 데이터가 스위칭되는지를 나타내는 값, 및 어느 출력 시간 슬롯에서 사용자 데이터가 스위치 외부로 출력되는지를 나타내는 값을 포함한다. 이하, 프레임에 대하여 상기 결정된 타이밍 관계를 나타내는 이러한 값을 각각 입력 시간 슬롯 넘버, 내부 시간 슬롯 넘버 및 출력 시간 슬롯 넘버라고 한다. 시간 슬롯 넘버 외에도, 협대역 접속에 대한 제어 정보는, 저장 장소(47.n)에 기록되는 각 시간 슬롯에 대한 일정한 지연값을 포함한다. 이 값은 사용자 데이터가 가능한 가장 앞선 프레임에서 스위치 외부로 출력된다는 것을 나타낸다.
소위 광대역 접속에서는, 원리적으로 다수의 협대역 접속으로서, 접속에 대한 사용자 데이터가 각 프레임의 다수의 입력 시간 슬롯, 각 프레임의 다수의 내부 시간 슬롯 및, 각 프레임의 다수의 출력 시간 슬롯에서 스위칭된다. 따라서, 광대역 접속에 대한 스위치를 제어하는 제어 정보는 다수의 입력 시간 슬롯 넘버, 다수의 내부 시간 슬롯 넘버 및 다수의 출력 시간 슬롯 넘버를 포함한다. 이 외에도 제어 정보는, 광대역 접속에 대한 프레임내의 각 시간 슬롯마다 하나씩 지연값을 포함하는데, 이것은 사용자 데이터가 최초 가능 프레임에서 나타날 것인지 또는 출력 시간 스위치단에서 여분 프레임 지연될 것인지를 나타낸다. 이러한 값은 저장 장소(47.n)에 기록된다.
이러한 본 발명의 양태는 입력 시간 스위치단에도 적용될 수 있다. 도 2b에는, 제어 시스템(2)이 접속되는 시간 스위치 모듈(7.n) 형태의 스위치 구조가 도시되어 있다. 도 2a와 동일한 참조 번호는 동일한 또는 상응하는 구성 요소를 표시하는데 사용된다. 도 2a와 비교하여 차이점은 발명이 입력 시간 스위치단(5.n)에 적용된다는 것이다. 음성 메모리(14)는 두 부분(48, 49)(간단히 나타내기 위해, 도 2a에서와 동일한 참조 번호가 사용됨)을 포함하도록 확장되며, 이들 각각은 수적으로 프레임내의 시간 슬롯의 수에 상응하는 수의 저장 장소를 포함한다. 제어 메모리(21) 또한, 저장 장소(45.n)에 제어 정보를 포함하고 저장 장소(47.n)에는 지연값 형태의 제어 정보를 포함하도록 확장된다. 입력 시간 스위치단(5.n)내의 제어 메모리(21)로부터의 제어 정보가 어드레싱 유닛(22)을 통해 지연 제어 유닛(26)으로 전달되는데, 본 실시예에서 상기 지연 제어 유닛(26)은 어드레싱 유닛(15)에 접속되어 상기 확장된 음성 메모리(14)로부터의 사용자 데이터의 판독을 제어한다. 지연 제어 유닛(26)은 도 2a와 상응하는 방법으로 작동하며, 여기서 출력(29)에서의 시간 슬롯 카운터 정보는 도 2a에서 수단(35)로부터의 정보에 상응한다. 특히, 지연 제어 유닛은, 각 내부 시간 슬롯마다 사용자 데이터가 음성 메모리(14)의 제1 부분(48)과 제2 부분(49) 중 어느 부분으로부터 내부 시간 슬롯으로 스위칭되는지를 제어하는 지연 정보를 발생시킨다. 도 2a에 따르면, 지연 제어 유닛(26)은 확장된 음성 메모리(17)에서의 사용자 데이터의 저장을 제어하는 반면, 도 2b에 따르면, 지연 제어 유닛(26)은 확장된 음성 메모리(14)로부터의 사용자 데이터의 판독을 제어한다는 것을 알아야 한다. 도 2b에서, 출력 시간 스위치단(6.n)은, 저장 장소(46.n)에 제어 정보를 갖는 제어 메모리(23)와 저장 장소(44.n)를 갖는 음성 메모리(17)를 포함하는데, 상기 저장 장소의 수는 프레임내의 시간 슬롯의 수와 동일하다. 제어 메모리(23)내의 제어 정보는 음성 메모리(17)로의 사용자 데이터의 저장을 직접 제어하고, 도 2a의 수단(33)에 의해 발생되는 것에 상응하는 시간 슬롯 카운터 정보는 음성 메모리(17)로부터의 사용자 데이터에 대한 주기적인 판독을 제어한다.
실제로, 이러한 본 발명의 양태는 시간 스위치단을 통해 사용자 데이터의 일부를 지연시키는 임의의 시간 스위치단에 적용될 수 있다. 제1 유형의 시간 슬롯과 제2 유형의 시간 슬롯 사이에서 사용자 데이터를 스위칭하는데 사용되는 임의의 시간 스위치단을 고려하자. 예컨대, 제1 시간 슬롯이 입력 시간 슬롯이고, 제2 시간 슬롯은 내부 시간 슬롯일 수 있다. 제1 시간 슬롯이 내부 시간 슬롯이고 제2 시간 슬롯이 출력 시간 슬롯이어도 무방하다. 해당 시간 스위치단에서의 음성 메모리는 프레임에 상응하는 저장 장소를 각각 갖는 두 부분을 포함하도록 확장되고, 이 단의 제어 메모리도 지연값 형태의 제어 정보를 포함하도록 마찬가지로 확장된다. 또한, 각 시간 슬롯에 대해, 음성 메모리의 어느 부분으로/으로부터(출력단과 입력단 중 어디에 음성 메모리가 제공되는지에 따라) 사용자 데이터가 스위칭되는지를 제어하는 지연 정보를 발생하기 위해 지연 제어 유닛이 제공된다.
그러나, 예를 들어 방송 응용의 경우, 본 발명은 모든 가입자에 대한 시퀀스 및 프레임 완전성을 얻기 위해 출력단에 적용되어야 한다는 것을 알아야 한다. 상기와 같은 방법으로, 각각의 출력 광대역 접속에 대해 지연 제어가 수행될 수 있다.
다음의 설명에서, 광대역 접속에 대한 입력 시간 슬롯 넘버는 벡터(tin[0, 1, 2, ... W-1])로 표시된다. W는 각 프레임내의 광대역 접속용 시간 슬롯의 수를 나타낸다. 마찬가지로, 내부 시간 슬롯 넘버는 벡터(tint[0, 1, 2, ... W-1])로 표시되고, 출력 시간 슬롯 넘버는 벡터 tout[0, 1, 2, ... W-1]로 표시된다. 간단히 나타내기 위해, 입력 시간 슬롯 넘버는 벡터(tin[0, 1, 2, ... W-1])에서 연속적인 순서로 나타난다. 이 순서는 사용자 데이터가 입력 시간 슬롯에 할당되는 순서와 동일한 것으로 가정한다.
시간 슬롯 시퀀스 완전성(Time Slot Sequence Integrity: TSSI)과 시간 슬롯 프레임 완전성(Time Slot Frame Integrity: TSFI)이 보존되도록, 즉 사용자 데이터를 구성하는 데이터 워드 사이의 상호 시간 순서가 스위치를 통한 스위칭에서 유지되되독, 또한 하나의 동일한 프레임내의 입력 시간 슬롯에 나타나는 데이터 워드가 동일 프레임에서의 출력 시간 슬롯에 나타나도록, 광대역 접속에 속하는 사용자 데이터를 내부 시간 슬롯과 출력 시간 슬롯에 분배하는 방법에 따라, 벡터(tin[0, 1, 2, ... W-1]), 벡터(tint[0, 1, 2, ... W-1]) 및, 벡터(tout[0, 1, 2, ... W-1])로 입력 데이터가 구성되는 알고리즘이 사용된다. 이 외에도, 상기 알고리즘은 입력 시간 슬롯에 대한 프레임과 내부 시간 슬롯에 대한 프레임 사이의 위상에서의 차이를 나타내는 상수(Δin), 내부 시간 슬롯에 대한 프레임과 출력 시간 슬롯에 대한 프레임 사이의 위상 차이를 나타내는 상수(Δut) 및, 한 프레임내의 시간 슬롯 수를 나타내는 상수(Cframe)의 형태로 된 입력 데이터로부터 시작된다. 광대역 접속에 속하는 프레임내의 시간 슬롯의 수(W)는 한 프레임내의 전체 시간 슬롯 수(Cframe) 보다 작거나 같다. 입력 데이터를 토대로, 상기 알고리즘은 입력 및 출력 시간 슬롯 넘버를 각각 저장하기 위하여 제어 메모리(21, 23)내의 저장 장소(45.n, 46.n)의 형태로 된 분배 정보를 결정하며, 제어 메모리(21, 23)에 입력 및 출력 시간 슬롯의 넘버를 각각 저장하는 것은 상기 분배 정보에 따라 처리된다. 또한, 상기 알고리즘은 저장 장소(47.n)의 형태로 된 분배 정보를 결정하고, 상기 분배 정보에 따라 제어 메모리(23)에 기록하기 위한 지연값을 결정한다. 또한, 상기 지연값은 상기 분배 정보에 따라 제어 메모리(23)내의 저장 장소(47.n)에 기록된다.
본 발명에 따라 사용되는 상이한 형태의 정보를 간략하게 설명하면 다음과 같다.
- 제어 정보는 한편으로는 시간 슬롯 넘버를 포함하고 다른 한편으로는 지연값을 포함한다,
- 분배 정보는 상기 제어 정보를 저장하기 위하여 각 제어 메모리에 저장 장소를 포함한다(입력 시간 슬롯의 넘버는 45.n에, 출력 시간 슬롯의 넘버는 46.n에, 지연값은 47.n에 각각 저장된다), 그리고
- 지연 정보는 지연 제어 유닛에 의해 발생되는 정보로 이루어지고, 음성 메모리의 제1 및 제2 부분 중 어느 부분으로/으로부터 사용자 데이터가 스위칭되는지를 제어한다.
벡터(tin[0, 1, 2, ... W-1]), 벡터(tint[0, 1, 2, ... W-1]) 및, 벡터(tout[0, 1, 2, ... W-1])에서의 시간 슬롯 넘버는 다수의 협대역 접속에 대한 시간 슬롯 넘버와 동일한 방법으로 발생된다. 입력 시간 슬롯 수 및 출력 시간 슬롯 수는 사용자 단말기를 이용한 접속에 대해 기본적으로 제공되며, 이들 사용자 단말기 사이에서 사용자 데이터가 상기 접속시 스위칭된다. 벡터(tint[0, 1, 2, ... W-1])에 대한 시간 슬롯 넘버는 공간 스위치단(8)에서 충돌이 전혀 발생하지 않도록 결정된다. 상이한 입력 시간 스위치단(5.n)에 도달하여 하나의 동일한 출력 시간 스위치단(6.n)을 통해 스위칭 될 사용자 데이터는 공간 스위치단(8)에서 충돌이 발생하지 않도록 시간적으로 분리된다. 사용자 데이터는 입력 시간 스위치단(5.n)에 의해 공간 스위치단(8)내의 내부 시간 슬롯에 위치한다. 예컨대 하나의 동일한 출력 스위치단(6.n)을 통해 스위칭될 다수의 접속에 대한 사용자 데이터가 공간 스위치단(8)에서 동일한 시간 슬롯에 나타난다면, 충돌이 발생하게 된다. 벡터(tin[0, 1, 2, ... W-1]), 벡터(tint[0, 1, 2, ... W-1]) 및, 벡터(tout[0, 1, 2, ... W-1])에서의 시간 슬롯 넘버는 공지된 방법으로 발생되므로, 여기서 상세히 설명되지 않는다.
시간 슬롯 넘버를 분배하고 지연값을 결정하여 분배하는 방법을 도 5-11을 참조하여 설명한다.
1. 내부 시간 슬롯에 대한 프레임의 시간 위상에 대하여 입력 시간 슬롯 넘버를 정규화(normalization)하고, 벡터(tin0[0, 1, 2, ... W-1])를 발생시킨다. 상기 정규화라 함은, 입력 시간 슬롯 넘버가 내부 시간 슬롯에 대한 프레임에 대해 상대적으로 주어지도록 시간 슬롯 넘버가 재발생되는 것을 의미한다. 도 5를 참고하여, 벡터 tin0[0, 1, 2, ... W-1]의 값을 결정한다. 먼저 박스(box)(60)에서, 보조 변수(help variable)(i)를 0으로 초기화(i=0)한다. 다음으로, 아래의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)와 W를 비교한다. i가 W보다 작지 않으면 반복을 중단한다(선택 박스 61 참조).
ii. (tin[i] + Δin) MODULO Cframe을 tin0[i]에 저장한다(박스 62 참조).
iii. tin0[i]와 tin0[0]를 비교한다(박스 63 참조). 만일 tin0[i]가 tin0[0]보다 작으면 Cframe을 tin0[i]에 더한다(박스(64) 참조).
iv. 보조 변수(i)에 1을 더한다(박스 65 참조).
Cframe값을 넘는 벡터(tin0[0, 1, 2, ... W-1])의 값은, 이 값에 속하는 사용자 데이터가 벡터(tin0[0, 1, 2, ... W-1])의 값에 대해 Cframe값보다 작은 사용자 데이터 보다 더 뒤의 프레임과 관련된다는 것을 의미한다. 내부 시간 슬롯 넘버는 tin0[n] MODULO Cframe에 의해 주어진다.
2. 변수(δ)의 값을 결정한다. 변수(δ)는 내부 시간 슬롯 상으로의 사용자 데이터의 분배를 제어하는 값을 표시하는 옵셋-변수(offset-variable)이다. 이러한 이른바 옵셋-변수는 광대역 접속에 속하는 입력 시간 슬롯내의 사용자 데이터가 내부 시간 슬롯 상으로 어떻게 분배되는지를 결정한다. 옵셋 변수가 사용자 데이터의 분배에 영향을 주는 방법은 도 7b를 참조하여 다음에 상세히 설명된다. 먼저, 벡터(tint[0, 1, 2, ... W-1])의 값이 변경되지 않도록 보조 벡터(tin0[0, 1, 2, ... W-1])를 생성한다. 보조 벡터의 값은 다음과 같이 주어진다.
따라서 벡터(tint[0, 1, 2, ... W-1])의 값은 벡터(tin0[0, 1, 2, ... W-1])로 복사된다. 이하, 상기 방법은 벡터(tint0[0, 1, 2, ... W-1])의 값을 조작하는 반면, 벡터 tint[0, 1, 2, ... W-1]의 값은 원래대로 유지된다. 도 6을 참조로 하여, 먼저 δ를 0으로 초기화(δ=0)함으로써 옵셋-변수(δ)를 결정한다(박스 70 참조). 또한, 보조 변수(i)를 0으로 초기화(i=0) 한다(박스 71 참조). 이하의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)를 W와 비교한다. i가 W보다 작지 않으면 반복을 중단한다(박스 72 참조).
ii. 다음의 단계를 포함하는 시퀀스를 반복한다.
ii.i tin0[i]와 tin0[(i+δ)MODULO W]를 비교한다. tin0[i]가 [tint0(1+δ)MODULO W]보다 크지 않으면 반복을 중단한다(박스 73 참조).
ii.ii tin0[δ]에 Cframe을 더한다(박스 74 참조).
ii.iii 변수(δ)에 1을 더한다(박스 75 참조).
iii. 보조 변수(i)에 1을 더한다(박스 76 참조).
3. 상기 옵셋-변수(δ)를 사용하여 제어 메모리(21, 23)내의 각각의 저장 장소(45.n, 46.n)를 형성하는 분배 정보를 결정하고, 상기 분배 정보에 따라 제어 메모리(21, 23)내의 저장 장소(45.n, 46.n)에 제어 정보를 저장한다. 도 7a를 참조하여, 보조 변수를 0으로 초기화(i=0)한다(박스 80 참조). 이하의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)와 W를 비교한다. i가 W보다 작지 않으면 반복을 중단한다(박스 81 참조).
ii. 제어 메모리(21)의 저장 장소(45.n)에 tin[i]를 저장한다. 여기서 n = tint[(i+δ) MODULO W]이다(박스 82 참조).
iii. 제어 메모리(23)의 저장 장소(46.n)에 tout[i]를 저장한다. 여기서 [n = tint[(i+δ) MODULO W]이다(박스 83 참조).
iv. 보조 변수(i)에 1을 더한다(박스 84 참조)
도 7b는, 서로 다른 값(0, 1, 2)의 옵셋-변수(δ)가, 각 입력 시간 슬롯 넘버 tin[i]와 각 출력 시간 슬롯 넘버 tout[i]에 대해, 내부 시간 슬롯 넘버(tint[0, 1, 2, ... W-1])에 의해 각각 주어지는 저장 장소(45.n, 46.n) 중 어느 장소에 입력 시간 슬롯 넘버(tin[i]) 및 출력 시간 슬롯 넘버(tout[i])가 각각 저장되는지를 제어하는 방법을 도시하는 개요도이다. 간단히 나타내기 위해, 광대역 접속에 대해 4 개의 슬롯 수, 즉 W=4 를 고려한다.
δ=0 인 경우, 입력 시간 슬롯 넘버(tin[0], tin[1], tin[2], tin[3])는 장소 (45.tint[0], 45.tint[1], 45.tint[2], 45.tint[3])에 각각 저장된다. 저장 장소(45.n)는 접속에 할당되어 있는 내부 시간 슬롯 넘버에 의해 결정되며, 여기서 색인값(index value)은 입력 시간 슬롯 넘버와 관련된 색인값과 직접 상응한다. 이것은 출력 시간 슬롯 넘버와 그 저장 장소(46.n)에 대해서도 마찬가지로 적용된다.
δ=1 인 경우, 저장 장소(45.n, 46.n)는 접속에 할당되어 있는 내부 시간 슬롯 넘버에 의해 결정되고, 여기서 색인값은 입력 시간 슬롯 넘버와 관련된 색인값에 대해 한 장소 이동된다.
δ= 2 인 경우, 색인값은 두 장소 이동한다.
단계 1 및 단계 2와, 제3 단계에서의 저장 장소(45.n) 결정 다음, 광대역 접속에 대한 입력 시간 슬롯 넘버를 저장 장소(45.n)에 저장하는 것은, 입력 시간 슬롯과 내부 시간 슬롯 간의 시퀀스 완전성이 보존되도록 한다. 이 외에도, 단계 2에서 결정된 옵셋-값에 의해, 입력 시간 슬롯과 내부 시간 슬롯 사이의 시간 스위칭에서의 지연이 최소화될 수 있다. 시퀀스 완전성과 최소 시간 스위칭 지연이 이루어지도록, 내부 시간 슬롯과 출력 시간 슬롯 사이의 시간 스위칭에 대해서도 상기에 상응하는 절차가 적용될 수 있다.
완전한 TST-스위치를 통한 사용자 데이터의 스위칭에 있어서, 만일 시퀀스 완전성과 프레임 완전성을 모두 보존하고자 한다면, 단계 1-7이 수행되며, 이 중 단계 4-7은 이하에서 설명된다.
4. 내부 시간 슬롯 넘버를 정규화하고, 이들이 옵셋 변수(δ)에 의한 분배 정보에 따라 출력 시간 슬롯용 프레임의 시간 위상에 대하여 어떻게 분배되는지를 참작하여, 벡터(tint1[0, 1, 2, ... W-1])를 발생시킨다. 상기 정규화라 함은, 내부 시간 슬롯 넘버가 출력 시간 슬롯에 대한 프레임에 대해 나타나도록 시간 슬롯 넘버가 재발생되는 것을 의미한다. 도 8을 참고하여, 벡터 tint1[0, 1, 2, ... W-1]의 값을 결정한다. 먼저, 보조 변수(i)를 0으로 초기화(i=0)한다(박스 90 참조). 다음으로, 이하의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)와 W를 비교한다. i가 W보다 작지 않으면 반복을 중단한다(선택 박스 91 참조).
ii. (tint[(i + δ) MODULO W] + Δut) MODULO Cframe을 tint1[i]에 저장한다(박스 92 참조).
iii. tint1[i]와 tint1[0]를 비교한다(박스 93 참조). tint1[i]가 tint1[0]보다 작을 경우, Cframe을 tint1[i]에 더한다(박스 94 참조).
iv. 보조 변수(i)에 1을 더한다(박스 95 참조).
5. 변수(first_frame_start)의 값을 결정한다. 이 값을 기본값 또는 프레임 값이라 하며, 이것은 TSFI를 고려하지 않을 경우에 출력 시간 슬롯으로의 사용자 데이터 판독이 수행되는 최초 가능 프레임을 나타낸다. 변수(first_frame_start)의 값은 0 또는 Cframe이다. 도 9를 참고하여, 보조 변수(i)를 0으로 설정한다(박스 100 참조). 다음으로, 이하의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)와 W를 비교한다. i가 W보다 작지 않으면 반복을 중단하고(선택 박스 101 참조), 변수(first_frame_start)를 Cframe로 설정한다(박스 102 참조).
ii. tint1[i]와 tout[i]를 비교한다(선택 박스 103 참조). 만일 tint1[i]가 tout[i]보다 크지 않으면 변수(first_frame_start)를 0 으로 설정한다(박스 104 참조).
iii. 보조 변수(i)에 1을 더한다(박스 105 참조).
6. 결정된 기본값(프레임 값)으로 표현되는 프레임에 대하여 임의의 시간 슬롯이 그 후속 프레임과 관련이 있는지 여부를 결정한다. 이와 같이 하여, 소정의 출력 시간 슬롯 넘버에 속하는 사용자 데이터가 여분 프레임 지연되어야 하는지 여부가 결정된다. 도 10을 참고하여, 보조 변수(i)를 0으로 설정하고(박스 110 참조), 변수(B_none_in_second_frame)를 "참"(TRUE)으로 설정한다(박스 111 참조). 다음으로, 이하의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)와 W를 비교한다. i가 W보다 작지 않으면 반복을 중단한다(선택 박스 112 참조).
ii. tint1[i]와 (tout[i] + first_frame_start)를 비교한다(선택 박스 113 참조). tint1[i]가 (tout[i] + first_frame_start)보다 크다면, 변수 (B_none_in_second_frame)를 "거짓"(FALSE)으로 설정하고, 상기 반복을 중단한다(박스 114 참조).
iii. 보조 변수(i)에 1을 더한다(박스 115 참조).
7. 지연값(DELAY/NO_DELAY)의 형태로 제어 정보를 결정하고 이 값을 제어 메모리(23) 내의 저장 장소(47.n)에 기록한다. 도 11을 참고하여, 보조 변수(i)를 0으로 설정한다(박스 120 참조). 다음으로, 아래의 단계를 포함하는 시퀀스를 반복한다.
i. 보조 변수(i)와 W를 비교한다. i가 W보다 작지 않으면 반복을 중단한다(선택 박스 121 참조).
ii. tint1[i]와 (tout[i] + first_frame_start)를 비교한다(박스 122 참조). 만일 tint1[i]가 (tout[i] + first_frame_start)보다 크지 않고, 변수 (B_none_in_second_frame)가 "거짓"이면, 저장 장소(47.n)에 DELAY 값을 저장한다. 여기서 n = tint[(i + δ) MODULO W]이다(박스 123 참조). DELAY 값은 사용자 데이터가 출력 시간 스위치단(6.n)에서 여분 프레임 지연된다는 것을 나타내는데, 즉, DELAY = 1이다. 만일 tint1[i]가 (tout[i] + first_frame_start)보다 크거나, 변수 B_none_in_second_frame이 "참"이면, 저장 장소(47.n)에 NO_DELAY 값을 저장한다. 여기서 n = tint[(i + δ) MODULO W] 이다(박스 124 참조). NO_DELAY 값은, 사용자 데이터가 출력 시간 스위치단(6.n)에서 여분 프레임 지연되지 않는 것을 나타내는데, 즉, NO_DELAY = 0 이다.
iii. 보조 변수(i)에 1을 더한다(박스 125 참조).
상기 알고리즘은 마이크로 프로세서와 같은 프로세서에서 실행되는 소프트웨어로 구현되는 것이 바람직하다. 이러한 마이크로 프로세서(도시하지 않음)는 일례로서 제어 시스템에 설치된다. 상기의 알고리즘에 대한 기술(description)은, C++과 같은 프로그래밍 언어에서 상응하는 프로그래밍 코드가 쉽게 구현되도록 작성된다.
이하, 본 발명에 따라서, 시퀀스 및 프레임 완전성이 모두 스위치를 통해 보존되도록 광대역 접속용의 TST-스위치를 구성하는 방법에 대한 예가 나타나있다. 3 채널의 광대역 접속을 고려한다. 따라서, W = 3이다. 프레임 Cframe내의 전체 시간 슬롯의 수는 512이다. 제어 시스템(2)은 입력 시간 슬롯 tin={15, 243, 372}에서 출력 시간 슬롯 tout={36, 167, 221}로의 3 채널 광대역 접속을 설정하라는 요청을 받는다. 데이터를 스위칭하기 위한 유휴 내부 시간 슬롯(idle internal time slot)은 tint={183, 327, 378}이다. 입력 시간 슬롯에 대한 프레임과 내부 시간 슬롯에 대한 프레임 사이의 위상 차이는 Δin= 13이다. 내부 시간 슬롯에 대한 프레임과 출력 시간 슬롯에 대한 프레임 사이의 위상 차이는 Δut= -276이다.
도 12는 상기 예에 따라 입력 시간 슬롯에서의 사용자 데이터가 어떻게 내부 시간 슬롯과 출력 시간 슬롯으로 분배되는지를 개략적으로 나타내는, 입력 시간 슬롯, 내부 시간 슬롯 및, 출력 시간 슬롯의 프레임에 대한 구성도이다. 위상차(Δin=13 과 Δout= -276)는 점선으로 표시된다. 시간 슬롯 넘버(15, 243, 372)는 입력 프레임내의 위치를 나타내는 반면, X:s의 위치는 시간 슬롯이 시간 축(tin)에 도착하는 시점을 나타낸다. 시간 슬롯 넘버(36, 167, 221)는 출력 프레임내의 위치를 나타내는 반면, X:s의 위치는 시간 축(tint)과 관련하여 출력 프레임으로의 판독 시점을 나타낸다.
제어 시스템(2)에서의 프로세서는 상기와 같이 주어진 입력값으로부터 시작하는 본 발명에 따른 알고리즘을 실행한다.
1. 입력 시간 슬롯 넘버가 도 5의 흐름도에 따라 내부 프레임에 대해 정규화 된다. 이렇게 되면, 정규화된 입력 시간 슬롯 넘버(tin0)의 보조 벡터는 {28, 256, 358}이 된다.
2. 도 6의 흐름도에 따라 옵셋 변수 값(δ)이 결정된다. 그러면, 옵셋값은 δ= 1이 된다.
3. 제어 메모리(21, 23)내의 저장 장소(45.n, 46.n)의 형태로 된 분배 정보가 각각 도 7a의 흐름도에 따라 결정된다. 그 결과, 제어 정보{372, 15, 243}가 제어 메모리(21)내의 장소(45.{183, 327, 378})에 배치되고, 제어 정보{221, 36, 167}는 제어 메모리(23)내의 장소(46.{183, 327, 378}에 배치된다. δ=1이므로, 입력 시간 슬롯 넘버와 출력 시간 슬롯 넘버는 각 제어 메모리 내에서 한 장소씩 옮겨진다. 예를 들어, 입력 시간 슬롯 넘버(15)는 장소(45.183) 대신 장소(45.327)에, 입력 시간 슬롯 넘버(243)는 장소(45.327) 대신 장소(45.378)에, 입력 시간 슬롯 넘버(372)는 장소(45.378) 대신 장소(45.183(+512))에 각각 놓이게된다.
4. 입력 시간 슬롯 넘버는 도 8의 흐름도에 따른 옵셋-변수를 고려하여 출력 프레임에 대해 정규화된다. 이렇게되면, 정규화된 내부 시간 슬롯 넘버(tint1)의 보조 벡터는 {51, 102, 419}가 된다.
5. 도 9의 흐름도에 따라 기본값 변수(first_frame_start)가 결정된다. 이 기본값 변수의 값은, 프레임 완전성 정정 메커니즘(correcting mechanism)을 고려하지 않고 가장 빠른 입력 시간 슬롯이 스위칭될 수 있는 출력 프레임을 나타낸다. 옵셋 변수(1)를 고려하여 단계 3에서 결정된 분배 정보에 따라, 입력 시간 슬롯(15)내의 데이터는 내부 시간 슬롯(36)으로 스위칭된 다음, 출력 프레임(B)내의 시간 슬롯(36)을 판독하기 위해 가장 빨리 스위칭될 수 있다. 시간과 관련하여, 출력 프레임(A)내의 시간 슬롯(36)을 판독하기 위해 상기 데이터를 스위칭하는 것은 불가능하다. 그러나, 입력 시간 슬롯(243)으로부터 내부 시간 슬롯(378)으로 그리고 출력 프레임(A)내의 출력 시간 슬롯(167)으로 사용자 데이터를 스위칭하는 것은 가능하다. 이러한 방법으로, first_frame_start는 출력 프레임(A)을 나타내는 0 값이 된다.
6. 도 10의 흐름도에 따라, 기본값 0으로 표현된 프레임에 대한 그 후속 프레임과 임의의 시간 슬롯이 관련되는지 여부가 결정된다. 즉, 데이터가 출력 프레임(B)으로 스위칭되는 입력 시간 슬롯이 있는지를 결정한다. 도 12로부터, 시간과 관련하여 입력 시간 슬롯(15, 372)의 데이터가 출력 프레임(B)으로 스위칭되어야 함을 알 수 있다. 따라서, 변수(B_none_in_second_frame0는 "거짓"의 값을 얻게 된다.
7. 도 11의 흐름도에 따라 지연값의 형태로 된 제어 정보가 결정되어 제어 메모리(23)내의 장소(47.n)에 저장된다. NO_DELAY는 저장 장소(47.183, 47.327)에 저장되고, DELAY는 저장 장소(47.378)에 저장된다. 실제로, 이것은, 내부 시간 슬롯(378)으로 스위칭되는 입력 시간 슬롯(243)으로부터의 사용자 데이터가 한 프레임 지연되어, 상기 데이터가 출력 프레임(A)내의 시간 슬롯(167)에서 판독되지 않고 대신에 출력 프레임(B)내의 시간 슬롯(167)에서 판독된다는 것을 의미한다.
이러한 방식으로, 원하는 광대역 접속용 스위치를 통해 시퀀스 및 프레임 완전성이 모두 보존되도록 스위치가 설정된다. 입력 프레임(B)에서의 입력 시간 슬롯(15, 243, 372)내의 데이터는 출력 시간 프레임(B)내의 시간 슬롯(36, 167, 221)에서와 상호 동일한 순서로 판독된다.
장소(45.n, 46.n)에서의 제어 정보는 시퀀스 완전성이 보존되도록 사용자 데이터가 스위칭되게 한다. 장소(46.n, 47.n)에서의 제어 정보는 지연 정보를 발생시키는 지연 제어 유닛(26)으로 판독된다. 각각의 내부 시간 슬롯마다 상기 지연 정보는, 출력 시간 스위치단(6.n)에서의 음성 메모리(17)의 제1 부분(48)과 제2 부분(49) 중 어느 것으로 내부 시간 슬롯내의 사용자 데이터가 스위칭될 것인지를 제어한다. 이와 같은 방법으로, 지연 정보는 사용자 데이터가 출력 시간 슬롯의 제1 가능 프레임에 나타날 것인지 또는 여분 프레임 지연될 것인지를 제어한다.
본 발명에 대한 상기 실시예는 단지 본 발명 개념이 실현되는 방법에 대한 예일 뿐이며, 이것으로 한정되지는 않는다. 본 발명의 기본적 원리와 범위를 벗어나지 않고, 상기 기술된 것 이외의 특별한 형태로 본 발명을 실시할 수 있다.
일례로서, 시간 슬롯 카운터 회로(28)는 각각의 카운터 값과 위상값을 거의 직접 발생시키며, 도 3의 출력(29, 30, 31)에서 출력되는 3개의 분리된 카운터로 실현될 수도 있다.
상기 알고리즘은, 확장된 음성 메모리가 입력 스위치단에 제공되는 경우에도 동작하도록 쉽게 변형될 수 있다.
또한, 상기 제시된 알고리즘은 도시되어 있는 것과 상이한 하드웨어 구성을 이용할 수 있도록 변형될 수도 있다.
본 발명은 첨부된 청구 범위에 의해 정해지며, 앞에서 서술되고 다음에 청구되는 기본 원리를 포함하는 또 다른 변형 및 개선도 본 발명 범위내에서 이루어진다.

Claims (24)

  1. 광대역 접속에 속하고 제1 시간 슬롯 프레임에서의 제1 시간 슬롯의 부분 집합(subset)(W)에 나타나는 사용자 데이터를 제2 시간 슬롯의 프레임에서의 제2 시간 슬롯의 상응하는 부분 집합(W)으로 스위칭하는 방법으로서,
    제어 메모리에 시간 슬롯 넘버(number)를 제공하는 단계, 및
    상기 사용자 데이터를 음성 메모리에 저장하고 상기 음성 메모리로부터 판독하며, 상기 음성 메모리 내의 메모리 장소는 상기 제어 메모리에서의 상기 시간 슬롯 넘버에 의해 결정됨으로써, 상기 사용자 데이터의 스위칭 제어를 가능하게 하는 단계를 포함하는데,
    상기 제1 시간 슬롯의 상기 부분 집합은 제1 시간 슬롯 넘버(tin[0, 1,... W-1])와 관련되고, 상기 제2 시간 슬롯의 상기 부분 집합은 제2 시간 슬롯 넘버(tint[0, 1,... W-1])와 관련되도록 되어 있는 사용자 데이터 스위칭 방법에 있어서,
    각각의 제1 시간 슬롯 넘버(tin[i])에 대해, 상기 제2 시간 슬롯 넘버에 의해 주어지는 상기 제어 메모리내의 장소 중 어느 장소에서 상기 제1 시간 슬롯 넘버(tin[0, 1,... W-1])가 저장될 것인가를 제어하는 옵셋(δ)을 결정하는 단계,
    상기 결정된 옵셋을 토대로 상기 제1 시간 슬롯 넘버를 저장하기 위해 상기 제어 메모리내의 저장 장소 형태로 된 분배 정보를 결정하는 단계, 및
    상기 결정된 분배 정보에 따라 상기 제어 메모리에 상기 제1 시간 슬롯 넘버(tin[i])를 저장하는 단계를 더 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  2. 제1항에 있어서,
    상기 분배 정보 결정 단계는,
    상기 제1 시간 슬롯이 상기 제2 시간 슬롯에 대한 프레임에 대하여 표시되도록 상기 제2 시간 슬롯에 대한 프레임의 시간 위상에 대하여 상기 제1 시간 슬롯 넘버(tin[0, 1,... W-1])를 정규화하는 단계, 및
    상기 정규화된 제1 시간 슬롯 넘버(tin0[0, 1,... W-1])와 상기 제2 시간 슬롯 넘버(tint[0, 1,... W-1])로부터, 상기 제1 시간 슬롯의 부분 집합에서의 사용자 데이터를 상기 제2 시간 슬롯의 부분 집합 상으로 분배하는 것을 제어하는 상기 옵셋(δ)을 결정하는 단계를 더 포함하고,
    상기 장소의 제어는, 각각의 제1 시간 슬롯 넘버(tin[i])에 대해, 상기 제2 시간 슬롯 넘버(tint[0, 1,... W-1]), 상기 결정된 옵셋(δ) 및, 한 프레임에서 상기 광대역 접속을 위한 시간 슬롯의 수(W) 중 하나 이상을 토대로 하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  3. 제1항에 있어서,
    상기 제1 시간 슬롯은 스위치단에 도착하는 시간 슬롯에 대응하고, 상기 제2 시간 슬롯은 상기 스위치단으로부터 떠나는 시간 슬롯에 대응하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  4. 제2항에 있어서,
    상기 제1 시간 슬롯 넘버(tin[i]) 각각에 대해, 상기 제1 시간 슬롯 넘버(tin[0, 1,... W-1])를 정규화하는 단계는,
    상기 제1 시간 슬롯 넘버(tin[i])의 합과, 상기 제1 시간 슬롯에 대한 프레임과 상기 제2 시간 슬롯에 대한 프레임 사이의 위상차(Δin)를 결정하는 단계,
    상기 결정된 합과 한 프레임내의 전체 시간 슬롯 수(Cframe) 사이에 모듈로 연산을 수행함으로써, 정규화된 제1 시간 슬롯 넘버(tin0[i])의 초기값을 결정하는 단계,
    상기 초기값의 제1 값과 현재의 결정된 초기값을 비교하는 단계, 및
    상기 비교 결과에 따라 한 프레임내의 시간 슬롯의 전체 수(Cframe)에 상응하는 값을 상기 정규화된 제1 시간 슬롯 넘버(tin0[i])의 초기값에 선택적으로 더하여, 상기 제1 시간 슬롯 넘버(tin[i])와 관련된 제2 정규화된 제1 시간 슬롯 넘버 (tin0[i])를 발생시키는 단계를 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  5. 제2항에 있어서,
    상기 옵셋(δ)을 결정하는 단계는,
    상기 정규화된 제1 시간 슬롯 넘버(tin0[0, 1,... W-1]) 및 상기 제2 시간 슬롯 넘버(tint0[0, 1,... W-1])를 토대로 한 비교와, 상기 비교 결과에 따른 상기 옵셋(δ)의 선택적인 증가를 포함하는 반복 과정을 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  6. 제5항에 있어서,
    상기 반복 과정에서의 각 반복은,
    정규화된 제1 시간 슬롯 넘버(tin0[i])와, 상기 옵셋(δ)의 현재 값과 한 프레임에서의 상기 광대역 접속에 대한 시간 슬롯의 수(W)에 따른 상기 제2 시간 슬롯 넘버(tint0[0, 1,... W-1]) 중 하나와의 비교, 및
    한 프레임에서 시간 슬롯의 총 수(Cframe)와, 상기 비교 결과에 따른 색인값으로서 상기 옵셋(δ)의 현재값에 의해 표시되는 제2 시간 슬롯 넘버(tin0[0, 1, ... W-1])의 것과의 선택적인 가산을 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  7. 제2항에 있어서,
    상기 제어 메모리 장소는 제1 시간 슬롯 넘버(tin[i]) 각각에 대하여 다음의 식
    tint[(i+δ) modulo W]
    에 의해 주어지는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  8. 광대역 접속에 속하고 제1 시간 슬롯의 프레임에서의 제1 시간 슬롯의 부분 집합에 나타나는 사용자 데이터를 제2 시간 슬롯의 프레임에서의 제2 시간 슬롯의 상응하는 부분 집합으로 스위칭하는 장치로서,
    시간 슬롯 넘버를 저장하는 제어 메모리, 및
    상기 사용자 데이터를 저장하고 판독하는 음성 메모리를 포함하며,
    상기 음성 메모리내의 메모리 장소는 상기 제어 메모리에서의 상기 시간 슬롯 넘버에 의해 결정됨으로써, 상기 사용자 데이터의 스위칭 제어가 가능하며,
    상기 제1 시간 슬롯의 상기 부분 집합은 제1 시간 슬롯 넘버(tin[0, 1,... W-1])와 관련되고, 상기 제2 시간 슬롯의 상기 부분 집합은 제2 시간 슬롯 넘버(tint[0, 1,... W-1])와 관련되도록 되어 있는 사용자 데이터 스위칭 장치에 있어서,
    각각의 제1 시간 슬롯 넘버(tin[i])에 대해, 상기 제2 시간 슬롯 넘버(tint[0, 1,... W-1])에 의해 주어지는 상기 제어 메모리내의 장소 중 어느 장소에 상기 제1 시간 슬롯 넘버(tin[i])가 저장될 것인가를 제어하는 옵셋(δ)을 결정하는 수단,
    상기 결정된 옵셋을 토대로 상기 제1시간 슬롯 넘버(tin[0, 1,... W-1])를 저장하기 위해 상기 제어 메모리에서의 저장 장소의 형태로 된 분배 정보를 결정하는 수단, 및
    상기 결정된 분배 정보에 따라 상기 제어 메모리에 상기 제1 시간 슬롯 넘버(tin[i])를 저장하는 수단을 더 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 장치.
  9. 광대역 접속에 속하고 입력 시간 슬롯 프레임의 입력 시간 슬롯의 부분 집합(W)에 나타나는 사용자 데이터를 내부 시간 슬롯의 프레임에서의 상응하는 내부 시간 슬롯의 부분 집합(W)과 출력 시간 슬롯의 프레임에서의 상응하는 출력 시간 슬롯 부분 집합(W)으로 스위칭하는 방법으로서,
    각각의 제어 메모리에 시간 슬롯 넘버를 제공하는 단계, 및
    상기 사용자 데이터를 음성 메모리에 저장하고 상기 음성 메모리로부터 판독하며, 상기 음성 메모리 내의 메모리 장소는 상기 제어 메모리에서의 상기 시간 슬롯 넘버에 의해 결정됨으로써, 상기 사용자 데이터의 스위칭 제어를 가능하게 하는 단계를 포함하는데,
    상기 입력 시간 슬롯의 부분 집합, 상기 내부 시간 슬롯의 부분 집합 및, 상기 출력 시간 슬롯의 부분 집합은 입력 시간 슬롯 넘버(tin[0, 1, ... W-1]), 내부 시간 슬롯 넘버(tint[0, 1, ... W-1]) 및, 출력 시간 슬롯 넘버(tout[0, 1, ... W-1])와 각각 관련되도록 되어 있는 사용자 데이터 스위칭 방법에 있어서,
    상기 입력 시간 슬롯 넘버(tin[0, 1, ... W-1]) 및 상기 출력 시간 슬롯 넘버(tout[0, 1, ... W-1])를 저장하기 위해 각각의 제어 메모리내의 저장 장소의 형태로 된 분배 정보를 각각 결정하는 단계,
    상기 내부 시간 슬롯이 상기 출력 시간 슬롯의 프레임에 대해 나타나도록, 상기 내부 시간 슬롯 넘버(tint[0, 1, ... W-1])를 상기 출력 시간 슬롯에 대한 프레임의 시간 위상에 대해 정규화하는 단계,
    사용자 데이터 판독이 가장 먼저 행해질 수 있는 출력 프레임을 나타내는 프레임 값을 결정하는 단계,
    상기 접속의 임의의 출력 시간 슬롯이 상기 결정된 프레임 값으로 표시된 프레임에 대한 그 후속 프레임과 관련되는지 여부를 결정하는 단계, 및
    상기 정규화된 내부 시간 슬롯 넘버(tin1[0, 1, ... W-1]), 상기 출력 시간 슬롯 넘버(tout[0, 1, ... W-1]), 상기 결정된 프레임 값 및, 그 후속 프레임과의 관계 결정을 토대로, 사용자 데이터가 제1 가능 출력 프레임에 나타날 것인지 또는 여분 프레임 지연될 것인지를 제어하는 제어 정보(DELAY/NO_DELAY)를 결정하는 단계를 더 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  10. 제9항에 있어서,
    상기 분배 정보를 결정하는 단계는,
    상기 입력 시간 슬롯이 상기 내부 시간 슬롯에 대한 프레임에 대해 나타나도록, 상기 내부 시간 슬롯에 대한 프레임의 시간 위상에 대해 상기 입력 시간 슬롯 넘버(tin[0, 1,... W-1])를 정규화하는 단계,
    상기 정규화된 입력 시간 슬롯 넘버(tin0[0, 1,... W-1])와 상기 내부 시간 슬롯 넘버(tint[0, 1,... W-1])로부터, 상기 입력 시간 슬롯 부분 집합에서의 사용자 데이터를 상기 내부 시간 슬롯의 부분 집합과 상기 출력 시간 슬롯의 부분 집합 상으로 분배하는 것을 결정하는 옵셋(δ)을 결정하는 단계, 및
    상기 내부 시간 슬롯 넘버(tint[0, 1, ... W-1]), 상기 옵셋(δ) 및, 한 프레임에서의 상기 광대역 접속에 대한 시간 슬롯의 수(W)를 토대로, 각 입력 시간 슬롯 넘버(tin[i])와 각 출력 시간 슬롯 넘버(tout[i])에 대해, 내부 시간 슬롯 넘버(tint[0, 1, ... W-1])에 의해 나타나는 각 제어 메모리내의 저장 장소 중 어느 저장 장소에서 입력 시간 슬롯 넘버(tin[i]) 및 출력 시간 슬롯 넘버(tout[i])가 각각 저장될 것인지를 결정하고, 각 제어 메모리내의 상기 결정된 장소에 입력 시간 슬롯 넘버(tin[i])와 출력 시간 슬롯 넘버(tout[i])를 저장하는 단계를 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  11. 제10항에 있어서,
    입력 시간 슬롯(tin[i]) 각각에 대해, 상기 입력 시간 슬롯 넘버(tin[0, 1,... W-1])를 상기 정규화하는 단계는,
    입력 시간 슬롯 넘버(tin[i])의 합과, 상기 입력 시간 슬롯에 대한 프레임과 상기 내부 시간 슬롯에 대한 프레임 간의 위상차(Δin)를 결정하는 단계,
    상기 결정된 합과 한 프레임에서의 전체 시간 슬롯 수(Cframe) 사이에 모듈로-연산을 수행함으로써, 정규화된 입력 시간 슬롯 넘버(tin0[i])의 초기값을 결정하는 단계,
    상기 초기값 중의 제1 값과 현재의 결정된 초기값을 비교하는 단계, 및
    상기 초기값 비교 결과에 따라 한 프레임내의 전체 시간 슬롯 수(Crame)에 상응하는 값을 상기 정규화된 입력 시간 슬롯 넘버(tin0[i])의 초기값에 선택적으로 더하여, 상기 입력 시간 슬롯 넘버(tin[i])와 관련된 갱신된 정규화된 입력 시간 슬롯 넘버(tin0[i])를 발생시키는 단계를 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  12. 제10항에 있어서,
    상기 옵셋(δ)을 결정하는 단계는, 상기 정규화된 입력 시간 슬롯 넘버(tin0[0, 1,... W-1]) 및 상기 내부 시간 슬롯 넘버(tint0[0, 1,... W-1])에 따른 비교와, 상기 비교 결과에 따른 상기 옵셋(δ)의 선택적인 증가를 수반하는 반복 과정을 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  13. 제12항에 있어서,
    상기 반복 과정에서의 각 반복은,
    정규화된 입력 시간 슬롯 넘버(tin0[i])와, 상기 옵셋(δ)의 현재 값과 한 프레임에서의 상기 광대역 접속에 대한 시간 슬롯의 수(W)에 따라 상기 내부 시간 슬롯 넘버(tint0[0, 1,... W-1]) 중 하나와의 비교, 및
    한 프레임에서의 전체 시간 슬롯 수(Cframe)와, 상기 비교 결과에 따른 색인값으로서 상기 옵셋(δ)의 현재값으로 표시되는 내부 시간 슬롯 넘버(tin0[0, 1,... W-1])의 것과의 선택적인 가산을 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  14. 제10항에 있어서,
    상기 제어 메모리 장소는, 각각의 입력 시간 슬롯 넘버(tin[i]) 및 각각의 출력 시간 슬롯 넘버(tout[i])에 대하여 다음의 식
    tint[(i+δ) modulo W]
    로 주어지는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  15. 제9항에 있어서,
    상기 내부 시간 슬롯 넘버(tint[0, 1,... W-1])의 정규화는 각 내부 시간 슬롯 넘버(tint[i])에 대해,
    정규화된 내부 시간 슬롯 넘버(tint1[i])의 초기값을, (tint[(i+δ) modulo W] + Δut) modulo Cframe(여기서, Δut는 상기 내부 시간 슬롯에 대한 프레임과 상기 출력 시간 슬롯에 대한 프레임 사이의 위상차)에 따라 결정하는 단계,
    제1 정규화된 내부 시간 슬롯 넘버(tint1[0])와 관련된 초기값을 현재 결정된 초기값과 비교하는 단계, 및
    상기 초기값 비교 결과에 따라 한 프레임에서의 전체 시간 슬롯 수(Cframe)에 상응하는 값을 정규화된 내부 시간 슬롯 넘버(tint1[i])의 초기값에 선택적으로 더하여, 내부 시간 슬롯 넘버(tint[i])와 관련되는 갱신된 정규화된 내부 시간 슬롯 넘버(tint1[i])를 발생시키는 단계를 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  16. 제9항에 있어서,
    상기 프레임 값을 결정하는 단계는, 상기 정규화된 내부 시간 슬롯 넘버( tint1[0, 1,... W-1])와 상기 출력 시간 슬롯 넘버(tout[0, 1,... W-1])를 비교하는 단계를 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  17. 제9항에 있어서,
    상기 결정된 프레임 값으로 표시된 프레임에 대한 그 후속 프레임과 임의의 출력 시간 슬롯이 관련하는지에 대한 결정은, 정규화된 내부 시간 슬롯 넘버 각각에 대해, 상응하는 출력 시간 슬롯 넘버와 상기 결정된 프레임 값과의 합과 상기 정규화된 내부 시간 슬롯 넘버 사이의 비교를 토대로 하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  18. 제9항에 있어서,
    상기 사용자 데이터 스위칭 방법은, 상이한 시간 슬롯 간에 시퀀스 완전성이 보존되도록, 각기 다른 시간 슬롯 사이에서의 사용자 데이터 분배를 제어하는 옵셋(δ)을 결정하는 단계를 더 포함하고,
    출력 시간 슬롯 넘버(tout[0, 1,... W-1])를 저장하기 위한 제어 메모리는 지연값(DELAY/NO_DELAY)의 형태로 된 제어 정보를 저장하기 위한 추가 부분을 더 포함하며,
    상기 사용자 데이터 스위칭 방법은, 각각의 지연값(DELAY/NO_DELAY)에 대해, 상기 내부 시간 슬롯 넘버(tint[0, 1,... W-1]), 상기 옵셋(δ) 및, 한 프레임에서 광대역 접속에 대한 시간 슬롯 수(W)를 토대로 상기 내부 시간 슬롯 넘버(tint[0, 1,... W-1])에 상응하는 상기 제어 메모리의 상기 추가 부분에서의 저장 장소 중 어느 장소에 지연값이 저장될 것인가를 결정하는 단계와, 상기 결정된 장소에 지연값을 저장하는 단계를 더 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  19. 제9항에 있어서,
    상기 제어 정보는 지연값의 형태로 주어지는데,
    지연값은, 만일 상응하는 정규화된 내부 시간 슬롯 넘버(tint1[i])가 상응하는 출력 시간 슬롯 넘버(tout[i])와 상기 결정된 프레임 값의 합보다 크거나, 상기 결정된 프레임 값에 의해 표시되는 프레임에 대한 그 후속 프레임과 관련된 출력 시간 슬롯이 없는 경우, 지연이 실행되지 않음을 나타내는 값(NO_DELAY)을 취하고, 그렇지 않은 경우 상기 지연값은 지연이 수행되어야 함을 나타내는 값(DELAY)을 취하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  20. 제9항에 있어서,
    상기 출력 시간 슬롯을 저장하는 음성 메모리는 제1 부분(48)과 제2 부분(49)을 포함하고, 이들 각각은 수적으로 한 프레임내의 시간 슬롯의 수에 상응하는 저장 장소를 가지며, 상기 제1 부분(48)은 출력 시간 슬롯의 제1 프레임에 상응하고 상기 제2 부분(49)은 출력 시간 슬롯의 다음 제2 프레임에 상응하며,
    상기 사용자 데이터 스위칭 방법은, 적어도 상기 출력 시간 슬롯 넘버(tout[0, 1,... W-1]) 및 지연값(DELAY/NO_DELAY) 형태의 결정된 제어 정보를 토대로 지연 정보를 결정하는 단계를 더 포함하는데, 상기 지연 정보는, 상기 부분 집합(W)의 내부 시간 슬롯의 내부 시간 슬롯 각각에 대해, 내부 시간 슬롯의 사용자 데이터가 음성 메모리의 상기 제1 부분(48)과 상기 제2 부분(49) 중 어느 부분으로 스위칭될 것인지를 제어하는 것을 특징으로 하는 사용자 데이터 스위칭 방법.
  21. 광대역 접속에 속하고 입력 시간 슬롯의 프레임내의 입력 시간 슬롯의 부분 집합에 나타나는 사용자 데이터를, 내부 시간 슬롯 프레임내의 상응하는 내부 시간 슬롯 부분 집합 및 출력 시간 슬롯 프레임내의 상응하는 출력 시간 슬롯 부분 집합으로 스위칭하는 장치로서,
    시간 슬롯 넘버를 저장하는 제어 메모리, 및
    상기 사용자 데이터를 저장하고 판독하는 음성 메모리를 포함하며,
    상기 음성 메모리내의 메모리 장소가 각 제어 메모리내의 시간 슬롯 넘버에 의해 결정됨으로써, 상기 사용자 데이터의 스위칭 제어가 가능하며,
    상기 입력 시간 슬롯의 부분 집합, 상기 내부 시간 슬롯의 부분 집합 및, 상기 출력 시간 슬롯의 부분 집합은 입력 시간 슬롯 넘버(tin[0, 1, ... W-1]), 내부 시간 슬롯 넘버(tint[0, 1, ... W-1]) 및, 출력 시간 슬롯 넘버(tout[0, 1, ... W-1])와 각각 관련되도록 되어 있는 사용자 데이터 스위칭 장치에 있어서,
    상기 입력 시간 슬롯 넘버(tin[0, 1, ... W-1]) 및 상기 출력 시간 슬롯 넘버 (tout[0, 1, ... W-1])를 저장하기 위해 각자의 제어 메모리내의 저장 장소 형태로 된 분배 정보를 결정하는 수단,
    상기 내부 시간 슬롯이 상기 출력 시간 슬롯에 대한 프레임에 대해 나타나도록, 상기 출력 시간 슬롯에 대한 프레임의 시간 위상에 대하여 상기 내부 시간 슬롯 넘버(int[0, 1, ... W-1])를 정규화하는 수단,
    사용자 데이터 판독이 가장 먼저 행해질 수 있는 출력 프레임을 나타내는 프레임 값을 결정하는 수단,
    상기 접속의 임의의 출력 시간 슬롯이 상기 결정된 프레임 값에 의해 표시된 프레임에 대한 그 후속 프레임과 관련되는지 여부를 결정하는 수단, 및
    상기 정규화된 내부 시간 슬롯 넘버(tin1[0, 1, ... W-1]), 상기 출력 시간 슬롯 넘버(tout[0, 1, ... W-1]), 상기 결정된 프레임 값 및, 후속 프레임과의 관계 결정을 토대로, 상기 사용자 데이터가 제1 가능 프레임에 나타날 것인지 또는 여분 프레임 지연될 것인지를 제어하는 제어 정보를 결정하는 수단을 더 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 장치.
  22. 제21항에 있어서,
    상기 출력 시간 슬롯 넘버를 저장하는 제어 메모리는 지연값 형태의 상기 제어 정보를 저장하는 추가 부분을 더 포함하는데, 상기 장치는,
    상이한 시간 슬롯 간에 시퀀스 완전성이 보존되도록, 각기 다른 시간 슬롯 사이에서의 사용자 데이터의 분배를 제어하는 옵셋(δ)을 결정하는 수단, 및
    각각의 지연값에 대해, 상기 내부 시간 슬롯 넘버(tint[0, 1,... W-1]), 상기 옵셋(δ) 및, 한 프레임내의 광대역 접속용 시간 슬롯 수(W)를 토대로, 상기 내부 시간 슬롯 넘버(tint[0, 1,... W-1])에 상응하는 상기 제어 메모리의 추가 부분내의 저장 장소 중 어느 장소에 지연값(DELAY/NO_DELAY)이 저장될 것인가를 결정하여, 상기 결정된 장소에 지연값을 저장하는 수단을 더 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 장치.
  23. 제21항에 있어서,
    상기 출력 시간 슬롯을 저장하는 음성 메모리는 제1 부분(48)과 제2 부분(49)을 포함하는데, 이들 각각은 수적으로 한 프레임내의 시간 슬롯 수에 상응하는 저장 장소를 가지며, 상기 제1 부분(48)은 출력 시간 슬롯의 제1 프레임에 상응하고 상기 제2 부분(49)은 출력 시간 슬롯의 다음 제2 프레임에 상응하며,
    상기 사용자 데이터 스위칭 장치는, 적어도 상기 출력 시간 슬롯 넘버(tout[0, 1,... W-1])와 상기 결정된 지연값(DELAY/NO_DELAY)을 토대로 지연 정보를 발생시키는 지연 제어 유닛을 더 포함하는데, 상기 지연 정보는, 상기 내부 시간 슬롯 부분 집합(W)의 내부 시간 슬롯 각각에 대해, 내부 시간 슬롯내의 사용자 데이터가 음성 메모리의 상기 제1 부분(48)과 상기 제2 부분(49) 중 어느 부분으로 스위칭될 것인가를 제어하는 것을 특징으로 하는 사용자 데이터 스위칭 장치.
  24. 제21항에 있어서,
    상기 분배 정보를 결정하는 수단은,
    상기 입력 시간 슬롯이 상기 내부 시간 슬롯에 대한 프레임에 대해 나타나도록, 상기 내부 시간 슬롯에 대한 프레임의 시간 위상에 대하여 상기 입력 시간 슬롯 넘버를 정규화하는 수단,
    상기 정규화된 입력 시간 슬롯 넘버와 내부 시간 슬롯 넘버로부터, 상기 내부 시간 슬롯 부분 집합과 상기 출력 시간 슬롯 부분 집합 상으로 상기 입력 시간 슬롯 부분 집합내의 사용자 데이터를 분배하는 것을 결정하는 옵셋(δ)을 결정하는 수단, 및
    상기 내부 시간 슬롯 넘버, 상기 옵셋 및, 한 프레임에서의 상기 광대역 접속용 시간 슬롯의 수를 토대로, 각각의 입력 시간 슬롯 넘버와 각각의 출력 시간 슬롯 넘버에 대해, 내부 시간 슬롯 넘버에 의해 주어지는 각 제어 메모리에서의 저장 장소 중 어디에 입력 시간 슬롯 넘버 및 출력 시간 슬롯 넘버가 각각 저장될 것인지를 결정하고, 상기 결정된 각 제어 메모리내의 장소에 입력 시간 슬롯 넘버(tin[i])와 출력 시간 슬롯 넘버(tout[i])를 저장하는 수단을 포함하는 것을 특징으로 하는 사용자 데이터 스위칭 장치.
KR10-1999-7008196A 1997-03-10 1998-03-02 사용자 데이터 스위칭 방법 및 장치 KR100413054B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9700850A SE508851C2 (sv) 1997-03-10 1997-03-10 Förfarande och anordning vid uppkoppling av telekommunikationsförbindelse med upprätthållen sekvens- och ramintegritet
SE9700850-2 1997-03-10
PCT/SE1998/000372 WO1998041053A1 (en) 1997-03-10 1998-03-02 Establishing telecommunication connections

Publications (2)

Publication Number Publication Date
KR20000076108A KR20000076108A (ko) 2000-12-26
KR100413054B1 true KR100413054B1 (ko) 2003-12-31

Family

ID=20406087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7008196A KR100413054B1 (ko) 1997-03-10 1998-03-02 사용자 데이터 스위칭 방법 및 장치

Country Status (12)

Country Link
US (1) US6169737B1 (ko)
EP (1) EP0966860B1 (ko)
JP (1) JP4210335B2 (ko)
KR (1) KR100413054B1 (ko)
CN (1) CN1124068C (ko)
AT (1) ATE328454T1 (ko)
AU (1) AU6426998A (ko)
BR (1) BR9808225A (ko)
CA (1) CA2283269A1 (ko)
DE (1) DE69834713T2 (ko)
SE (1) SE508851C2 (ko)
WO (1) WO1998041053A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876650B2 (en) * 2000-05-04 2005-04-05 Pmc-Sierra, Inc. Bipartite graphical connecting scheduling in time and space switch fabrics
US7154887B2 (en) * 2001-07-12 2006-12-26 Lsi Logic Corporation Non-blocking grooming switch
US7349387B2 (en) * 2002-09-27 2008-03-25 Wu Ephrem C Digital cross-connect

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2224961B1 (ko) * 1973-04-06 1977-04-29 Voyer Paul
CA1205587A (en) * 1982-10-04 1986-06-03 Hitachi, Ltd. Time-division switching unit
US4704716A (en) * 1985-12-31 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for establishing a wideband communication facility through a communication network having narrow bandwidth channels
US4858227A (en) * 1987-08-25 1989-08-15 Solid State Systems, Inc. Space and time having multiplexed memories

Also Published As

Publication number Publication date
EP0966860A1 (en) 1999-12-29
DE69834713T2 (de) 2007-04-26
JP2001514824A (ja) 2001-09-11
SE508851C2 (sv) 1998-11-09
ATE328454T1 (de) 2006-06-15
SE9700850L (sv) 1998-09-11
KR20000076108A (ko) 2000-12-26
DE69834713D1 (de) 2006-07-06
CN1250585A (zh) 2000-04-12
US6169737B1 (en) 2001-01-02
BR9808225A (pt) 2000-05-16
CN1124068C (zh) 2003-10-08
SE9700850D0 (sv) 1997-03-10
AU6426998A (en) 1998-09-29
WO1998041053A1 (en) 1998-09-17
CA2283269A1 (en) 1998-09-17
EP0966860B1 (en) 2006-05-31
JP4210335B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
US4470139A (en) Switching network for use in a time division multiplex system
EP0323248B1 (en) Time division switching for multi-channel calls using two time switch memories acting as a frame aligner
US4771420A (en) Time slot interchange digital switched matrix
US6977948B1 (en) Jitter buffer state management system for data transmitted between synchronous and asynchronous data networks
US4962499A (en) Switching system for switching packet oriented data as well as circuit oriented data
US6289014B1 (en) Multiline-correspondent cell header conversion apparatus and method
KR100413054B1 (ko) 사용자 데이터 스위칭 방법 및 장치
US4959830A (en) Method and apparatus for through-connecting a wideband connection in a digital time switch
KR100413055B1 (ko) 타임 스위치 스테이지 및 스위치
JP2502959B2 (ja) 線形時分割多重会議装置
US4170718A (en) Immediate ring-back control system for time-division telephone exchange
US6160807A (en) Timeslot interchange network
US5617414A (en) Power reduction in time-space switches
US4347601A (en) Method and system for processing coded information transmitted during cyclically successive time frames
JP2723506B2 (ja) 中継回線選択方式
US6515986B1 (en) Method and apparatus for switching frame-oriented serial data
JP2928321B2 (ja) メモリスイッチ制御方式
JP2906851B2 (ja) 時分割多重音声送出装置
JP2667061B2 (ja) トーン供給装置
KR19990036939A (ko) 단일 버퍼형과 이중 버퍼형으로써 작동 가능한 시간 다중 스위치
JPS59211398A (ja) ネツトワ−ク間交換方式
JPS6382196A (ja) 時間スイツチ制御回路
JP2001069586A (ja) 時分割交換装置
JPH06276558A (ja) 時分割交換回路
JPS6035856A (ja) 情報量計数用メモリスイツチ方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071207

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee