KR100411958B1 - 강유전체박막,그형성방법및박막형성용도포액 - Google Patents

강유전체박막,그형성방법및박막형성용도포액 Download PDF

Info

Publication number
KR100411958B1
KR100411958B1 KR1019960067670A KR19960067670A KR100411958B1 KR 100411958 B1 KR100411958 B1 KR 100411958B1 KR 1019960067670 A KR1019960067670 A KR 1019960067670A KR 19960067670 A KR19960067670 A KR 19960067670A KR 100411958 B1 KR100411958 B1 KR 100411958B1
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric thin
ferroelectric
lead
base layer
Prior art date
Application number
KR1019960067670A
Other languages
English (en)
Other versions
KR970051472A (ko
Inventor
이치로 고이와
주로 미타
다카오 가네하라
아키라 하시모토
요시히로 사와다
Original Assignee
도쿄 오카 고교 가부시키가이샤
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 오카 고교 가부시키가이샤, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 도쿄 오카 고교 가부시키가이샤
Publication of KR970051472A publication Critical patent/KR970051472A/ko
Application granted granted Critical
Publication of KR100411958B1 publication Critical patent/KR100411958B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62218—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic films, e.g. by using temporary supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

본 발명의 목적은 PbZrTiO계 강유전체 박막에 전압이 인가되었을 때, 누설전류의 감소에 있다. PbZrxTi1-xSbyO3(단, 0＜x＜1이고, 0.0001≤y≤0.05)의 조성으로 구성되는 강유전체 박막 및 형성방법이 제시된다. Sb의 존재는 전압이 인가되었을 때 막의 누설전류를 감소시키는 역할을 한다.

Description

강유전체 박막, 그 형성방법 및 박막형성용 도포액
(발명의 배경)
발명의 분야
본 발명은 납(Pb)을 함유하는 강유전체 박막 및 상기 박막의 형성방법 그리고 강유전체 박막형성을 위한 도포용액에 관련되어 있다.
관련기술의 설명
강유전체 박막은, 그것이 반도체 메모리 장치의 제조에 적용될 수 있으리라고 기대되기 때문에 최근에 주목을 받아왔다(예를 들면, 문헌 I: "세라믹스(Ceramics)" Vol. 30, No. 6, pp. 499-507 (1995)). 이런 관점에서, PbZrxTi1-xO3 (0＜x＜1, 이하 "PZT"라 칭한다)의 조성의 강유전체 박막에 대한 연구가 특히 수행되어 왔다. PZT 박막을 제조하기 위하여, 스퍼터링(sputtering) 방법, CVD 방법, 습식법(Wet method) 등등과 같은 여러 방법들이 시도되어 왔다. 습식법은 진공 시스템을 사용하지 않으므로, 박막 제조비용 감소 및 대량생산이 가능하고 넓은 면적에 박막을 제조할 수 있다는 점에서 우수하다. 습식법에 따르면, 강유전체 박막 형성을 위한 도포용액이 기층(substrate)에 도포되고, 원하는 박막형성을 위하여 소성(baking)되어진다. PZT 박막 제조를 위한 도포용액은 많은 경우 소위 졸-겔(sol-gel)방법에 의하여 제조된다.
그러나, 상기 PZT 박막을 통하여 다량의 누설전류가 흐르려는 경향이 있다는 점에서 문제가 있다. 특히 더 얇은 막두께범위(즉, 0.3㎛ 이하의 범위)에서는 증가된 누설전류에 더하여, 막의 유전성 저항 전압(dielectric withstand voltage)이 약화된다는 점에 문제가 있다. 이러한 문제들은 박막에서의 납(Pb)의 소실에 기인한다. 더욱이 습식법에 의해 제조된 PZT 박막은 특히 이러한 문제들을 가지려는 경향이 있다. 이것은 소성(baking) 공정에서 납의 소실이 발생하기 때문이라고 생각된다. 이 문제의 해결을 위하여, 소실분(수 %)의 과잉의 납을 미리 첨가하는 방법에 제안되어 왔다. 그러나, 이러한 경우에도 그 표면에 가까운 근처에서 납이 부족한 상태에 박막이 있게 된다. 게다가, 이러한 상태나 납 부족을 피하기 위하여 과도량의 납이 첨가되면, 막의 전기전도성이 증가한다; 즉, 누설전류가 증가한다. PZT 박막뿐만 아니라 다른 여러 종류의 Pb를 함유하는 강유전체 박막도 이 문제를 가질 것으로 생각된다. 따라서, 기존에 가능한 것보다 더 작은 누설전류를 가지고 Pb를 함유하는 강유전체 박막 및 그러한 막의 제조 공정뿐만 아니라 그 박막 제조를 위한 도포용액을 만들어내는 것이 바람직하다.
(발명의 개시)
상기의 결점을 보정하기 위한 관점으로, 본 발명의 제 1 측면에 따라서, 박막에서 야기된 Pb 부족에 의하여 발생된, p형(p-type) 막으로의 박막의 변화를 보충하기에 충분한 양만큼 존재하는 안티몬(Sb)으로 구성된, Pb를 함유하는 강유전체 박막이 제시된다. Pb를 함유하는 강유전체 박막에 그러한 양의 Sb가 첨가되면, 강유전체 박막 제조공정중에 2가 Pb가 분산되어 박막에 Pb 부족을 발생시킬 때일지라도 3가의 Sb가 그러한 Pb 부족을 보충한다. Sb를 첨가하여도, 강유전체 박막이 약간 p형 막으로 될 수 있으나 그 전기절연성을 유지하여 누설전류의 발생을 억제한다.
본 발명의 제 2 측면에 따르면, 습식법에 의하여 기층(substrate) 위에의 납 함유 강유전체 박막의 형성방법이 제공되며, 그 형성방법은 다음의 단계로 구성된다.
박막에서 야기되는 Pb 부족에 의한 박막의 p형으로의 변화를 보충하기 위한 양만큼의 안티몬(Sb)을, 강유전체 박막 형성을 위한 도포용액에 미리 첨가한다.
안티몬을 함유하는 도포용액을 사용하여 기층에 납을 포함하는 강유전체 박막을 형성한다.
상기의 방법에 따르면, 습식법에 의한 강유전체 박막의 제조는 촉진되며, 그러한 막의 제조비용은 크게 감소한다. 이는 Pb 함유 강유전체 박막 제조를 위한 도포용액에 미리 Sb를 첨가함으로써 달성된다.
본 발명의 제 3 측면에 따르면, 100몰%의 Pb에 기초하여 0.01-5몰%의 범위의 안티몬으로 구성된 습식법에 의한 Pb 함유 강유전체 박막 제조 도포용액이 제공된다. Pb에 대한 Sb의 비가 0.01-5몰%의 범위인 이유는 이 범위의 Sb의 첨가가 Sb의 분리없이 누설전류를 감소시키기 때문이다.
본 발명의 상기 및 다른 목적, 특징 및 장점은 첨부도면과 결합하여 다음 설명에 의하여 명확해질 것이다.
(바람직한 실시를 위한 상세한 설명)
본 발명의 바람직한 실시는 이하에서 기술될 것이다. 그러나, 사용된 시료의 양, 처리온도, 처리시간 등과 같은, 시료와 수치조건들은 단지 예시일 뿐이고 본 발명을 제한하는 것으로서 해석되어서는 안됨을 명확히 해둔다.
(1) 도포용액 및 그 제조방법의 설명.
먼저, 도포용액 제조방법을 설명한다. 강유전체 박막의 성분원소들의 성분들을 위한 공급원(supply source)이 준비된다. 다음과 같이 납(Pb) 성분을 위한 공급원은 납 유기물질이고, 지르코늄(zirconium: Zr) 성분을 위한 공급원은 지르코늄 테트라이소프로폭사이드(zirconium tetraisopropoxide)이며, 티타늄(titanium: Ti) 성분을 위한 공급원은 티타늄 테트라부톡사이드(tetra-butoxide)이다. 납 유기물질, 예를 들면 아세트산 납 3 수화물(lead(Ⅱ) acetate trihydrate: Pb(CH3COO)2ㆍ3H2O)을 303.46g(0.8몰) 전후, 300g(약 310.5㎖)의 에틸렌글리콜모노메틸에테르(ethylene glycol monomethyl ether: CH3OCH2 CH2OH) 용매에 용해시킨다.
다음에, 탈수를 위해 약 124℃의 온도까지 용액을 가열한다. 그리고, 용액을 방치 냉각시키고, 용액의 온도가 90℃ 이하가 되었을 때, 지르코늄 테트라이소프로폭사이드 이소프로판올 용액(지르코늄 테트라-이소프로폭사이드 Zr(OiPr)4의 농도: 77.12중량%): 176.66g 및 티타늄 테트라-부톡사이드 부탄올 용액(티타늄 테트라-부톡사이드 Ti(OBu)4의 농도: 99중량%): 132.01g이 용액에 첨가된다. 그리고 용액을 120-122℃의 온도로 가열하고, 실온까지 방치냉각시킨다. 이 과정에 의하면, 0.8몰의 Pb(Zr0.52Ti0.48)O3를 함유하는 제1번 액체 500.00g이 생성된다.
제1번 액체는 별도로 하고, 제조되는 강유전체 박막의 성분원소로서 Sb 성분을 포함하는 제2번 액체가 다음 공정에 의하여 만들어진다. 납 유기물질, 예를 들면 아세트산 납 3수화물 72.83g(0.192몰)의 질량을 재고, 용매 에틸렌글리콜 모노 메틸 에테르 72.00g(약 74.5ml)에 용해시킨다. 그리고 이 용액이 탈수를 위하여 약 124℃의 온도로 가열된다. 그리고 나서, 용액이 방치냉각되며, 용액의 온도가 90℃ 이하일 때, 안티몬 트리에톡사이드 Sb(OEt)3 49.33g(0.192몰)이 용액에 첨가된다. 그리고 용액이 120-122℃의 온도로 가열된 후 실온으로 방치냉각된다. Sb 원소 및 Pb 원소(Pb-O-Sb 메탈옥시 본드(metalloxy bond)의 형태로 함유됨) 각각 0.192몰을 함유하는, 123.97g의 제2번 액체가 이 공정에 의해 만들어진다.
Pb의 양에 기초하여 특정량의 Sb를 함유하는 박막형성을 위한 도포용액을 만들기 위해 조정된 비율로 제1번 액체와 제2번 액체를 섞는다. 이 실시에서 Pb의 양에 대하여 0.5몰%의 Sb를 함유하는 제1번 도포용액과 Pb에 대해 1.0몰%의 Sb를 함유하는 제2번 도포용액이 각각 준비된다. 이 관점에서, 제1번 도포용액을 만들기 위하여, 제1번 액체 102.5g과 제2번 액체 0.53g을 용매 즉 에틸렌 글리콜모노메틸 에테르 328.00g(약 339.4㎖)에 용해시킨다. 102.5g의 제1번 액체는 Pb 0.164몰(102.5×0.8/500=0.164)를 함유하고 0.53g의 제2번 액체는 Sb 및 Pb 0.00082몰(0.53×0.192/l13.97=0.00082)를 함유하기 때문에 도포용액은 Sb/Pb=0.00082/(0.164+0.00082)0.5몰%이 되도록 Pb 대 Sb 비율을 함유한다. 게다가, 102.5g의 제1번 액체와 1.06g의 제2번 액체는 용매 즉, 에틸렌글리콜 모노에틸에테르 328.00g(약 339.4ml)에 제2번 도포용액을 만들도록 용해된다.
상기에 의해 기술된 공정에 의한 용액은 120-124℃의 온도로 가열되고, 가열된 상태에서 5시간동안 각각 환류(reflux)된다. 다음으로 41.00g(약 42.4㎖)의 에틸렌글리콜 모노메틸에테르와 5.90g(0.328몰)의 H2O를 섞어서 만든 혼합용액이, 가수분해를 위하여, 교반되면서 각각의 용액에 적하투입되어진다. 그리고 용액들은 4시간동안 교반되어진다. 이 공정에 의해, Pb에 관하여 0.5몰%의 비율로 Sb를 포함하는 제1번 도포 용액과 Pb에 기초하여 1몰%의 비율로 Sb를 포함하는 제2번 도포용액이 각각 만들어진다. 제1번 도포용액의 고형분은 11.09중량%이고 두 번째 도포용액의 고형분은 11.10중량%이다.
더욱이, 이 실시에서는 티탄산 납(lead titanate: PbTiO3)의 박막제조를 위한 도포용액이 별도로 준비된다. 나중에 세부적으로 기술되겠지만, 이는 티탄산 납(PbTiO3) 위에 만들어진 본 발명에 관계된 PbZrxTi1-xSbyO3(여기서 x는 0＜x＜1 식을 만족하는 값이고 y는 0.0001≤y≤0.05 식을 만족하는 값이다) 박막이 다른 박막위에 만들어진 것보다 우수하기 때문이다.
납 유기물질, 예를 들면 아세트산 납 3수화물 42.49g(0.112몰)이 에틸렌 글리콜 모노메틸 에테르 70.00g(약 72.4ml)의 용매에 용해된다. 그리고, 이 용액이 탈수를 위하여 약 124℃ 까지 가열된다. 그리고, 용액이 자연적으로 방치 냉각되고, 용액의 온도가 90℃ 이하일 때, 티타늄테트라-부톡사이드 부탄올 용액(티타늄 테트라-부톡사이드 Ti(OBu)4의 농도: 99중량%) 38.54g(0.112몰)이 용액에 첨가된다. 그리고, 용액이 120-122℃의 온도로 가열된 후, 실온으로 자연적으로 방치냉각된다. PbTiO3 0.112몰을 함유하는 제3번 액체 127.34g이 이 공정에 의하여 만들어진다.
그리고, 에틸렌 글리콜 모노메틸 에테르 280g(약 289.8㎖)가 제3번 액체에 첨가되고, 교반되어진다. 게다가, 에틸렌 글리콜 모노메틸 에테르: 28.00g(약 29.0㎖)과 H2O: 4.03g(0.224몰)의 혼합에 의해 만들어진 혼합용액이, 그 액체의 가수분해를 위하여 교반되면서 액체에 적하투입되어진다. 그리고 4시간동안 용액을 교반한다. 이 공정을 통해 티탄산 납 439.38g을 위한 0.112몰의 PbTiO3를 함유한 도포용액을 얻는다. 이 도포용액의 고형분(산화물 환산)은 7.725중량%이다.
(2) 강유전체 박막의 설명
다음으로, PbZrxTi1-xSbyO3 박막(이하, "Sb 함유 PZT 박막"이라 한다)은 상기에서 설명된 대로 준비된 도포용액을 사용하는 습식법에 의하여 다음과 같이 기층 위에 만들어진다. 주요부의 단면도를 도시하는 제1도에 관해 언급하면, 예를 들면, 실리콘(Si)기층(11)이 기층으로서 사용된다. 기층(11)은, 막두께 1000Å의 실리콘 옥사이드 전기 절연막(13)(SiO2)을 만들기 위해 열산화처리(heat oxidation treatment)된다. 그리고, 막두께 600Å의 백금 박막은 예를 들면, 하부전극을 만들기 위해 스퍼터링(sputtering)방법으로, 실리콘 옥사이드 전기 절연막 위에 만들어진다.
티탄산 납을 위한 상기의 도포용액은 스핀(spin) 도포방법으로 하부전극에 도포되고, 15분동안 대기분위기에서 150℃의 온도에서 오븐안에서 건조된다. 그리고, 박막내의 유기물질분을 소실시키기 위하여 25분동안 대기분위기에서 460℃의 온도에서 가소성(prebake)이 행해진다. 그후의 소성(baking)에 의하여, 가소성된 박막은 티탄산 납(PTO) 박막(17)으로 만들어진다.
이 실시예는 후에 설명되어지겠지만, Sb 함유 PZT 박막 제조공정중의 소성과 동시에 상기의 소성이 행해진다. 이러한 관점에서, PTO 박막의 두께가 얇을수록 그것이 Sb 함유 PZT 박막의 기저층(underlayer)으로서 역할을 한다면 커패시턴스의 감소를 더 잘 방지할 것이다. 그러므로, PTO 박막의 막두께가 30-1000Å이 될 것이 요청된다. 이 경우에서는 막두께가 500Å이다.
따라서, 이 실시예에서, Sb 함유 PZT 박막은 상기의 제1번 도포용액을 사용하여 가소성된 PTO 박막 위에 다음과 같이 만들어진다. (1) 상기에 설명된 도포용액은 기층이 처음에는 5초간 500rpm의 회전속도로 회전되고 그리고 20초간 2000rpm의 속도로 회전되는 조건에서 PTO 박막(17) 위에 도포된다. (2) 다음으로 이 도포된 층은 대기분위기중에서 15분간 150℃의 온도에서 건조된다. (3) 이 건조된 도포된 층은 박막속의 유기물질분을 소실시키기 위하여 대기분위기중에서 460℃의 온도에서 가소성되어진다.
상기의 스텝 (1) 내지 (3)은 4번 반복된다. 그리고, 도포된 층은 공기중에서 1시간 동안 650℃에서 소성되어진다. 이 공정은 PTO 박막(17) 위에 3000Å 막두께의, Sb 함유 PZT 박막(19)을 만드는 소성(baking)으로 알려져 있다. 소성공정이 PZT 박막을 위해 수행되었을 때, PTO 박막을 위한 소성도 역시 동시에 수행된다. 이러한 관점에서, Sb 함유 PZT 박막(19)의 막두께는 전기절연 성능의 관점에서 1500Å 이상인 것이 바람직하며 상기의 3000Å의 막두께는 하나의 예시일 뿐이다. 스핀(spin) 도포 공정(1)중에, 기층을 처음에는 낮은 회전속도로 회전시키고, 그 후에 높은 회전속도로 회전시키는 것은 Sb 함유 PZT 박막 형성을 위한 도포 용액을 처음에는 기층에 잘 융합시키고 그후 박막의 형성을 위해 고속회전동안 과도량의 도포용액을 날려 버리기 위함이다. 공정 (1) 내지 (3)이 반복되는 이유는, 단 한 번으로 최종적으로 희망하는 막두께를 만들 경우, 금이 가는 경향이 있기 때문이다.
본 발명에 따른 도포용액을 사용하여 만들어진 Sb 함유 PZT 박막의 평가를 위하여, 상부전극이 평가용 샘플을 제작을 위해 만들어진다. 이 실시에서, 막두께 3000Å 및 직경 0.2mm의 백금 박막으로 구성된 원형 상부전극(21)이 스퍼터링 방법과 공지의 패터닝(patterning) 기술에 의하여 Sb 함유 PZT 박막(19) 위에 만들어진다. 게다가, Sb 함유 PZT 박막은, 평가용 샘플을 얻기 위하여 상기에 설명된 제1번 도포용액의 경우에서와 같이 제2번 도포용액을 사용하여 만들어진다. 이러한 고려에서, 제1번 도포 용액을 사용하여 만들어진 샘플은 제1번 샘플로 만들어지고, 제2번 도포용액을 사용하여 만들어진 샘플은 제2번 샘플로 만들어진다.
한편 Sb를 함유하지 않은 PZT 박막을 지닌 샘플이 비교목적을 위하여 준비된다. 이 목적을 위하여, 제3번 비교샘플이, 상기에 설명된 제1번 액체 즉 PbZr0.52Ti0.48O3(이하, "PZT"라 한다) 박막제조를 위한 도포용액과 상기의 평가용 샘플을 만들기 위한 공정과 같은 공정을 사용하여 만들어진다.
다음으로, 평가용 제1번 및 제2번 샘플과 상기의 공정으로 만들어진 제3번 비교샘플이 다음 과정에 따라 평가된다. 첫째, 실시예의 평가용 제1번 및 제2번 그리고 제3번 비교샘플에서, 하부전극이 음극이고 상부전극이 양극인 경우와 상부전극이 음극인 반대의 경우를 가정한다. 상부전극과 하부전극 사이에 인가된 전압은 0볼트→양의 방향 최대인가전압(+Vmax)→0볼트→음의 방향 최대인가전압(-Vmax)→0볼트의 길을 따라 점진적으로 변화하고, 인가전압(수평축)과 분극작용(polarization)(수직축)간의 관계, 즉 P-V 히스테리시스 곡선이 측정되며 제1번 샘플의 측정결과가 제2도에, 제2번 샘플의 측정결과가 제3도에 도시되어 있다.
제2도와 제3도에서, P-V 히스테리시스 곡선은, 양의 방향의 최대인가전압(+Vmax)과 음의 방향 최대인가전압(-Vmax)이 +2V와 -2V, +3V와 -3V, +4V와 -4V, +5V와 -5V, +6V와 -6V, +7V와 -7V, +8V와 -8V, +9V와 -9V, 및 -10V와 -10V로 되었고, 증가하는 Vmax의 순서에 따라, 각각 I1, I2, I3, I4, I5, I6, I7, I8, 및 I9으로 도시된 조건하에서 측정되었다. 게다가, 양의 방향 최대인가전압과 음의 방향 최대인가전압에서 상부 및 하부전극간의 누설전류가 각 히스테리시스 곡선이 측정될 때 측정되었다. 측정결과가 제4도 및 제5도에 도시되어 있다.
제4(A)도는 양의 방향 최대인가전압(+Vmax)과 양의 방향 최대인가전압에서의 누설 전류(+I)간의 관계를 도시하는 도표이다.
제4(B)도는 음의 방향 최대인가전압(-Vmax)과 음의 방향 최대인가전압에서의 누설 전류(-I)간의 관계를 도시하는 도표이다.
제5(A)도는 최대인가전압과, 오옴(ohm)의 법칙을 사용하여 제4(A)도와의 관계로부터 계산된 피막저항(R(+))간의 관계를 도시하는 도표이다.
제5(B)도는 최대인가전압과, 오옴(ohm)의 법칙을 사용하여 제4(B)도와의 관계로부터 계산된 피막저항(R(-))간의 관계를 도시하는 도표이다. 이들 도표에서 흑색 점()은 Pb에 기초하여 0.5몰%의 Sb를 함유하는 제1번 샘플의 특성을 의미하고, 흑색 삼각형()은 Pb에 기초하여 1.0몰%의 Sb를 함유하는 제2번 샘플의 특성을 의미하며, 원()은 비교샘플의 특성을 의미한다.
상기에 기술된 측정결과의 히스테리시스 곡선에서와 같이 제2도 및 제3도에서, 제1번 샘플(0.5몰%의 Sb)과 제2번 샘플(1.0몰%의 Sb)의 경우 모두 최대인가전압 [Vmax]이 커질수록 히스테리시스 곡선이 더 뚜렷해지며, 제1번 및 제2번 샘플이 강유전성(ferroelectri-city)을 갖는 것이 발견되었다.
제4도에 도시된 누설전류의 측정결과를 언급하면, 제1번 및 제2번 샘플의 누설전류는 항상 제3번 비교샘플의 누설전류보다 작게 만들어진다. 최대인가전압이 10볼트이고 이 전압에서 제2번 샘플의 누설전류가 약 7×10-8(A)이고, 제3번 비교샘플의 누설전류가 약 2.5×10-7(A)일 때, 최대인가전압의 양의 방향으로, 제1번 및 제2번 샘플의 누설전류가 제3번 비교샘플의 누설전류에 가장 근접한다. 그러므로, 제2번 샘플의 누설전류는 제3번 비교샘플의 누설전류의 약 1/4배이다. 반면에, 최대인가전압(-Vmax)이 -2볼트일때, 최대인가전압의 음의 방향으로, 제1번 및 제2번 샘플의 누설전류가 제3번 비교샘플의 누설전류에 가장 근접한다. 이 전압에서 제1번 샘플의 누설전류는 약 2×10-9(A)이고, 제3번 비교샘플의 누설전류는 약 6×10-9(A)이다. 그러므로, 제1번 샘플의 누설전류는 제3번 비교샘플의 누설전류의 약 1/3배이다. 이러한 사실들로부터, 제3번 비교샘플과 비교할 때, Sb가 첨가된 제1번 샘플 및 제2번 샘플이 낮은 누설전류를 갖는 것이 발견되었다.
다음으로, 제5도에 도시된 피막 저항(film resistance)의 측정결과를 언급하면, Sb가 첨가된 제1번 및 제2번 샘플의 피막저항이 제3번 샘플의 피막저항보다 항상 더 크다. 최대인가전압이 10볼트이고, 제2번 샘플의 피막저항이 이 전압에서 약 1.5×108(Ω)이고, 제3번 비교샘플의 피막저항이 약 4.0×107(Ω)일 때, 최대인가전압의 양의 방향으로 제1번 및 제2번 샘플의 피막저항이 제3번 비교샘플의 피막저항에 가장 근접한다. 즉, 제2번 샘플의 피막저항이 제3번 샘플의 피막저항의 약 4배이다. 또한, 최대인가전압이 -2볼트이고 제1번 샘플의 피막저항이 이 전압에서 약 1.3×109(Ω)이며, 제3번 비교샘플의 피막저항이 약 4.0×108(Ω)일 때, 최대인가전압의 음의 방향으로, 제1번 및 제2번 샘플의 피막저항이 제3번 비교샘플의 피막저항에 가장 근접한다. 즉, 제2번 샘플의 피막저항은 제3번 샘플의 피막저항의 약 3배이다.
이러한 사실들로부터, Sb를 함유하는 PZT 박막이 Sb를 함유하지 않은 PZT 박막보다 더 큰 피막저항을 가진다.
상기 실험결과로부터, 이 실시의 제1번 샘플 및 제2번 샘플은 제3번 비교샘플보다 더 작은 누설전류 및 더 큰 피막저항을 나타내는 것이 발견되었다. 이유는 다음과 같은 것으로 보인다. Pb 원소는 증발하려는 경향이 있기 때문에, 공정중의 열처리중에 특히 막의 표면 근처에서 Pb가 증발할 것이다. Pb가 막에서 증발하면, 그 막은 Pb가 부족하게 되어, p형 막이 되고, 그럼으로써 반도체 성질을 가진다. 반도체 성질들은 샘플의 누설전류의 증가의 원인으로 된다. 이런 관점에서, 본 발명에 따라 Sb가 첨가되면, Sb가 3가이고, Pb가 2가이기 때문에, PZT 박막은 그럼에도 불구하고 n형으로 변화되지 않으며, Pb 부족에 기인한 p형 변화는 막의 전기절연성 성질을 증가시킴으로서 보상된다.
상기에 관하여, PZT 박막이 Pb에 기초하여 0.01몰%의 Sb를 포함하면, PZT 박막의 피막저항이 Sb를 함유하지 않은 PZT 박막의 피막저항보다 2배 크게 된다. 그래서 Sb의 첨가는 향상된 효과를 낳는다. Sb의 석출은 Pb의 양에 기초하여 Sb가 5몰%가 되기전에는 인지되지 않는다(Sb의 국부석출이 인지되지 않는다), 이런 사실들로부터 Pb의 양에 기초하여 0.01-5몰%의 양의 Sb가 첨가될 것이 요청되는데, 이는 이 비율에서 Sb가 석출되지 않기 때문이다. Sb의 첨가는 바람직한 효과를 산출한다.
또한, 상기에 기술된 실시에서, Sb 함유 PZT 박막이 PTO 박막 위에 만들어졌다. 이것은 다른 방법으로 만들어지는 PZT 박막의 균일성에 비교하여 Sb 함유 PZT 박막의 균일성이 증가되기 때문이다. 따라서, 본 발명이 수행될 때, PTO 박막이 기저층(underlayer)으로서 사용되는 것이 바람직하다.
본 발명의 실시가 상기에서 설명되었지만, 본 발명이 이 실시에 제한되지 않음이 이해되어야 한다. 예를 들면, 상기 설명된 실시에서 PZT 박막은 Pb를 함유하는 강유전체 박막으로 기술된다. 그러나, 본 발명은 Pb 손실에 의한 문제점을 갖는 여러 종류의 강유전체에 적용될 수 있다. 예를 들면, 본 발명은 PbMgxNb1-xO3 등과 같은 강유전체 박막에 적용될 수 있다.
상기 설명으로부터 명백한 대로, 본 발명에 따라 Pb를 함유한 강유전체 박막이, 납의 증발에 기인한 박막에서의 Pb 부족에 의한, p형 막으로의 박막의 변화를 보충하는 양만큼 안티몬(antimony: Sb)을 함유한다면, 보통보다 작은 누설전류를 갖는 역방향 전류형(reverse current type) 또는 MFS-FET형의 불휘발성 기억장치(non-volatile memory)를 만드는 것이 가능하다. 또한, 상기에 기술된 본 발명에 따른 강유전체 박막은 용이하게 그리고 저비용으로 제조될 수 있다. 게다가, 본 발명에 따른 강유전체 박막은 넓은 면적 및 대량 생산에 적합하다.
본 발명이 바람직한 실시예와 결부되어 설명되었지만, 많은 선택, 변경 및 변형이 이 분야의 전문가에게는 용이할 것이다. 따라서 본 발명은, 첨부된 특허청구범위의 취지 및 그 범위내에 속하는 그러한 모든 선택, 변경 및 변형을 포함하도록 의도되어져 있다.
제1도는 바람직한 실시예의 샘플의 구성을 도시하는 단면도,
제2도는 본 발명의 기술을 위하여, Pb에 관하여 0.5몰%의 Sb를 함유하는 도포용액을 사용하여 제작된 제1번 샘플의 P-V 히스테리시스 곡선,
제3도는 본 발명의 기술을 위하여, Pb에 관하여 1.0몰%의 Sb를 함유하는 도포용액을 사용하여 제작된 제2번 샘플의 P-V 히스테리시스 곡선,
제4도는 바람직한 실시예의 샘플들과 비교샘플의 누설전류 특성을 도시하고, (A) 및 (B)는 상부전극과 하부전극간에 인가된 전압의 방향에 따른 누설전류특성을 도시하며,
제5도는 바람직한 실시예의 샘플들과 비교샘플의 피막저항특성을 도시하고, (A) 및 (B)는 상부전극과 하부전극간의 전압의 방향에 따른 피막저항특성을 도시한다.

Claims (37)

  1. 납(Pb)를 함유하는 강유전체 박막에 있어서, 상기 박막에서 발생하는 Pb의 부족에 기인한, 상기 박막의 p형 막으로의 변화를 보상하기에 충분한 양의 안티몬(Sb)를 함유하는 것을 특징으로 하는 강유전체 박막.
  2. 제1항에 있어서, 상기 박막이, 박막내의 납에 대해 0.01-5몰%의 상기 안티몬을 함유하는 것을 특징으로 하는 납을 함유하는 강유전체 박막.
  3. PbZrxTi1-xSbyO3(이때 0＜x＜1이고, 0.0001＜x＜0.05)의 조성을 포함하는 것을 특징으로 하는 강유전체 박막.
  4. 제1항에 있어서, 상기 박막이 습식법에 의하여 형성되는 것을 특징으로 하는 강유전체 박막.
  5. 제2항에 있어서, 상기 박막이 습식법에 의하여 형성되는 것을 특징으로 하는 강유전체 박막.
  6. 제3항에 있어서, 상기 박막이 습식법에 의하여 형성되는 것을 특징으로 하는 강유전체 박막.
  7. 제1항에 있어서, 티탄산 납(PbTiO3) 박막이 기저층(underlayer)으로 형성되고, 상기 강유전체 박막이 상기 기저층 위에 형성되는 것을 특징으로 하는 강유전체 박막.
  8. 제2항에 있어서, 티탄산 납(PbTiO3) 박막이 기저층으로 형성되고, 상기 강유전체 박막이 상기 기저층 위에 형성되는 것을 특징으로 하는 강유전체 박막.
  9. 제3항에 있어서, 티탄산 납(PbTiO3) 박막이 기저층으로 형성되고, 상기 강유전체 박막이 상기 기저층 위에 형성되는 것을 특징으로 하는 강유전체 박막.
  10. 제4항에 있어서, 티탄산 납(PbTiO3) 박막이 기저층으로 형성되고, 상기 강유전체 박막이 상기 기저층 위에 형성되는 것을 특징으로 하는 강유전체 박막.
  11. 제5항에 있어서, 티탄산 납(PbTiO3) 박막이 기저층으로 형성되고, 상기 강유전체 박막이 상기 기저층 위에 형성되는 것을 특징으로 하는 강유전체 박막.
  12. 제6항에 있어서, 티탄산 납(PbTiO3) 박막이 기저층으로 형성되고, 상기 강유전체 박막이 상기 기저층 위에 형성되는 것을 특징으로 하는 강유전체 박막.
  13. 제7항에 있어서, 상기 티탄산 납 박막이 전극 표면에 형성되는 것을 특징으로 하는 강유전체 박막.
  14. 제8항에 있어서, 상기 티탄산 납 박막이 전극 표면에 형성되는 것을 특징으로 하는 강유전체 박막.
  15. 제9항에 있어서, 상기 티탄산 납 박막이 전극 표면에 형성되는 것을 특징으로 하는 강유전체 박막.
  16. 제10항에 있어서, 상기 티탄산 납 박막이 전극 표면에 형성되는 것을 특징으로 하는 강유전체 박막.
  17. 제11항에 있어서, 상기 티탄산 납 박막이 전극 표면에 형성되는 것을 특징으로 하는 강유전체 박막.
  18. 제12항에 있어서, 상기 티탄산 납 박막이 전극 표면에 형성되는 것을 특징으로 하는 강유전체 박막.
  19. 제13항에 있어서, 상기 전극이 백금(platinum)으로 제조되는 것을 특징으로 하는 강유전체 박막.
  20. 제14항에 있어서, 상기 전극이 백금으로 제조되는 것을 특징으로 하는 강유전체 박막.
  21. 제15항에 있어서, 상기 전극이 백금으로 제조되는 것을 특징으로 하는 강유전체 박막.
  22. 제16항에 있어서, 상기 전극이 백금으로 제조되는 것을 특징으로 하는 강유전체 박막.
  23. 제17항에 있어서, 상기 전극이 백금으로 제조되는 것을 특징으로 하는 강유전체 박막.
  24. 제18항에 있어서, 상기 전극이 백금으로 제조되는 것을 특징으로 하는 강유전체 박막.
  25. 납(Pb)을 함유하는 강유전체 박막에서 발생하는 Pb 부족에 기인한, 박막의 p형으로의 변화를 보상하기에 충분한 양의 안티몬(Sb)을 상기 박막의 제조를 위해 사용되는 도포용액에 미리 첨가하는 단계; 및
    Sb를 함유한 상기 도포용액을 사용하여 기층(substrate) 위에, 납을 함유하는 강유전체 박막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는, 습식법에 의한 기층 위에의 납을 함유하는 강유전체 박막의 제조방법.
  26. 제25항에 있어서, 스핀(spin) 도포단계에 의하여 기층 위에, Sb를 함유하는 상기 도포 용액을 도포하는 단계;
    건조된 도포층의 제조를 위하여, 상기 도포공정에 의하여 제조된 상기의 도포된 층을 건조시키는 단계;
    상기의 건조된 도포층을 가소성(prebake)하기 위하여 건조된 도포층에 가소성 단계를 실시하는 단계; 및
    가소성된 층을 소성하기 위하여, 상기 가소성된 층에 소성단계를 실시하는 단계;
    를 포함하는 것을 특징으로 하는 강유전체 박막의 제조방법.
  27. 제26항에 있어서, 상기의 도포공정의 초기 단계에서는 저속으로, 상기의 도포공정의 잔여 단계에서는 고속으로 상기의 기층이 회전되는 것을 특징으로 하는 강유전체 박막의 제조방법.
  28. 제26항에 있어서, 상기 도포공정, 상기 건조공정 및 상기 가소성공정의 한 사이클이 수회 반복되는 것을 특징으로 하는 강유전체 박막의 제조방법.
  29. 제25항에 있어서, 상기 Sb를 함유하는 도포용액이 Pb(Zr0.52Ti0.48)O3를 함유하는 제1번 액체 및 Pb-O-Sb 메탈옥시(metalloxy) 결합의 형태로서 Sb를 함유하는 제2번 액체의 혼합용액인 것을 특징으로 하는 강유전체 박막의 제조방법.
  30. 제25항에 있어서, 이전에 첨가된 안티몬의 상기의 양이, 납에 대해 0.01-5몰%의 범위인 것을 특징으로 하는 강유전체 박막의 제조방법.
  31. 제25항에 있어서, 강유전체 박막이 PbZrTiSbO계 박막인 것을 특징으로 하는 강유전체 박막의 제조방법.
  32. 제30항에 있어서, 강유전체 박막이 PbZrTiSbO계 박막인 것을 특징으로 하는 강유전체 박막의 제조방법.
  33. 제25항에 있어서, 티탄산 납(PbTiO3) 박막이 처음에 기층(substrate) 위에 형성되고, 다음으로 상기 강유전체 박막이 상기 타탄산 납 박막 위에 형성되는 것을 특징으로 하는 강유전체 박막의 제조방법.
  34. 제30항에 있어서, 티탄산 납 박막이 처음에 기층 위에 형성되고, 다음으로 상기 강유전체 박막이 상기 티탄산 납 박막 위에 형성되는 것을 특징으로 하는 강유전체 박막의 제조방법.
  35. 제31항에 있어서, 티탄산 납 박막이 처음에 기층 위에 형성되고, 다음으로 상기 강유전체 박막이 상기 티탄산 납 박막 위에 형성되는 것을 특징으로 하는 강유전체 박막의 제조방법.
  36. 습식법에 의한 납(Pb)을 함유하는 강유전체 박막의 제조를 위한 도포용액에 있어서, 납에 대해 0.01-5몰%의 Sb를 함유하는 것을 특징으로 하는 도포용액.
  37. 제36항에 있어서, 상기의 납을 함유한 강유전체 박막이 PbZrTiSbO계 박막인 것을 특징으로 하는 강유전체 박막의 제조를 위한 도포용액.
KR1019960067670A 1995-12-20 1996-12-19 강유전체박막,그형성방법및박막형성용도포액 KR100411958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-331698 1995-12-20
JP7331698A JP2999703B2 (ja) 1995-12-20 1995-12-20 強誘電体薄膜、その形成方法、薄膜形成用塗布液

Publications (2)

Publication Number Publication Date
KR970051472A KR970051472A (ko) 1997-07-29
KR100411958B1 true KR100411958B1 (ko) 2005-04-06

Family

ID=18246592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067670A KR100411958B1 (ko) 1995-12-20 1996-12-19 강유전체박막,그형성방법및박막형성용도포액

Country Status (3)

Country Link
US (2) US5976705A (ko)
JP (1) JP2999703B2 (ko)
KR (1) KR100411958B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999703B2 (ja) * 1995-12-20 2000-01-17 沖電気工業株式会社 強誘電体薄膜、その形成方法、薄膜形成用塗布液
KR19980082687A (ko) * 1997-05-08 1998-12-05 김영환 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법
KR100243298B1 (ko) * 1997-09-08 2000-02-01 윤종용 반도체장치의 커패시터 형성방법
US6623865B1 (en) 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
US20040175585A1 (en) * 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
GB2409063B (en) * 2003-12-09 2006-07-12 Advanced Risc Mach Ltd Vector by scalar operations
JP6266987B2 (ja) * 2013-03-19 2018-01-24 住友化学株式会社 圧電薄膜素子、圧電センサ及び振動発電機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737532B2 (ja) * 1991-07-23 1998-04-08 株式会社村田製作所 圧電磁器組成物
EP0736915A1 (en) * 1995-04-03 1996-10-09 Seiko Epson Corporation Piezoelectric thin film, method for producing the same, and ink jet recording head using the thin film
JP2999703B2 (ja) * 1995-12-20 2000-01-17 沖電気工業株式会社 強誘電体薄膜、その形成方法、薄膜形成用塗布液

Also Published As

Publication number Publication date
US5976705A (en) 1999-11-02
JP2999703B2 (ja) 2000-01-17
US6403160B1 (en) 2002-06-11
JPH09169565A (ja) 1997-06-30
KR970051472A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0766292B1 (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US20030052357A1 (en) Interlayer oxide containing thin films for high dielectric constant application
KR20010071697A (ko) 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법
US20050098819A1 (en) Ferroelectric capacitor
CN1329750A (zh) 用于长久保持记忆力的低印记铁电材料以及制作此材料的方法
US5625529A (en) PZT thin films for ferroelectric capacitor and method for preparing the same
EP0674019B1 (en) Semiconductor devices and their method of manufacture
JPH06305713A (ja) ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
US20010041372A1 (en) Method for fabricating ferroelectric field effect transistor
KR100411958B1 (ko) 강유전체박막,그형성방법및박막형성용도포액
JP3966479B2 (ja) ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法
CN1496584A (zh) 金属氧化物介电膜气相生长方法和pzt膜
JP3105081B2 (ja) 強誘電体薄膜の製造方法
JP3105080B2 (ja) 強誘電体薄膜の製造方法
JP2000504882A (ja) 集積回路に応用される高誘電率バリウム・ストロンチウム・ニオブ酸化物
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP2001213624A (ja) 強誘電体薄膜用原料溶液および強誘電体薄膜の作製方法
JPH0855919A (ja) 強誘電体記憶素子
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
KR100355802B1 (ko) 강유전체캐패시터용피지티(pzt)박막및이의제조방법
Hao et al. Preparation of highly (111)-oriented (Pb, La)(Zr, Sn, Ti) O3 (PLZST) antiferroelectric thin films by modified sol-gel process using a novel tin source, dibutyloxide of tin
JP2001332126A (ja) 誘電体膜、キャパシタ絶縁膜及びスパッタリングターゲット
JPH10203868A (ja) 強誘電体キャパシタ用ｐｚｔ薄膜
Seo et al. Preparation of ferroelectric Pb (Zr 0.52 Ti 0.48) O 3 thin films by sol-gel processing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee