JP2001332126A - 誘電体膜、キャパシタ絶縁膜及びスパッタリングターゲット - Google Patents
誘電体膜、キャパシタ絶縁膜及びスパッタリングターゲットInfo
- Publication number
- JP2001332126A JP2001332126A JP2000151753A JP2000151753A JP2001332126A JP 2001332126 A JP2001332126 A JP 2001332126A JP 2000151753 A JP2000151753 A JP 2000151753A JP 2000151753 A JP2000151753 A JP 2000151753A JP 2001332126 A JP2001332126 A JP 2001332126A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bst
- insulating film
- capacitor insulating
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 誘電率の低下を抑制し、リーク電流や誘電損
失の増加を抑制することによって、キャパシタ絶縁膜の
誘電特性を向上させ、半導体メモリ素子又は薄膜コンデ
ンサの高速化、微細化に寄与するＢＳＴ膜、このＢＳＴ
膜を用いたキャパシタ絶縁膜、及びこのＢＳＴ膜を作製
する際に用いるスパッタリングターゲットの提供。 【解決手段】 誘電体膜が、ＢＳＴにＡｌ及びＢｉの少
なくとも一種を添加したものからなり、Ａｌ及びＢｉを
各々２．０ａｔｍ．以下の範囲で添加する。この誘電体
膜が導入されてなるキャパシタ絶縁膜。スパッタリング
ターゲットがＢＳＴにＡｌ及びＢｉの少なくとも一種を
添加したものからなる。
失の増加を抑制することによって、キャパシタ絶縁膜の
誘電特性を向上させ、半導体メモリ素子又は薄膜コンデ
ンサの高速化、微細化に寄与するＢＳＴ膜、このＢＳＴ
膜を用いたキャパシタ絶縁膜、及びこのＢＳＴ膜を作製
する際に用いるスパッタリングターゲットの提供。 【解決手段】 誘電体膜が、ＢＳＴにＡｌ及びＢｉの少
なくとも一種を添加したものからなり、Ａｌ及びＢｉを
各々２．０ａｔｍ．以下の範囲で添加する。この誘電体
膜が導入されてなるキャパシタ絶縁膜。スパッタリング
ターゲットがＢＳＴにＡｌ及びＢｉの少なくとも一種を
添加したものからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ若しくは
システムＬＳＩ等の半導体メモリ素子、又は薄膜コンデ
ンサに用いられる誘電体膜、その誘電体膜を利用したキ
ャパシタ絶縁膜、並びにその誘電体膜を形成するための
スパッタリングターゲットに関する。
システムＬＳＩ等の半導体メモリ素子、又は薄膜コンデ
ンサに用いられる誘電体膜、その誘電体膜を利用したキ
ャパシタ絶縁膜、並びにその誘電体膜を形成するための
スパッタリングターゲットに関する。
【０００２】
【従来の技術】近年における半導体メモリ素子の微細化
に伴い、高い誘電率を有するＢＳＴ[(Ｂａ，Ｓｒ)Ｔｉ
Ｏ3]膜をそのキャパシタ絶縁膜として導入すること、及
びコンデンサ用薄膜等において高い容量を確保するため
にＢＳＴ膜を導入することが提案されている。
に伴い、高い誘電率を有するＢＳＴ[(Ｂａ，Ｓｒ)Ｔｉ
Ｏ3]膜をそのキャパシタ絶縁膜として導入すること、及
びコンデンサ用薄膜等において高い容量を確保するため
にＢＳＴ膜を導入することが提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＢＳＴ膜をキャパシタ絶縁膜として導入する
ことは、該絶縁膜の薄膜化により、すなわち膜厚が薄く
なるにつれて、いわゆるサイズ効果と呼ばれる誘電率の
低下や、リーク電流及び誘電損失の増加が観測されるの
で、半導体メモリ素子等にこの絶縁膜を直接導入し、利
用することには問題があった。
うな従来のＢＳＴ膜をキャパシタ絶縁膜として導入する
ことは、該絶縁膜の薄膜化により、すなわち膜厚が薄く
なるにつれて、いわゆるサイズ効果と呼ばれる誘電率の
低下や、リーク電流及び誘電損失の増加が観測されるの
で、半導体メモリ素子等にこの絶縁膜を直接導入し、利
用することには問題があった。
【０００４】本発明は、上記従来技術の問題点を解決す
るものであり、誘電率の低下を抑制し、リーク電流や誘
電損失の増加を抑制することによって、キャパシタ絶縁
膜の誘電特性を向上させ、半導体メモリ素子等の高速
化、微細化に寄与するＢＳＴ膜及びこのＢＳＴ膜を用い
たキャパシタ絶縁膜を提供すること、並びにこのＢＳＴ
膜を形成する際に用いるスパッタリングターゲットを提
供することを課題とする。
るものであり、誘電率の低下を抑制し、リーク電流や誘
電損失の増加を抑制することによって、キャパシタ絶縁
膜の誘電特性を向上させ、半導体メモリ素子等の高速
化、微細化に寄与するＢＳＴ膜及びこのＢＳＴ膜を用い
たキャパシタ絶縁膜を提供すること、並びにこのＢＳＴ
膜を形成する際に用いるスパッタリングターゲットを提
供することを課題とする。
【０００５】
【課題を解決するための手段】従来のＢＳＴ膜の場合、
前述のように、キャパシタ絶縁膜として適用できる範囲
内の誘電率、リーク電流、誘電損失に関する誘電特性を
満たすことは困難であった。本発明者等はこの点に関し
鋭意研究を進め、各種実験をした結果、Ａｌ及びＢｉの
少なくとも一種をＢＳＴ材料に添加することにより、キ
ャパシタ絶縁膜の誘電特性が大幅に改善されること、す
なわち誘電率の向上、リーク電流の低減、誘電損失の減
少が達成されることを確認し、本発明を完成するに至っ
た。
前述のように、キャパシタ絶縁膜として適用できる範囲
内の誘電率、リーク電流、誘電損失に関する誘電特性を
満たすことは困難であった。本発明者等はこの点に関し
鋭意研究を進め、各種実験をした結果、Ａｌ及びＢｉの
少なくとも一種をＢＳＴ材料に添加することにより、キ
ャパシタ絶縁膜の誘電特性が大幅に改善されること、す
なわち誘電率の向上、リーク電流の低減、誘電損失の減
少が達成されることを確認し、本発明を完成するに至っ
た。
【０００６】本発明の誘電体膜は、ＢＳＴにＡｌ及びＢ
ｉの少なくとも一種を添加したものからなり、上記Ａｌ
及びＢｉを各々２．０ａｔｍ．％以下の範囲で添加する
ことが好ましい。
ｉの少なくとも一種を添加したものからなり、上記Ａｌ
及びＢｉを各々２．０ａｔｍ．％以下の範囲で添加する
ことが好ましい。
【０００７】また、本発明のキャパシタ絶縁膜は、半導
体メモリ素子又は薄膜コンデンサに用いられるキャパシ
タ絶縁膜において、誘電体膜がＢＳＴにＡｌ及びＢｉの
少なくとも一種を添加したものからなる。この誘電体膜
は、ＤＲＡＭ若しくはシステムＬＳＩその他の半導体メ
モリ素子又は薄膜コンデンサに用いられる。
体メモリ素子又は薄膜コンデンサに用いられるキャパシ
タ絶縁膜において、誘電体膜がＢＳＴにＡｌ及びＢｉの
少なくとも一種を添加したものからなる。この誘電体膜
は、ＤＲＡＭ若しくはシステムＬＳＩその他の半導体メ
モリ素子又は薄膜コンデンサに用いられる。
【０００８】上記Ａｌ及びＢｉは各々、一般的には２．
０ａｔｍ．％以下、好ましくは０．０１ａｔｍ．％〜
２．０ａｔｍ．％の範囲で添加される。Ａｌ、Ｂｉは少
しでも添加すれば、無添加の場合と比べて所望の効果が
生じるので、下限の添加量は添加する量を制御できる下
限の量であり、好ましくは０．０１ａｔｍ．％である。
Ａｌ、Ｂｉの添加量が２．０ａｔｍ．％を超えると、Ｂ
ＳＴ系の結晶はアモルファス化し、所望の誘電特性が得
られないという問題がある。
０ａｔｍ．％以下、好ましくは０．０１ａｔｍ．％〜
２．０ａｔｍ．％の範囲で添加される。Ａｌ、Ｂｉは少
しでも添加すれば、無添加の場合と比べて所望の効果が
生じるので、下限の添加量は添加する量を制御できる下
限の量であり、好ましくは０．０１ａｔｍ．％である。
Ａｌ、Ｂｉの添加量が２．０ａｔｍ．％を超えると、Ｂ
ＳＴ系の結晶はアモルファス化し、所望の誘電特性が得
られないという問題がある。
【０００９】上記キャパシタ絶縁膜の上部電極及び下部
電極はＰｔ、Ｉｒ、Ｒｕ、ＳｒＲｕＯ3、又はこれらの
合金からなる薄膜であり、該キャパシタ絶縁膜は１００
Å〜５０００Åの膜厚を有することが好ましい。絶縁膜
の厚さが１００Å未満であると、リーク電流が大きくな
り半導体メモリ素子等に使用できず、また、５０００Å
を超えるとキャパシタンスが取れなくなり、ＢＳＴを使
用するメリットがないという問題がある。この上下電極
の膜厚は、通常、２００Å〜５０００Åとして用いられ
る。
電極はＰｔ、Ｉｒ、Ｒｕ、ＳｒＲｕＯ3、又はこれらの
合金からなる薄膜であり、該キャパシタ絶縁膜は１００
Å〜５０００Åの膜厚を有することが好ましい。絶縁膜
の厚さが１００Å未満であると、リーク電流が大きくな
り半導体メモリ素子等に使用できず、また、５０００Å
を超えるとキャパシタンスが取れなくなり、ＢＳＴを使
用するメリットがないという問題がある。この上下電極
の膜厚は、通常、２００Å〜５０００Åとして用いられ
る。
【００１０】本発明によれば、ＢＳＴにＡｌやＢｉを添
加することにより、無添加のＢＳＴ膜に比べて、誘電特
性の向上したキャパシタ絶縁膜とすることができ、これ
を半導体メモリ素子や薄膜コンデンサに導入して、利用
することに成功したのである。
加することにより、無添加のＢＳＴ膜に比べて、誘電特
性の向上したキャパシタ絶縁膜とすることができ、これ
を半導体メモリ素子や薄膜コンデンサに導入して、利用
することに成功したのである。
【００１１】ＡｌやＢｉの添加により、ペロブスカイト
構造を有するＢＳＴ膜の結晶粒内でＢサイトにＡｌやＢ
ｉが置換されるか、又は結晶粒界に析出することがＥＰ
ＭＡ(Electron Probe Microscopic Analysis)法によっ
て確認された。
構造を有するＢＳＴ膜の結晶粒内でＢサイトにＡｌやＢ
ｉが置換されるか、又は結晶粒界に析出することがＥＰ
ＭＡ(Electron Probe Microscopic Analysis)法によっ
て確認された。
【００１２】ＢＳＴ薄膜の電気伝導機構としては、第一
に、結晶粒内の酸素欠陥を経由した電気伝導、第二に、
結晶粒界層において導電物が析出し、その結果電子移動
が誘発される電気伝導機構が存在する。このような電気
伝導機構においては、ＢＳＴ結晶内にＡｌやＢｉを添加
することによって、これらの添加物がＢサイトのＴｉイ
オンに対し、アクセプタとして置換される。それによ
り、結晶粒内の酸素空孔が電気的に補償され、誘電率の
増加、リーク電流の低減、誘電損失の低下が観測され
る。
に、結晶粒内の酸素欠陥を経由した電気伝導、第二に、
結晶粒界層において導電物が析出し、その結果電子移動
が誘発される電気伝導機構が存在する。このような電気
伝導機構においては、ＢＳＴ結晶内にＡｌやＢｉを添加
することによって、これらの添加物がＢサイトのＴｉイ
オンに対し、アクセプタとして置換される。それによ
り、結晶粒内の酸素空孔が電気的に補償され、誘電率の
増加、リーク電流の低減、誘電損失の低下が観測され
る。
【００１３】また、ＡｌやＢｉは、結晶粒界においては
多価をとらず、Ａｌ2Ｏ3、Ｂｉ2Ｏ3として安定な絶縁物
を構成することから、結晶粒界層においてもその絶縁性
が確保される。
多価をとらず、Ａｌ2Ｏ3、Ｂｉ2Ｏ3として安定な絶縁物
を構成することから、結晶粒界層においてもその絶縁性
が確保される。
【００１４】以上詳述したように、二つの電気伝導機構
においてＡｌ、Ｂｉが果たす役割は非常に需要であり、
所定量のＡｌ、Ｂｉの添加により、誘電率の向上、リー
ク電流の低減、誘電損失の低下が達成されている。
においてＡｌ、Ｂｉが果たす役割は非常に需要であり、
所定量のＡｌ、Ｂｉの添加により、誘電率の向上、リー
ク電流の低減、誘電損失の低下が達成されている。
【００１５】本発明のスパッタリングターゲットは、Ｂ
ＳＴにＡｌ及びＢｉの少なくとも一種が添加されたもの
からなり、上記誘電体膜を形成するためのスパッタリン
グターゲットである。このターゲットを用いることによ
り、所望の誘電特性を有するキャパシタ絶縁膜を作製す
ることができる。
ＳＴにＡｌ及びＢｉの少なくとも一種が添加されたもの
からなり、上記誘電体膜を形成するためのスパッタリン
グターゲットである。このターゲットを用いることによ
り、所望の誘電特性を有するキャパシタ絶縁膜を作製す
ることができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態の詳細
を、図面に基づいて説明する。
を、図面に基づいて説明する。
【００１７】図１は、本発明のＢＳＴキャパシタ絶縁膜
の一例の概略構造を示す断面図である。なお、以下例示
するキャパシタ絶縁膜は、シリコン熱酸化膜基板上に全
て公知のスパッタ装置を用いて成膜した薄膜からなって
いる。
の一例の概略構造を示す断面図である。なお、以下例示
するキャパシタ絶縁膜は、シリコン熱酸化膜基板上に全
て公知のスパッタ装置を用いて成膜した薄膜からなって
いる。
【００１８】図１に例示する本発明のＢＳＴキャパシタ
絶縁膜は、シリコン（Ｓｉ）基板１上にシリコン熱酸化
（ＳｉＯ2）膜２を設け、その上に、順次、極めて良好
なバリア特性を示すＴｉＡｌＮ膜３、下部Ｐｔ電極膜４
（膜厚：１０００Å）、Ａｌ及びＢｉの少なくとも一種
を添加したＢＳＴ膜５（膜厚：３００Å）、並びに上部
Ｐｔ電極膜６（膜厚：１０００Å）を、公知の条件下で
スパッタリング法により成膜してなるものである。
絶縁膜は、シリコン（Ｓｉ）基板１上にシリコン熱酸化
（ＳｉＯ2）膜２を設け、その上に、順次、極めて良好
なバリア特性を示すＴｉＡｌＮ膜３、下部Ｐｔ電極膜４
（膜厚：１０００Å）、Ａｌ及びＢｉの少なくとも一種
を添加したＢＳＴ膜５（膜厚：３００Å）、並びに上部
Ｐｔ電極膜６（膜厚：１０００Å）を、公知の条件下で
スパッタリング法により成膜してなるものである。
【００１９】バリア膜３は、後述のＢＳＴの電気特性に
影響を与えるものでなければ、ＴｉＡｌＮ膜に限らず、
ＴｉＳｉＮ膜、ＴａＮ膜、又はＴｉＯ2などの酸素バリ
ア性を有するバリア膜を用いることができる。下部Ｐｔ
電極膜４及び上部Ｐｔ電極膜６の厚さはそれぞれ、上記
例では１０００Åとしたが、表面ラフネスが大きくな
り、後述のＢＳＴの電気特性に影響を与えることのない
厚さであれば、特に制限されるものではない。上部及び
下部電極４、６の材料としては、Ｐｔ膜以外に、Ｒｕ、
Ｉｒ、ＳｒＲｕＯ3等の金属やこれらの合金からなる膜
及びこれらの酸化膜導電体でも、所期の目的を達成する
ために適用可能である。また、ＢＳＴ膜５は、ＡｌやＢ
ｉを各々０．０１ａｔｍ．％〜２．０ａｔｍ．％（０．
０１，０．１、０．３、０．５、１．０及び２．０ａｔ
ｍ．％）添加して得た膜である。このＢＳＴ膜５として
は厚さ３００Åのものを用いたが、その膜厚は、半導体
素子や薄膜コンデンサの構造上要求される容量値を満足
する厚さであれば、特に制限されるものではない。
影響を与えるものでなければ、ＴｉＡｌＮ膜に限らず、
ＴｉＳｉＮ膜、ＴａＮ膜、又はＴｉＯ2などの酸素バリ
ア性を有するバリア膜を用いることができる。下部Ｐｔ
電極膜４及び上部Ｐｔ電極膜６の厚さはそれぞれ、上記
例では１０００Åとしたが、表面ラフネスが大きくな
り、後述のＢＳＴの電気特性に影響を与えることのない
厚さであれば、特に制限されるものではない。上部及び
下部電極４、６の材料としては、Ｐｔ膜以外に、Ｒｕ、
Ｉｒ、ＳｒＲｕＯ3等の金属やこれらの合金からなる膜
及びこれらの酸化膜導電体でも、所期の目的を達成する
ために適用可能である。また、ＢＳＴ膜５は、ＡｌやＢ
ｉを各々０．０１ａｔｍ．％〜２．０ａｔｍ．％（０．
０１，０．１、０．３、０．５、１．０及び２．０ａｔ
ｍ．％）添加して得た膜である。このＢＳＴ膜５として
は厚さ３００Åのものを用いたが、その膜厚は、半導体
素子や薄膜コンデンサの構造上要求される容量値を満足
する厚さであれば、特に制限されるものではない。
【００２０】また、ＢＳＴを成膜する際には、組成（Ｂ
ａ0.5，Ｓｒ0.5）ＴｉＯｘからなるターゲットをスパッ
タ成膜時に使用した。ＡｌはＡｌ2Ｏ3のような酸化物と
して、ＢｉはＢｉ2Ｏ3のような酸化物としてターゲット
に添加されている。また、図１に示す上部電極６は、
０．５ｍｍφのドットであり、上部電極、下部電極間で
測定を行なっている。
ａ0.5，Ｓｒ0.5）ＴｉＯｘからなるターゲットをスパッ
タ成膜時に使用した。ＡｌはＡｌ2Ｏ3のような酸化物と
して、ＢｉはＢｉ2Ｏ3のような酸化物としてターゲット
に添加されている。また、図１に示す上部電極６は、
０．５ｍｍφのドットであり、上部電極、下部電極間で
測定を行なっている。
【００２１】上記のようにして作製したキャパシタ絶縁
膜について、誘電率Ｋ、リーク電流ＪＬ（Ａ／ｃ
ｍ2）、及び誘電損失（誘電正接ｔａｎδ）を公知の方
法に従って測定した。その結果を、横軸にＡｌ、Ｂｉの
添加量をとり、縦軸に各測定値をプロットして図２〜７
に示す。
膜について、誘電率Ｋ、リーク電流ＪＬ（Ａ／ｃ
ｍ2）、及び誘電損失（誘電正接ｔａｎδ）を公知の方
法に従って測定した。その結果を、横軸にＡｌ、Ｂｉの
添加量をとり、縦軸に各測定値をプロットして図２〜７
に示す。
【００２２】図２は誘電率Ｋに対するＡｌ添加量依存性
を示すものであり、この図から、Ａｌ添加ターゲットを
用いた場合、Ａｌ０．５ａｔｍ．％添加時に誘電率の最
大値として約２７０をとることが明らかである。図３は
誘電率Ｋに対するＢｉ添加量依存性を示すものであり、
この図からＢｉ添加ターゲットを用いた場合、Ｂｉ０．
３ａｔｍ．％添加時に誘電率の最大値として約３１０を
とることが明らかである。
を示すものであり、この図から、Ａｌ添加ターゲットを
用いた場合、Ａｌ０．５ａｔｍ．％添加時に誘電率の最
大値として約２７０をとることが明らかである。図３は
誘電率Ｋに対するＢｉ添加量依存性を示すものであり、
この図からＢｉ添加ターゲットを用いた場合、Ｂｉ０．
３ａｔｍ．％添加時に誘電率の最大値として約３１０を
とることが明らかである。
【００２３】図４は１Ｖ印加時のリーク電流に対するＡ
ｌ添加量依存性を示すものであり、この図からＡｌ０．
３ａｔｍ．％添加時にリーク電流として最小値２×１０
-9（Ａ／ｃｍ2）が得られていることが明らかである。
図５は１Ｖ印加時のリーク電流に対するＢｉ添加量依存
性を示すものであり、この図からＢｉ０．１ａｔｍ．％
添加時にリーク電流として最小値１×１０-9（Ａ／ｃｍ
2）が得られていることが明らかである。
ｌ添加量依存性を示すものであり、この図からＡｌ０．
３ａｔｍ．％添加時にリーク電流として最小値２×１０
-9（Ａ／ｃｍ2）が得られていることが明らかである。
図５は１Ｖ印加時のリーク電流に対するＢｉ添加量依存
性を示すものであり、この図からＢｉ０．１ａｔｍ．％
添加時にリーク電流として最小値１×１０-9（Ａ／ｃｍ
2）が得られていることが明らかである。
【００２４】図６は誘電正接ｔａｎδに対するＡｌ添加
量依存性を示すものであり、この図からＡｌ０．５ａｔ
ｍ．％添加時にｔａｎδとして最小値約０．０１８が得
られていることが明らかである。図７は誘電正接ｔａｎ
δに対するＢｉ添加量依存性を示すものであり、この図
からＢｉ０．３ａｔｍ．％添加時にｔａｎδとして最小
値約０．０２８が得られていることが明らかである。
量依存性を示すものであり、この図からＡｌ０．５ａｔ
ｍ．％添加時にｔａｎδとして最小値約０．０１８が得
られていることが明らかである。図７は誘電正接ｔａｎ
δに対するＢｉ添加量依存性を示すものであり、この図
からＢｉ０．３ａｔｍ．％添加時にｔａｎδとして最小
値約０．０２８が得られていることが明らかである。
【００２５】図２〜７から明らかなように、ＢＳＴに特
定量のＡｌ及びＢｉが添加されてなる誘電体膜を利用し
たキャパシタ絶縁膜は、Ａｌ及びＢｉの添加されていな
い場合に比べて、誘電率の低下が抑制され、リーク電流
の増加が抑制され、また、誘電損失の増加が抑制されて
いることが分かる。かくして、良好なキャパシタ特性を
有する半導体メモリ素子や薄膜コンデンサが実現可能で
ある。
定量のＡｌ及びＢｉが添加されてなる誘電体膜を利用し
たキャパシタ絶縁膜は、Ａｌ及びＢｉの添加されていな
い場合に比べて、誘電率の低下が抑制され、リーク電流
の増加が抑制され、また、誘電損失の増加が抑制されて
いることが分かる。かくして、良好なキャパシタ特性を
有する半導体メモリ素子や薄膜コンデンサが実現可能で
ある。
【００２６】上記のようにＡｌ、Ｂｉを単独に添加した
代わりに、ＡｌとＢｉとを併用して添加した場合も、同
様に、誘電率、印加時のリーク電流、及び誘電正接δに
対するＡｌ及びＢｉの添加量依存性が確認された。
代わりに、ＡｌとＢｉとを併用して添加した場合も、同
様に、誘電率、印加時のリーク電流、及び誘電正接δに
対するＡｌ及びＢｉの添加量依存性が確認された。
【００２７】ＢＳＴを成膜する際に、組成（Ｂａ0.5，
Ｓｒ0.5）ＴｉＯｘからなるターゲットをスパッタ成膜
時に使用したが、Ｂａ及びＳｒの比率を変更した場合に
も、同様な添加量で所望の結果が得られた。
Ｓｒ0.5）ＴｉＯｘからなるターゲットをスパッタ成膜
時に使用したが、Ｂａ及びＳｒの比率を変更した場合に
も、同様な添加量で所望の結果が得られた。
【００２８】さらに、上記ではスパッタ法に従ってＢＳ
Ｔ薄膜を作製したが、従来公知のＭＯＣＶＤ法、ＰＬＤ
(Pulse Laser Deposition)法、ゾルゲル法等他の成膜方
法で作製したＢＳＴ薄膜についても適用可能である。
Ｔ薄膜を作製したが、従来公知のＭＯＣＶＤ法、ＰＬＤ
(Pulse Laser Deposition)法、ゾルゲル法等他の成膜方
法で作製したＢＳＴ薄膜についても適用可能である。
【００２９】
【発明の効果】本発明によれば、ＢＳＴターゲットにＡ
ｌ及びＢｉの少なくとも一種を添加したものを用いて作
製した誘電体膜を利用することにより、ＢＳＴキャパシ
タ絶縁膜の高誘電率化、低リーク電流化及び低誘電損失
化が達成され、良好なキャパシタ特性を有する半導体メ
モリ素子や薄膜コンデンサを実現することができる。
ｌ及びＢｉの少なくとも一種を添加したものを用いて作
製した誘電体膜を利用することにより、ＢＳＴキャパシ
タ絶縁膜の高誘電率化、低リーク電流化及び低誘電損失
化が達成され、良好なキャパシタ特性を有する半導体メ
モリ素子や薄膜コンデンサを実現することができる。
【００３０】また、これらの添加物はＢＳＴターゲット
の組成においてはＢａ及びＳｒの比率を変更した場合又
はＡｌ及びＢｉを複合添加する場合にも適用可能であ
る。
の組成においてはＢａ及びＳｒの比率を変更した場合又
はＡｌ及びＢｉを複合添加する場合にも適用可能であ
る。
【００３１】さらに、従来公知のＭＯＣＶＤ法、ＰＬＤ
法、ゾルゲル法等の他の成膜方法で作製したＢＳＴ薄膜
についても適用可能であり、その有用性は絶大である。
法、ゾルゲル法等の他の成膜方法で作製したＢＳＴ薄膜
についても適用可能であり、その有用性は絶大である。
【図１】 本発明のＢＳＴキャパシタ絶縁膜の概略構造
を示す断面図。
を示す断面図。
【図２】 誘電率Ｋに対するＡｌ添加量依存性を示すグ
ラフ。
ラフ。
【図３】 誘電体Ｋに対するＢｉ添加量依存性を示すグ
ラフ。
ラフ。
【図４】 印加時のリーク電流に対するＡｌ添加量依存
性を示すグラフ。
性を示すグラフ。
【図５】 印加時のリーク電流に対するＢｉ添加量依存
性を示すグラフ。
性を示すグラフ。
【図６】 誘電正接ｔａｎδに対するＡｌ添加量依存性
を示すグラフ。
を示すグラフ。
【図７】 誘電正接ｔａｎδに対するＢｉ添加量依存性
を示すグラフ。
を示すグラフ。
１ シリコン基板 ２ シリコン熱
酸化膜 ３ ＴｉＡｌＮ膜 ４ 下部Ｐｔ電
極膜 ５ ＢＳＴ膜 ６ 上部Ｐｔ電
極膜
酸化膜 ３ ＴｉＡｌＮ膜 ４ 下部Ｐｔ電
極膜 ５ ＢＳＴ膜 ６ 上部Ｐｔ電
極膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/10 ６５１ 27/108 21/8242 (72)発明者 木村 勲 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 谷 典明 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 小松 孝 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 鄒 紅コウ 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 金 豊 千葉県山武郡山武町横田516番地 真空冶 金株式会社内 (72)発明者 小寺 正裕 千葉県山武郡山武町横田516番地 真空冶 金株式会社内 (72)発明者 中畠 求 鹿児島県姶良郡横川町上ノ3313 ユーマッ ト株式会社九州工場内 (72)発明者 和田 優 鹿児島県姶良郡横川町上ノ3313 ユーマッ ト株式会社九州工場内 Ｆターム(参考） 4G047 CA07 CB04 CC02 CD02 4K029 BA50 BD01 CA05 DC05 5F038 AC05 AC15 AC18 EZ14 EZ20 5F083 AD11 GA06 GA25 JA14 JA36 JA38 JA39 JA40 JA42 JA43 JA45 PR22 5G303 AA01 AA07 AB06 AB07 AB20 BA03 CA01 CB01 CB03 CB05 CB32 CB35
Claims (6)
- 【請求項１】 ＢＳＴにＡｌ及びＢｉの少なくとも一種
を添加したものからなることを特徴とする誘電体膜。 - 【請求項２】 上記Ａｌ及びＢｉを各々２．０ａｔｍ．
％以下の範囲で添加することを特徴とする請求項１記載
の誘電体膜。 - 【請求項３】 半導体メモリ素子又は薄膜コンデンサに
用いられるキャパシタ絶縁膜において、誘電体膜がＢＳ
ＴにＡｌ及びＢｉの少なくとも一種を添加したものから
なることを特徴とするキャパシタ絶縁膜。 - 【請求項４】 上記Ａｌ及びＢｉが各々２．０ａｔｍ．
％以下の範囲で添加されていることを特徴とする請求項
３記載のキャパシタ絶縁膜。 - 【請求項５】 上記キャパシタ絶縁膜の上部電極及び下
部電極がＰｔ、Ｉｒ、Ｒｕ、ＳｒＲｕＯ3、又はこれら
の合金からなる薄膜であり、また、該キャパシタ絶縁膜
が１００Å〜５０００Åの膜厚を有することを特徴とす
る請求項３又は４記載のキャパシタ絶縁膜。 - 【請求項６】 請求項１〜５のいずれかに記載の誘電体
膜を形成するためのスパッタリングターゲットが、ＢＳ
ＴにＡｌ及びＢｉの少なくとも一種を添加したものから
なることを特徴とするスパッタリングターゲット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151753A JP4977289B2 (ja) | 2000-05-23 | 2000-05-23 | キャパシタ誘電体膜及びスパッタリングターゲット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151753A JP4977289B2 (ja) | 2000-05-23 | 2000-05-23 | キャパシタ誘電体膜及びスパッタリングターゲット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332126A true JP2001332126A (ja) | 2001-11-30 |
| JP4977289B2 JP4977289B2 (ja) | 2012-07-18 |
Family
ID=18657257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151753A Expired - Lifetime JP4977289B2 (ja) | 2000-05-23 | 2000-05-23 | キャパシタ誘電体膜及びスパッタリングターゲット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4977289B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045987A (ja) * | 2001-08-02 | 2003-02-14 | Taiyo Yuden Co Ltd | 誘電体積層薄膜及びそれを利用した電子部品 |
| JP2007161557A (ja) * | 2005-12-16 | 2007-06-28 | Tdk Corp | 薄膜誘電体及び薄膜コンデンサ素子 |
| JP2007180176A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
| WO2016136729A1 (ja) * | 2015-02-27 | 2016-09-01 | 富士フイルム株式会社 | 光電変換素子および太陽電池 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124056A (ja) * | 1998-10-21 | 2000-04-28 | Murata Mfg Co Ltd | 薄膜積層コンデンサおよびその製造方法 |
-
2000
- 2000-05-23 JP JP2000151753A patent/JP4977289B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124056A (ja) * | 1998-10-21 | 2000-04-28 | Murata Mfg Co Ltd | 薄膜積層コンデンサおよびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045987A (ja) * | 2001-08-02 | 2003-02-14 | Taiyo Yuden Co Ltd | 誘電体積層薄膜及びそれを利用した電子部品 |
| JP2007161557A (ja) * | 2005-12-16 | 2007-06-28 | Tdk Corp | 薄膜誘電体及び薄膜コンデンサ素子 |
| JP2007180176A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
| WO2016136729A1 (ja) * | 2015-02-27 | 2016-09-01 | 富士フイルム株式会社 | 光電変換素子および太陽電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4977289B2 (ja) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4825247B2 (ja) | 半導体集積回路構造を形成する方法 | |
| KR100297210B1 (ko) | 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어 | |
| EP0766292B1 (en) | Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method | |
| KR20060048987A (ko) | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| US5625529A (en) | PZT thin films for ferroelectric capacitor and method for preparing the same | |
| EP2151831B1 (en) | Dielectric thin film composition showing linear dielectric properties | |
| CN1790569B (zh) | 电介质薄膜、薄膜电介质元件及其制造方法 | |
| JPH04366504A (ja) | 誘電体薄膜 | |
| JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| Auciello | Science and technology of thin films and interfacial layers in ferroelectric and high-dielectric constant heterostructures and application to devices | |
| Mardare et al. | Effects of adhesion layer (Ti or Zr) and Pt deposition temperature on the properties of PZT thin films deposited by RF magnetron sputtering | |
| JP2001332126A (ja) | 誘電体膜、キャパシタ絶縁膜及びスパッタリングターゲット | |
| US6303952B1 (en) | Contact structure with an oxide silicidation barrier | |
| US5976705A (en) | Ferroelectric thin film, making method thereof and coating liquid for making thin film | |
| JP2000504882A (ja) | 集積回路に応用される高誘電率バリウム・ストロンチウム・ニオブ酸化物 | |
| JPH10214947A (ja) | 薄膜誘電体素子 | |
| US6911689B2 (en) | Versatile system for chromium based diffusion barriers in electrode structures | |
| JP2011176168A (ja) | 半導体メモリ | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| Tsai et al. | The effect of oxygen-to-argon ratio on the electrical and reliability characteristics of sputtered Sr0. 8Bi2. 5Ta1. 2Nb0. 9O9+ x thin films | |
| Lee et al. | Improvement by surface modification of Ir electrode-barrier for Pb (Zr, Ti) O3-based high-density nonvolatile ferroelectric memories | |
| JP3937033B2 (ja) | 強誘電体材料、その製造方法及び強誘電体メモリ | |
| JPH11354732A (ja) | 薄膜キャパシタ及びその製造方法 | |
| KR0151241B1 (ko) | 강유전체막을 구비한 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |