KR100401524B1 - 반도체 소자의 불량 어드레스 조사 방법 - Google Patents

반도체 소자의 불량 어드레스 조사 방법 Download PDF

Info

Publication number
KR100401524B1
KR100401524B1 KR10-2001-0065949A KR20010065949A KR100401524B1 KR 100401524 B1 KR100401524 B1 KR 100401524B1 KR 20010065949 A KR20010065949 A KR 20010065949A KR 100401524 B1 KR100401524 B1 KR 100401524B1
Authority
KR
South Korea
Prior art keywords
address
iso
dummy
bad
groups
Prior art date
Application number
KR10-2001-0065949A
Other languages
English (en)
Other versions
KR20030033809A (ko
Inventor
최조봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0065949A priority Critical patent/KR100401524B1/ko
Publication of KR20030033809A publication Critical patent/KR20030033809A/ko
Application granted granted Critical
Publication of KR100401524B1 publication Critical patent/KR100401524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 소자분리 공정에서 발생된 불량 지점의 어드레스를 용이하게 찾아내기 위한 불량 어드레스 조사 방법을 개시하며, 개시된 본 발명의 방법은 메인 ISO 패턴의 외측에 형성하는 더미 ISO 패턴들을 일정 규칙을 가지고 소정 개씩을 단위 그룹으로 묶으면서 단위 그룹들간이 구별되도록 하고, 수평 및 수직 방향을 따라 배열된 각 단위 그룹들에 순차로 번지를 매겨 상기 번지를 카운팅하여 불량 어드레스를 찾는 것을 특징으로 한다.

Description

반도체 소자의 불량 어드레스 조사 방법{METHOD FOR SEARCHING DEFECT ADDRESS OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 불량 분석 방법에 관한 것으로, 보다 상세하게는, 소자분리 공정에 발생된 불량 지점의 어드레스를 용이하게 찾아내기 위한 불량 어드레스 조사 방법에 관한 것이다.
주지된 바와 같이, 반도체 소자의 제조 후에는 그 제조 과정에서 발생된 불량을 파악 및 리페어하고, 그 정보를 이용할 목적으로 불량 분석을 행한다. 이러한 불량 분석은 반도체 소자의 고집적화 및 제조공정의 복잡화가 이루어지고 있는 실정에서 제품의 품질 향상을 위해 필수불가결하게 요구된다.
여기서, 상기 불량 분석은 통상 제조 완료된 반도체 소자에 대한 회로적인 테스트를 수행하여 불량 발생의 유무를 파악한 후, 실질적인 불량 분석을 행하는 방식으로 수행하며, 상기 실질적인 불량 분석은 디캡(decap) 공정을 통해 기판 상에 적층된 각 층들을 분석을 요하는 층까지 수직으로 제거하고, 그런다음, 불량 지점의 어드레스를 찾은 후, 그 불량 상태를 파악하게 된다.
예컨데, 액티브 영역을 한정하기 위한 소자분리(Isolation : 이하, ISO) 공정에서 발생된 불량의 경우, 디캡 공정을 통해 소자분리막이 형성된 기판을 노출시키고, 그런다음, 불량 지점의 어드레스를 찾아내서 이에 대한 실질적인 불량 분석을 수행한다.
그러나, 상기 디캡 공정은 그 자체로 많은 시간이 소요되며, 특히, 소자분리 공정에서 발생된 불량 지점을 찾았더라도, 그 지점에 대한 어드레스(address)를 정확하게 파악하는 것이 어려울 뿐만 아니라, 많은 시간이 소요된다. 결국, 종래의 불량 분석 방법은 불량 지점의 어드레스를 찾아내는데 많은 시간을 필요로 하기 때문에 생산성 측면에서 그 이용에 어려움이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서,소자분리 공정에서 발생된 불량 지점의 어드레스를 쉽게 찾아내기 위한 반도체 소자의 불량 어드레스 조사 방법을 제공함에 그 목적이 있다.
도 1은 종래의 웨이퍼 맵(Map)을 도시한 평면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 불량 어드레스 조사 방법을 설명하기 위한 웨이퍼 맵.
도 3a 내지 도 3d는 본 발명의 다른 실시예들에 따른 반도체 소자의 불량 어드레스 조사 방법을 설명하기 위한 웨이퍼 맵.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 메인 ISO 패턴 12,22 : 더미 ISO 패턴
23,33 : 바 패턴
AR : 액티브 영역 IR : 소자분리 영역
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 불량 어드레스 조사 방법은, 메인 ISO 패턴의 외측에 형성하는 더미 ISO 패턴들을 일정 규칙을 가지고 소정 개씩을 단위 그룹으로 묶으면서 단위 그룹들간이 구별되도록 하고, 수평 및 수직 방향을 따라 배열된 각 단위 그룹들에 순차로 번지를 매겨 상기 번지를 카운팅하여 불량 어드레스를 찾는 것을 특징으로 한다.
본 발명에 따르면, 소정 개의 더미 ISO 패턴을 하나의 번지로 인식하여 불량 어드레스를 찾음으로써, 불량 지점의 어드레스를 쉽고도 빠르게 찾을 수 있으며, 이에 따라, 그 시간의 감소를 통해 생산성을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1은 소자분리 공정에 대한 웨이퍼 맵(wafer map)을 도시한 평면도로서, 도시된 바와 같이, 메인 ISO 패턴(11)의 외측, 즉, 도면에서 점선 바깥 부분에 더미 ISO 패턴(12)이 함께 형성되며, 이때, 상기 더미 ISO 패턴(12)은 상기 메인 ISO 패턴(11)과 동일한 형태를 갖으면서 수평 및 수직 방향을 따라 일률적으로 배열된다. 미설명된 도면부호 AR은 액티브 영역을, 그리고, IR은 소자분리 영역을 각각 나타낸다.
이와 같은 웨이퍼 맵에 있어서, 상기 더미 ISO 패턴은 메인 ISO 패턴과 동일한 형상이면서 일률적으로 배열되기 때문에, 불량 지점의 어드레스를 찾을 때, 더미 ISO 패턴인지 메인 ISO 패턴인지의 식별이 곤란하다. 또한, 더미 ISO 패턴과 메인 ISO 패턴간의 식별이 가능하더라도, 상기 패턴들이 동일한 형상을 갖고 있는 것으로 인해, 어드레스 카운팅(address counting)에 어려움을 갖게 된다. 즉, 더미 ISO 패턴 각각을 순차로 카운팅하여 불량 지점의 어드레스를 찾는데 어려움이 있다. 디자인 룰이 작아질수록 패턴 크기가 작아지는 추세에서, 불량 지점의 어드레스를 찾는 것은 매우 어렵고, 또, 많은 시간이 소요될 것으로 예상된다.
따라서, 본 발명은 다음과 같은 방법으로 더미 ISO 패턴을 형성함으로써, 상기 불량 지점의 어드레스 카운팅이 용이하면서 빠르게 될 수 있도록 한다.
도 2는 본 발명의 실시예에 따른 불량 어드레스 조사 방법을 설명하기 위해 도시한 웨이퍼 맵이다.
도시된 바와 같이, 더미 ISO 패턴(22)은 도 1에서의 그것과 마찬가지로 메인 ISO 패턴(21)의 외측에 수평 및 수직 방향을 따라 각각 형성하되, 일정 규칙을 가지고 소정 개씩을 단위 그룹으로 묶으면서, 단위 그룹들간이 구별되도록 형성한다. 예컨데, 단위 그룹은 8진수 규칙을 따라 8개씩이 하나의 그룹으로 묶이도록 형성하며, 그리고, 더미 ISO 패턴들(22)간을 연결하는 바 패턴(23)의 형성을 생략하는 방식으로 그룹들간이 구별이 이루어지도록 한다. 또한, 수평 및 수직 방향을 따라 각각 배열된 그룹들은 순차로 번지를 매긴다.
이와 같은 더미 ISO 패턴을 형성할 경우, 소자분리 공정시에 발생된 불량 분석을 위해 불량 어드레스를 카운팅할 때, 개별 그룹으로 묶여진 8개의 더미 ISO 패턴들을 차례로 0번지, 10번지, 20번지 등으로 카운팅한 후, 불량 어드레스에 대응하는 특정 그룹에서 다시 8개의 ISO 패턴을 카운팅하면 되므로, 더미 ISO 패턴들 각각을 차례로 카운팅하여 어드레스를 찾는 종래 방식과 비교해서, 상기 어드레스를 찾기 위한 시간을 8배 정도 감소시킬 수 있게 된다.
또한, 각 더미 ISO 패턴을 카운팅하는 종래의 방식에서는 너무 많은 더미 ISO 패턴을 카운팅함에 따라, 카운팅된 어드레스를 잊어버리거나, 혼동될 수 있지만, 그룹 단위로 더미 ISO 패턴을 카운팅하는 본 발명의 방식에서는 이와 같은 어려움은 해결된다.
결국, 본 발명에 따른 불량 어드레스 조사 방법에 따르면, 불량 어드레스를 용이하게 찾아낼 수 있으며, 특히, 그 시간을 현격하게 줄일 수 있게 되고, 그래서, 생산성의 향상은 물론, 제품의 신뢰성도 향상시킬 수 있게 된다.
도 3a 내지 도 3d는 본 발명의 다른 실시예들에 따른 불량 어드레스 조사 방법을 설명하기 위한 웨이퍼 맵들로서, 이 실시예들에 있어서는 8진수의 규칙을 가지고 묶여진 그룹들간의 구별이 다음과 같은 방식으로 이루어진다. 여기서, 도면부호 31은 메인 ISO 패턴, 32는 더미 ISO 패턴, 33은 바 패턴을 각각 나타낸다.
도 3a를 참조하면, 더미 ISO 패턴 그룹들간의 구별은 바 패턴(33)의 생략하는 방식으로 이루어진다. 즉, 더미 ISO 패턴들(32)을 바 패턴(33)에 의해 연결됨이 없이 형성하되, 각 그룹들간에만 바 패턴(33)에 의해 연결함으로써, 이 연결 패턴의 유무로서 각 그룹간의 구별 및 각 그룹의 번지가 매겨지도록 한다.
도 3b를 참조하면, 더미 ISO 패턴 그룹들간의 구별은 바 패턴(33)을 절단하는 방식으로 이루어진다.
도 3c를 참조하면, 더미 ISO 패턴 그룹들간의 구별은 그룹들 사이에 배치되는 바 패턴 부분을 수평 선상에서 약간 벗어나도록 하는 방식으로 이루어진다.
도 3d를 참조하면, 더미 ISO 패턴 그룹들간의 구별은 그룹들 사이에 배치되는 바 패턴 부분의 폭을 크게하거나, 또는 줄이는 방식으로 이루어진다.
이상에서와 같이, 본 발명은 더미 ISO 패턴을 일정 규칙을 가지고 소정 개씩을 단위 그룹으로 묶으면서, 각 그룹들간이 구별되도록 함으로써, 불량 지점의 어드레스를 용이하게 빨리 찾을 수 있으며, 이에 따라, 불량 분석 시간을 줄일 수 있는 것으로부터 반도체 소자의 생산성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 소자분리 공정에서 발생된 불량 지점의 어드레스를 조사하기 위한 불량 어드레스 조사 방법에 있어서,
    메인 ISO 패턴의 외측에 형성하는 더미 ISO 패턴들을 일정 규칙을 가지고 소정 개씩을 단위 그룹으로 묶으면서 단위 그룹들간이 구별되도록 하고, 수평 및 수직 방향을 따라 배열된 각 단위 그룹들에 순차로 번지를 매겨 상기 번지를 카운팅하여 불량 어드레스를 찾는 것을 특징으로 하는 불량 어드레스 조사 방법.
  2. 제 1 항에 있어서, 상기 단위 그룹은
    8개의 더미 ISO 패턴을 하나로 묶는 것을 특징으로 하는 불량 어드레스 조사 방법.
  3. 제 1 항에 있어서, 상기 그룹들간의 구별은
    바 패턴 형성, 바 패턴 생략, 바 패턴 폭의 변경 및 바 패턴 이동를 포함하는 그룹으로부터 선택되는 어느 하나의 방식으로 행하는 것을 특징으로 하는 불량 어드레스 조사 방법.
KR10-2001-0065949A 2001-10-25 2001-10-25 반도체 소자의 불량 어드레스 조사 방법 KR100401524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065949A KR100401524B1 (ko) 2001-10-25 2001-10-25 반도체 소자의 불량 어드레스 조사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065949A KR100401524B1 (ko) 2001-10-25 2001-10-25 반도체 소자의 불량 어드레스 조사 방법

Publications (2)

Publication Number Publication Date
KR20030033809A KR20030033809A (ko) 2003-05-01
KR100401524B1 true KR100401524B1 (ko) 2003-10-17

Family

ID=29566324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065949A KR100401524B1 (ko) 2001-10-25 2001-10-25 반도체 소자의 불량 어드레스 조사 방법

Country Status (1)

Country Link
KR (1) KR100401524B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546354B1 (ko) * 2003-07-28 2006-01-26 삼성전자주식회사 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233424A (ja) * 1985-08-06 1987-02-13 Nec Corp イオン注入方法
JPH0528800A (ja) * 1991-07-19 1993-02-05 Mitsubishi Electric Corp 不良解析装置
KR970053264A (ko) * 1995-12-29 1997-07-31 김광호 코드화된 반도체 칩 및 코딩방법
KR20010038153A (ko) * 1999-10-22 2001-05-15 박종섭 어드레스 카운팅 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233424A (ja) * 1985-08-06 1987-02-13 Nec Corp イオン注入方法
JPH0528800A (ja) * 1991-07-19 1993-02-05 Mitsubishi Electric Corp 不良解析装置
KR970053264A (ko) * 1995-12-29 1997-07-31 김광호 코드화된 반도체 칩 및 코딩방법
KR20010038153A (ko) * 1999-10-22 2001-05-15 박종섭 어드레스 카운팅 방법

Also Published As

Publication number Publication date
KR20030033809A (ko) 2003-05-01

Similar Documents

Publication Publication Date Title
KR950000099B1 (ko) 바이너리 코딩(Bianry Coding)법을 이용한 반도체소자의 위치인식방법
CN102623368A (zh) 一种晶圆缺陷检测方法
JP2002071575A (ja) 欠陥検査解析方法および欠陥検査解析システム
US6009545A (en) System for analyzing a failure in a semiconductor wafer by calculating correlation coefficient between collated data of defects per prescribed unit and failures per prescribed unit
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
KR20080072388A (ko) 식별 영역을 이용하여 정상 다이를 선별하는 방법
CN111653500A (zh) 判断晶圆良率损失的方法
KR100647462B1 (ko) 반도체 장치에서 사용되는 칩 정보 기호 및 이의 표기방법.
KR20060075691A (ko) 결함 검사 방법
KR100401524B1 (ko) 반도체 소자의 불량 어드레스 조사 방법
JPH0265149A (ja) 半導体装置
TWI244553B (en) Testing method for LCD panel
US20050098779A1 (en) Production process for producing semiconductor devices, semiconductor devices produced thereby, and test system for carrying out yield-rate test in production of such semiconductor devices
JP2009081243A (ja) 半導体装置の製造方法
JP2006190844A (ja) 基板間の共通欠陥判別方法
US8487644B2 (en) Method and pattern carrier for optimizing inspection recipe of defect inspection tool
US20100297785A1 (en) Manufacture of defect cards for semiconductor dies
JPS6139541A (ja) 半導体装置の製造方法
JPH04171709A (ja) 半導体装置
CN111444668B (zh) 一种对待测阵列中的晶体管逐个进行版图布线的方法
CN113148946B (zh) 一种晶圆低可靠性失效管芯的标注方法和装置
EP1056127A2 (en) Method and apparatus for correlating data from a semiconductor wafer process
KR20010018786A (ko) 반도체 웨이퍼의 취약부 검사방법
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
CN115910826A (zh) 一种自动判断晶圆图谱偏移的方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee