KR20010038153A - 어드레스 카운팅 방법 - Google Patents

Abstract

본 발명은 고집적된 반도체 메모리의 제작공정 중, 전자 현미경을 통한 불량분석시 어드레스를 카운팅하는 방법에 관한 것이다.

본 발명은 칩영역상의 엑티브 영역의 셀 주변에 평행 또는 수직하게 형성된 더미 영역의 셀에, 임의의 패턴을 일정한 간격으로 규칙적으로 형성하여 이 임의의 패턴이 형성된 더미 셀을 헤아려 특정 엑티브 셀의 어드레스값을 확인하는 것이 특징인 어드레스 카운팅 방법으로, 본 발명의 방법에 따라 메모리 셀의 어드레스를 카운트하면, 검사자가 일일이 육안으로 하나씩 헤아리는 종래의 카운트 방법에 비해 보다 손쉽고 효율적으로 카운팅할 수 있어, 신뢰도가 높은 검사결과를 능률적으로 얻을 수 있다

Description

어드레스 카운팅 방법{Address counting method}

본 발명은 고집적된 반도체 메모리의 제작공정 중, 전자 현미경을 통한 불량분석시 어드레스를 카운팅하는 방법에 관한 것으로서, 특히 엑티브 셀 주변에 형성된 더미 셀에 임의의 패턴을 규칙적으로 형성하고 이를 이용하여 어드레스 카운팅 작업을 보다 용이하게 실시할 수 있도록 한 어드레스 카운팅 방법에 관한 것이다.

일반적으로, 반도체 메모리 칩의 불량분석은 불량이 발생한 셀의 정확한 위치를 파악하여 불량의 원인을 분석하는데 참고하고 있다. 이 때, 불량 셀의 정확한 위치 파악을 위해서 전자 현미경을 이용한 육안 검사(SEM)가 이용되고 있다. 검사자는 전자 현미경의 모니터에 의해 출력되는 웨이퍼 상의 칩을 들여다보며, 엑티브 셀 상에 형성된 일련의 패턴을 근거로하여 셀의 어드레스를 일일이 하나씩 헤아리는(카운팅:counting) 방법으로 불량이 발생한 셀의 위치를 파악한다.

이러한 종래의 어드레스 카운팅 방법을 첨부한 도1 및 도2를 참조하여 설명하면 아래와 같다.

도1은 웨이퍼 상에 형성된 엑티브 영역의 셀의 평면도와 이를 A-A'로 절단한 단면도이다. 여기서, 셀의 평면도는 전자 현미경 검사시에 나타나는 셀의 패턴 모양으로 도시하였다.

반도체 기판(9)에는 소스영역(1)과 드레인영역(2)이 형성되어 있으며, 양 측면부에는 PGI필드(Profiled Groove Isolation field)(3)가 형성되어있다. 기판(9) 상면에는 게이트 단자(4)와 1차 캐패시터 접속부(first storage contect: sc1)(5)과 비트라인 접속부(Bit Line Contect: BLC)(6)가 형성되어있다.

sc1(5) 위에는 점선으로 도시한 2차 캐태시터 접속부(sc2)(7)가 형성되고 그 위에 캐패시터(Cap.)(8)를 형성하고 있으나, 이를 제거(grinding)한 후 전자 현미경 검사(SEM)를 실시하게된다.

따라서, 도1에 도시된 평면도에서는 sc2(7)와 Cap.(8)를 제거한 상태의 엑티브 셀(10)을 도시하였다.

도2는 전자 현미경으로 본 웨이퍼에 형성된 셀들을 도시한 평면도이다. 여기서, 하변에 점선으로 도시된 영역은 X방향의 더미 영역(11)으로, 이 영역에는 더미 셀(Dummy Cell)들이 일렬로 형성되어 있다. 좌변에 점선으로 도시된 영역은 Y방향의 더미 영역(12)으로, 이 영역에는 더미 셀(Dummy Cell)들이 일렬로 형성되어 있다. 중심부에 형성된 나머지 셀들은 엑티브 셀(Active Cell)을 나타내고 있다. 또, 도면상에 "1,2,3,4,5,6…"(8진수)등으로 표시된 숫자는 X 또는 Y방향의 카운팅된 어드레스를 표시하고 있다.

종래의 어드레스 카운팅 방법은 도2에 "0,1,2,3,4,5,6,7,10,11,12…"(8진수)로 표시한 바와 같이, 검사자가 전자 현미경을 들여다보며 일일이 셀에 형성된 sc1(5)의 수를 헤아려서 그 셀의 어드레스값을 확인하게 된다.

따라서, 불량 셀의 정확한 위치를 파악하는 어드레스 카운팅 작업은 불량 분석을 위해 매우 중요한 작업임에도 불구하고, 검사자가 일일이 육안으로 하나씩 헤아리는 종래의 카운팅 방법은 매우 단조롭고 피곤한 작업으로, 효율적이지 못하고 작업에러가 발생할 소지가 많아 결과의 신뢰도가 낮아질 수 있는 단점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 엑티브 셀(Active Cell) 영역 주변에 형성된 종래의 더미 셀(Dummy Cell)에 임의의 패턴을 규칙적으로 형성하고, 이를 이용하여 셀의 어드레스를 용이하게 카운팅할 수 있도록 하는 보다 능률적인 어드레스 카운팅 방법을 제공하고자하는 것이 그 목적이다.

이와 같은 목적을 달성하고자하는 본 발명은 칩영역상의 엑티브 영역의 셀 주변에 평행 또는 수직하게 형성된 더미 영역의 셀에 임의의 패턴을 일정한 간격으로 규칙적으로 형성하여 이 임의의 패턴이 형성된 더미 영역의 셀을 카운팅하여 특정 엑티브 셀의 어드레스값을 확인하도록한 어드레스 카운팅 방법이다.

도 1 은 반도체 메모리 셀의 단면도 및 평면도.

도 2 는 종래기술에 따른 반도체 칩상에 형성된 셀들의 평면 예시도.

도 3 은 본 발명에 따른 반도체 칩상에 형성된 셀들의 평면 예시도.

* 도면의 주요 부분에 대한 부호의 설명 *

5. 1차 캐패시터 접속부(sc1) 6. 비트라인 접속부(BLC)

11. X방향의 더미 영역 12. Y방향의 더미 영역

상술한 목적을 이루고자 하는 본 발명을, 이하 구체적인 실시예를 도시한 도3을 참조하여 설명한다.

도3은 본 발명에 따른 칩영역의 셀들을 도시한 평면도이다. 여기서, 종래 기술과 상이한 점은 엑티브 셀(Active Cell) 영역 주변에 형성된 더미 셀(Dummy Cell)에 임의의 패턴을 규칙적으로 형성하고 있다는 점이다.

구체적으로, 하변에 위치한 X방향의 더미 영역(11)에 일렬로 형성된 더미 셀(Dummy Cell)에는 어드레스가 4씩 증가할 때 마다 서로 다른 두 가지 패턴을 반복적으로 형성하고 있다. 즉,"4"(8진수)로 표시된 네 번째 어드레스열에 해당하는 더미 셀은 sc1(5)을 하나 형성하고 "10"(8진수)으로 표시된 여덟 번째 어드레스열에 해당하는 더미 셀에는 sc1(5)을 두 개 형성한다. 이하, "14,24,34…"(8진수)등 으로 표시될 열 둘, 스물, 스물여덟…번째 어드레스열에 해당하는 더미 셀은 sc1(5)이 하나, "20,30,40,…"(8진수)등으로 표시될 열 여섯, 스물넷, 서른둘,…번째 어드레스열에 해당하는 더미 셀에는 sc1(5)이 두 개 형성된다.

그리고, 좌변에 위치한 Y방향의 더미 영역(12)에 일렬로 형성된 더미 셀(Dummy Cell)에는 어드레스가 4씩 증가할 때 마다 서로 다른 두 가지 패턴을 반복적으로 형성하고 있다. 즉, "4"로 표시된 네 번째 어드레스행에 해당하는 더미 셀과 "14,24,34…"(8진수)등으로 표시될 열 둘, 스물, 스물여덟…번째 어드레스행에 해당하는 더미 셀에는 sc1(5)을 두 개 형성시키고, "10"(8진수)로 표시된 여덟 번째 어드레스행에 해당하는 더미 셀과 "20,30,40…"(8진수)등으로 표시될 여덟,열 여섯, 스물넷…번째 어드레스행에 해당하는 더미 셀에는 sc1(5) 두 개와 BLC(6)을 형성시킨다.

더미 셀들의 패턴은 엑티브 셀들의 sc1(5)패턴과 BLC(6)패턴 형성시에 함께 형성시켜, 어드레스 카운팅 작업시 상술한 바와 같은 더미 패턴을 이용한다.

즉, X방향의 더미영역(11)의 셀에, 0번지부터 어드레스 간격이 8씩 증가할 때 마다 sc1(5)을 두 개 형성시킨 제1 패턴의 더미 셀이 반복되도록 형성하고, 4번지부터 어드레스 간격이 8씩 증가할 때 마다 sc1(5)을 한 개 형성시킨 제2 패턴의 더미 셀이 반복되도록 형성하며, Y방향의 더미영역(12)의 셀에는, 0번지부터 어드레스 간격이 8씩 증가할 때 마다 sc1(5)을 두 개와 BLC(6)을 형성시킨 제1 패턴의 더미 셀이 반복되도록 형성하고, 4번지부터 어드레스 간격이 8씩 증가할 때 마다 sc1(5)을 두 개 형성시킨 제2 패턴의 더미 셀이 반복되도록 형성하여, 이 제1 및 제2 패턴이 형성된 X 및 Y방향의 더미 영역(11,12)의 셀을 어드레스 인식수단으로 이용하므로써, 엑티브 셀에 형성된 sc1(5)을 일일이 하나씩 카운팅하여 특정 엑티브 셀의 어드레스값을 파악하는 대신, 특정 엑티브 셀의 어드레스행과 어드레스열에 해당하는 더미 영역의 셀의 패턴을 보고 용이하게 그 엑티브 셀의 어드레스값을 확인할 수 있다.

이상에서 설명한 바와 같이 본 발명에 의하면, 검사자가 일일이 육안으로 하나씩 헤아리는 종래의 카운팅 방법에 비해 보다 손쉽고 효율적으로 카운팅할 수 있어, 작업에러를 줄일 수 있으므로 신뢰도가 높은 검사결과를 능률적으로 얻을 수 있다.

Claims (2)

1. 전자 현미경을 통한 반도체 메모리의 불량분석시 특정 엑티브 셀의 어드레스값을 확인하기위한 어드레스 카운팅 방법에 있어서,

   엑티브 셀 영역 주변에 평행 또는 수직하게 형성된 더미 영역의 셀에 일정한 어드레스 간격의 더미 셀마다 동일한 임의의 패턴을 형성시키고,

   상기 임의의 패턴이 형성된 더미 영역의 셀을 어드레스 인식수단으로 이용하여 특정 엑티브 셀의 어드레스값을 확인하는 것이 특징인 어드레스 카운팅 방법.
2. 청구항 1에 있어서,

   상기 더미 영역의 셀에 일정한 어드레스 간격의 더미 셀마다 동일한 임의의 패턴을 형성시키는 방법은,

   0번지의 더미 셀부터 어드레스 간격이 8씩 증가하는 곳에 위치한 더미 셀마다 임의의 제1 패턴을 형성시키고, 4번지의 더미 셀부터 어드레스 간격이 8씩 증가하는 곳에 위치한 더미 셀마다 임의의 제2 패턴을 형성시켜,, 상기 제1 및 제2 패턴이 형성된 더미 영역의 셀을 어드레스 인식수단으로 이용하여 특정 엑티브 셀의 어드레스값을 확인하는 것이 특징인 어드레스 카운팅 방법.