KR100398590B1 - 박막트랜지스터 액정표시장치의 제조방법 - Google Patents
박막트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100398590B1 KR100398590B1 KR10-2001-0026911A KR20010026911A KR100398590B1 KR 100398590 B1 KR100398590 B1 KR 100398590B1 KR 20010026911 A KR20010026911 A KR 20010026911A KR 100398590 B1 KR100398590 B1 KR 100398590B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- display device
- thin film
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 57
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 17
- 238000004381 surface treatment Methods 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 16
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 6
- 239000000203 mixture Substances 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052738 indium Inorganic materials 0.000 abstract description 20
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 20
- 230000003287 optical effect Effects 0.000 abstract description 6
- 238000001556 precipitation Methods 0.000 abstract description 6
- -1 oxygen ions Chemical class 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 기판상에 1차 화소전극과 게이트 절연막을 형성하는 단계를 포함하는 박막트랜지스터 액정표시장치의 제조방법에 있어서, 상기 1차 화소전극 상면에 플라즈마 표면처리하여 상기 1차 화소전극과 게이트 절연막의 계면에 질소보호막을 형성하는 것으로, 1차 화소전극과 게이트 절연막의 계면에서 인듐 및 주석의 석출현상을 방지하여 우수한 전기적 특성과 광학적 특성 등을 가지는 박막트랜지스터 액정표시장치를 제조할 수 있는 것이다.
Description
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 1차 화소전극과 게이트 절연막의 계면에 질소보호막을 형성시켜 계면에서의 인듐 및 주석의 석출현상을 방지하여 우수한 전기적 특성과 광학적 특성 등을 실현할 수 있는 박막트랜지스터 액정표시장치의 제조방법에 관한 것이다.
일반적으로 액정표시장치(LIQUID CRYSTAL DISPLAY: 이하, LCD)는 경량, 박형 및 저소비전력등의 특성을 갖기 때문에 음극선관(CRT: CATHODE RAY TUBE)을 대신하여 각종 정보기기의 단말기 또는 비디오기기등에 사용되고 있다. 특히, 스위칭 소자로서 박막트랜지스터(THIN FILM TRANSISTOR: 이하, TFT)가 구비된 TFT-LCD는 응답특성이 우수하고 고화소수에 적합하기 때문에 고화질 및 대형표시장치를 실현할 수 있는 것이다.
도 1 내지 3은 종래 기술에 따른 박막트랜지스터 액정표시장치의 제조방법중 일부를 개략적으로 나타내는 각 공정별 도면이다.
종래 기술에 따른 박막트랜지스터는, 먼저 도 1의 (A)에 도시된 바와 같이, 기판(100)상에 1차 화소전극(102)을 형성한다. 여기서, 도 1의 (A)에 있어서, Ⅰ-Ⅰ'선의 단면을 도시한 것이 도 1의 B에 도시되어 있다.
그 다음, 도 2에 도시된 바와 같이, 상기 1차 화소전극(102)이 형성된 기판(100)상의 일정부분에 게이트(101)를 형성한다. 그런 다음, 도 3의 (A)에 도시된 바와 같이, 상기 1차 화소전극(102)이 형성된 기판(100)상에 게이트 절연막(104), 채널층(106) 및 오믹층(108)을 형성하는 데, 특히 상기 채널층(106) 및 오믹층(108)은 마스크를 사용하여 일정한 패턴을 갖게끔 한다. 여기서, 도 3의(B)는 상기 일정한 패턴을 갖는 채널층과 오믹층(112)이 형성된 기판(100)의 평면을 도시한 것인데, 이때 Ⅱ-Ⅱ'선의 단면을 나타내는 것이 도 3의 (C)이다.
그 다음, 도면에는 도시되지 않았지만, 상기 기판상에 소오스/드레인, 패시베이션막 및 2차 화소전극을 계속하여 형성하게 되면 박막트랜지스터 액정표시장치, 구체적으로는 하부기판이 완성된다.
그러나, 종래 기술에 따른 박막트랜지스터 액정표시장치에 있어서는 1차 화소전극과 게이트 절연막이 직접적으로 접촉되므로 다음과 같은 문제점이 있다.
상기 1차 화소전극으로는 ITO(INDIUM TIN OXIDE)를 사용하고, 게이트 절연막으로는 실리콘질화물인 SiNx를 사용하여 플라즈마를 이용하여 형성하는데, 상기 게이트 절연막을 증착할 때는 SiH4, NH3및 N2로 구성되는 공급가스를 사용한다. 그 결과, 상기 공급가스들 중 수소를 포함하는 가스들로부터 플라즈마내에서 이온화된 수소가 상기 ITO와의 계면에 존재하는 많은 산소와 결합하여 가스상태의 H2O를 형성하게 된다.
따라서, 상기 ITO표면에 존재하는 산소이온들의 급격한 감소에 따른 ITO표면의 인듐(In), 주석(Sn) 및 산소(O) 사이의 화학양론적인 평형이 깨어짐으로 해서 국부적으로 과포화된 인듐(In) 또는 주석(Sn)이 상기 ITO와 SiNx의 계면에 석출되는 현상이 발생하게 된다. 이러한 인듐(In) 또는 주석(Sn)의 석출현상은 액정표시장치의 전기적 특성, 광학적 특성 등에 부정적인 영향을 끼치게 된다.
도 4는 위와 같이 ITO와 SiNx의 계면에서 인듐 또는 주석이 석출된 현상을 보여주는 것으로서, 도 4의 (A)는 광학현미경 사진으로서 화살표로 표시된 부분의 점들이 인듐 또는 주석 석출물이며, 도 4의 (B)는 게이트 절연막(SiNx)과 1차 화소전극(ITO)의 계면에서 석출되어 상기 게이트 절연막인 SiNx막(104) 표면에 존재하는 인듐 또는 주석을 나타내는 평면의 주사전자현미경 사진이고, 도 4의 (C)는 석출된 인듐 또는 주석에 의하여 표면의 굴곡이 심한 게이트 절연막(SiNx)을 나타내는 단면의 주사전자현미경 사진이다.
이때, SiNx의 증착시 사용되는 가스인 SiH4가스의 양을 감소시켜 플라즈마내에서 이온화되는 수소의 양을 줄임으로써 석출현상 문제를 어느 정도 해결할 수 있다. 그러나, 이러한 경우는 SiNx막 내부의 수소농도 감소에 따른 댕글링 결합 밀도(DANGLING BOND DENSITY)의 증가 및 실리콘과잉(Si-rich) SiNx가 되면서 가지는 큰 문턱전압전이(THRESHOLD VOLTAGE SHIFT), SiNx와 비정질실리콘(채널층) 사이의 기계적 응력 불일치(MECHANICAL STRESS MISMATCH) 등의 문제점이 발생한다.
이에 본 발명에 따른 액정표시장치의 제조방법은 종래 기술의 문제점을 해결하고자 안출된 것으로, 본 발명의 목적은 1차 화소전극과 게이트 절연막의 계면에 질소보호막을 형성시켜 계면에서의 인듐 및 주석의 석출현상을 방지하여 우수한 전기적 특성과 광학적 특성 등을 가지는 박막트랜지스터 액정표시장치의 제조방법을 제공함에 있다.
도 1 내지 3은 종래 기술에 따른 박막트랜지스터 액정표시장치의 제조방법을 나타내는 공정별 도면.
도 4는 인듐 또는 주석의 석출 현상을 나타내는 현미경 사진.
도 5 내지 7은 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 나타내는 공정별 도면.
도 8은 플라즈마 표면처리를 행한 시편의 현미경 사진.
도 9는 SiNx의 증착조건을 달리하여 증착한 후의 현미경 사진.
* 도면의 주요부분에 대한 부호의 설명 *
200; 기판 201; 게이트
202; 1차 화소전극 203; 질소보호막
204; 게이트 절연막 206; 채널층
208; 오믹층 212; 활성층
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정표시장치의제조방법은, 기판상에 1차 화소전극과 게이트 절연막을 형성하는 단계를 포함하는 박막트랜지스터 액정표시장치의 제조방법에 있어서, 상기 1차 화소전극 상면에 플라즈마 표면처리하여 상기 1차 화소전극과 게이트 절연막의 계면에 질소보호막을 형성하는 것을 특징으로 한다.
이하, 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 5 내지 7은 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 나타내는 공정별 도면이고, 도 8은 플라즈마 표면처리를 행한 시편의 현미경 사진이고, 도 9는 SiNx의 증착조건을 달리하여 증착한 후의 현미경 사진이다.
본 발명에 따른 액정표시장치의 제조방법은, 먼저, 도 5의 (A)에 도시된 바와 같이, 기판(200)상에 1차 화소전극(202)을 형성한다. 상기 1차 화소전극(202)으로는 ITO(INDIUM TIN OXIDE; 인듐주석산화물) 또는 IZO(INDIUM ZINC OXIDE; 인듐아연산화물)로 구성하며, 상기 ITO는 결정질 또는 비정질 ITO이다. 또한, 상기 1차 화소전극(202)은 100 내지 2,000 Å의 두께로 증착하는 것이 바람직하며, 그 증착온도는 섭씨 230도 이하인 것이 바람직하다.
이때, 상기 1차 화소전극(202)상에는 플라즈마 표면처리가 더 포함된다. 상기 플라즈마 표면처리는, 도 5의 (B)에 도시된 바와 같이, 상기 1차 화소전극(202)상에 질소보호막(203; NITROGEN PASSIVATED LAYER)을 형성하기 위한 것으로 여기에 사용되는 가스로는 N2또는 N2O 가 있다.
상기 질소보호막(203)은 하기 게이트 절연막(201)에 고용되어 있는 수소와상기 1차 화소전극(202)에 포함된 산소의 반응을 억제하는 역할을 수행하기 위한 것으로, 즉 상기 1차 화소전극(202) 표면의 산소농도의 감소로 인한 상기 1차 화소전극(202)으로부터의 인듐 또는 주석의 석출을 방지하는 것이다.
여기서, 상기 질소보호막(203)은 다음과 같은 메카니즘에 의해 형성된다. 상기 N2또는 N2O를 사용한 플라즈마내에서 하나의 질소분자는 두 개의 질소이온으로 분해된다. 이렇게 분해된 다수의 질소이온은 상기 1차 화소전극(202), 즉 ITO막 표면에 존재하는 무수한 산소 댕글링 결합(DANGLING BOND)과 결합하여 상기 ITO막 표면에 질소과잉(NITROGEN-RICH) 영역, 즉 질소보호막(203; NITROGEN PASSIVATED LAYER)을 구성하게 되는 것이다.
한편, 상기 플라즈마 표면처리에 있어서, 더욱 효과적인 공정진행을 위하여 상기 N2또는 N2O 가스외에 헬륨이나 아르곤 등의 0족 기체를 포함하는 것이 바람직하며, 상기 혼합되는 0족 기체의 중량비는 0 내지 50% 범위내로 한다. 여기서, 도 5의 (B)는 도 5의 (A)에 도시된 Ⅲ-Ⅲ'선의 단면을 도시한 것이다.
그 다음, 도 6에 도시된 바와 같이, 상기 기판(200)상에 게이트(201)를 형성한 다음, 도 7의 (A)에 도시된 바와 같이, 상기 1차 화소전극(202)을 포함하여 기판(200) 전면상에 게이트 절연막(204), 채널층(206) 및 오믹층(208)을 형성한다. 이때, 상기 게이트 절연막(204)은 상기 1차 화소전극(202)과 직접 접촉되며 실리콘계열 물질인 SiNx 또는 SiOxNy에서 선택된 단일막으로 형성되거나, 또는 SiNx 및 SiOxNy로 구성된 이중막으로 형성한다.
여기서, 상기 게이트 절연막(204)으로 SiNx를 사용하여 증착하는 경우에 사용되는 공급가스는 SiH4, NH3및 N2로 구성되는 혼합가스, SiH4, NH3및 H2로 구성되는 혼합가스, 또는 SiH4, NH3및 N2-H2로 구성되는 혼합가스에서 선택된다.
한편, 상기 게이트 절연막(204)으로 SiOxNy를 사용하여 증착하는 경우에 사용되는 공급가스는 SiH4, N2및 N2O로 구성된 혼합가스이다.
상기 공급가스에 있어서, 상기 SiH4는 200 sccm(standard cubic centimeter per minute) 이하로 공급하고, 상기 NH3는 1,000 sccm 이하로 공급하며, 상기 H2는 3,000 sccm 이하로 공급한다. 한편, 상기 게이트 절연막(204)은 섭씨 350도 이하에서 약 3,500 Å의 두께로 증착한다. 또한, SiNx 및 SiOxNy의 이중막으로 게이트 절연막(204)을 구성할 때는 SiNx를 상부막으로 하고 SiOxNy를 하부막으로 구성한다.
여기서, 상기 공급가스로부터 생성되는 수소이온은 상기 질소보호막(203)에 의해 상기 1차 화소전극(202)에 포함된 산소이온과 결합하지 못하게 된다. 이와 같이, 산소이온과 결합을 하지 못하는 수소이온은 상기 질소보호막(203)상의 질소이온과 결합하여 NH3가스를 형성하거나, 또는 두 개의 산소이온이 결합하여 H2가스를 형성하게 된다. 결과적으로, 상기 수소이온은 상기 게이트 절연막(204) 표면에서 분리되거나 N-H 결합을 이루고, 일부 수소이온은 상기 게이트 절연막(204)내에서 Si-N 결합하고 남은 Si-와 N-의 불완전 결합(BROKEN BOND)의 생성을 막아주는 역할을 한다.
도 8의 (A)는 본 발명에 따른 액정표시장치의 제조방법중 플라즈마 표면처리와 게이트 절연막 형성단계까지만 진행된 시편의 광학현미경 사진으로서 상기 게이트 절연막(204) 표면에 인듐 또는 주석이 석출되어 보이는 현상이 없다. 그리고, 도 8의 (B)는 상기 기판 또는 ITO상의 SiNx막 표면에 인듐 또는 주석이 석출되지 아니한 것을 나타내는 평면의 주사전자현미경 사진이고, 도 8의 (C)는 인듐 또는 주석이 석출되지 않아 표면의 굴곡이 매우 감소된 SiNx막을 나타내는 단면의 주사전자현미경 사진이다.
도 9는 기판상에 1차 화소전극인 ITO막을 형성한 후, 게이트 절연막인 SiNx막의 증착시 조건을 달리한 시편에 대한 단면의 주사전자현미경 사진으로서, 도 9의 (A)는 인듐 또는 주석이 석출되는 조건, 도 9의 (B)는 인듐 또는 주석이 석출되지 않는 조건, 도 9의 (C)는 플라즈마 표면처리후 인듐 또는 주석이 석출되는 조건으로 상기 SiNx막을 약 200Å정도 증착했을 때의 사진이다.
여기서, 도 9의 (A)는 도 9의 (B) 및 (C)와 달리 ITO막(202)은 인듐 또는 주석이 석출됨으로 인하여 그 두께가 1/2 정도 감소됨을 보여주고 있고, 또한 그 표면의 거칠기 정도도 매우 크다는 것도 보여주고 있다. 이와 달리, 도 9의 (C)는 도 9의 (B)와 매우 유사하게 기판(200)상의 ITO(202)의 단면을 보여주고 있다. 즉, 게이트 절연막인 SiNx막 형성전에 플라즈마 표면처리를 행하므로써 ITO와 SiNx의 계면에서 일어나는 인듐 또는 주석의 석출을 방지할 수 있는 것이다.
상기 게이트 절연막(204)상의 채널층(206)과 오믹층(208)은, 도 7의 (B) 및 (C)에 도시된 바와 같이, 일정한 형태로 패터닝되어 일정한 형태(212)로 형성된다.여기서, 도 7의 (C)는 도 7의 (B)의 Ⅳ-Ⅳ'선의 단면이다.
그 다음, 도면에는 도시되지 않았지만, 상기 기판(200)상에 소오스/드레인, 패시베이션막 및 2차 화소전극을 형성하면 박막트랜지스터 액정표시장치의 하부 박막트랜지스터 어레이 기판을 완성하게 된다.
한편, 상기 패시베이션막은 실리콘질화물 SiNx으로 구성하고 상기 2차 화소전극은 ITO로 구성하므로, 상기 SiNx와 ITO의 계면에 대해서도 본 발명에 따른 질소보호막 형성공정을 응용할 수 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법에 있어서는 1차 화소전극과 게이트 절연막의 계면에서의 인듐 및 주석의 석출현상을 방지하여 우수한 전기적 특성과 광학적 특성 등을 가지는 박막트랜지스터 액정표시장치를 제조할 수 있다.
Claims (19)
- 기판상에 1차 화소전극과 게이트 절연막을 형성하는 단계를 포함하는 박막트랜지스터 액정표시장치의 제조방법에 있어서,상기 1차 화소전극 상면에 플라즈마 표면처리하여 상기 1차 화소전극과 게이트 절연막의 계면에 질소보호막을 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1항에 있어서,상기 플라즈마 표면처리는 N2또는 N2O 가스를 사용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 2항에 있어서,상기 플라즈마 표면처리는 N2와 0족 기체를 혼합한 가스를 사용하거나, 또는 N2O 와 0족 기체를 사용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 3항에 있어서,상기 0족 기체의 중량비는 0 내지 50 % 인 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1항에 있어서,상기 1차 화소전극은 ITO 또는 IZO에서 선택하여 형성하는것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 5항에 있어서,상기 ITO는 결정질 또는 비정질 ITO인 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 5항에 있어서,상기 ITO 또는 IZO는 100 내지 2,000 Å 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 7항에 있어서,상기 ITO 또는 IZO는 섭씨 230도 이하에서 증착하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1항에 있어서,상기 게이트 절연막은 SiNx 또는 SiOxNy에서 선택된 단일막, 또는 SiNx 및SiOxNy로 구성된 이중막으로 구성하되 상기 1차 화소전극과 직접적으로 접촉되도록 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 9항에 있어서,상기 SiNx는 SiH4, NH3및 N2로 구성되는 공급가스를 사용하여 증착하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 9항에 있어서,상기 SiNx는 SiH4, NH3및 H2로 구성되는 공급가스를 사용하여 증착하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 9항에 있어서,상기 SiNx는 SiH4, NH3및 N2-H2로 구성되는 공급가스를 사용하여 증착하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 9항에 있어서,상기 SiOxNy는 SiH4, N2및 N2O로 구성되는 공급가스를 사용하여 증착하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 10항 내지 제 13항중 어느 한 항에 있어서,상기 SiH4는 200 sccm 이하로 공급하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 10항 내지 제 12항중 어느 한 항에 있어서,상기 NH3는 1,000 sccm 이하로 공급하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 11항에 있어서,상기 H2는 3,000 sccm 이하로 공급하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 9항에 있어서,상기 SiNx 또는 SiOxNy는 섭씨 350도 이하에서 증착하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 9항에 있어서,상기 SiNx 또는 SiOxNy에서 선택된 단일막, 또는 SiNx 및 SiOxNy로 구성된 이중막은 3,500 Å 이상의 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 18항에 있어서,상기 SiNx 및 SiOxNy로 구성된 이중막은, SiNx은 상부막으로 SiOxNy은 하부막으로 구성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0026911A KR100398590B1 (ko) | 2001-05-17 | 2001-05-17 | 박막트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0026911A KR100398590B1 (ko) | 2001-05-17 | 2001-05-17 | 박막트랜지스터 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020088454A KR20020088454A (ko) | 2002-11-29 |
| KR100398590B1 true KR100398590B1 (ko) | 2003-09-19 |
Family
ID=27705228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0026911A KR100398590B1 (ko) | 2001-05-17 | 2001-05-17 | 박막트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100398590B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7527992B2 (en) | 2004-10-26 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808790B1 (ko) | 2003-05-23 | 2008-03-03 | 주식회사 엘지화학 | 질소 플라즈마 처리된 ｉｔｏ 필름 및 이를 양극으로사용한 유기 발광 소자 |
| KR101222986B1 (ko) * | 2006-12-28 | 2013-01-17 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635003A (ja) * | 1992-07-21 | 1994-02-10 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JPH07244277A (ja) * | 1994-03-07 | 1995-09-19 | Oki Electric Ind Co Ltd | 窒化保護膜、それを用いた液晶ディスプレイおよび窒化保護膜の形成方法 |
| KR20000040114A (ko) * | 1998-12-17 | 2000-07-05 | 김영환 | Tft-lcd |
| KR20010002981A (ko) * | 1999-06-19 | 2001-01-15 | 구본준 | 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법 |
-
2001
- 2001-05-17 KR KR10-2001-0026911A patent/KR100398590B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635003A (ja) * | 1992-07-21 | 1994-02-10 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JPH07244277A (ja) * | 1994-03-07 | 1995-09-19 | Oki Electric Ind Co Ltd | 窒化保護膜、それを用いた液晶ディスプレイおよび窒化保護膜の形成方法 |
| KR20000040114A (ko) * | 1998-12-17 | 2000-07-05 | 김영환 | Tft-lcd |
| KR20010002981A (ko) * | 1999-06-19 | 2001-01-15 | 구본준 | 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7527992B2 (en) | 2004-10-26 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8207534B2 (en) | 2004-10-26 | 2012-06-26 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8288771B2 (en) | 2004-10-26 | 2012-10-16 | Samsung Electonics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8455277B2 (en) | 2004-10-26 | 2013-06-04 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020088454A (ko) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466617A (en) | Manufacturing electronic devices comprising TFTs and MIMs | |
| KR101158896B1 (ko) | 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널 | |
| KR100601374B1 (ko) | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 | |
| US6878967B2 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| CN101770121B (zh) | Tft-lcd阵列基板及其制造方法 | |
| KR100338125B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US20090023254A1 (en) | Method of forming inorganic insulating layer and method of fabricating array substrate for display device using the same | |
| CN101770124A (zh) | Tft-lcd阵列基板及其制造方法 | |
| US6773969B2 (en) | Method of forming a thin film transistor | |
| KR100398590B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPS61244068A (ja) | 薄膜トランジスタ | |
| JPH05335335A (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| KR100490041B1 (ko) | 액정표시장치용박막트랜지스터및제조방법 | |
| CN111668102B (zh) | 薄膜晶体管的制备方法、显示面板及显示装置 | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| KR100701657B1 (ko) | 액정표시소자 패널의 제조방법 | |
| KR20100021885A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JPH02150067A (ja) | 薄膜半導体装置 | |
| KR100761072B1 (ko) | 평판표시장치와 그 제조방법 | |
| KR100279265B1 (ko) | 박막 트랜지스터 액정표시소자의 보호막 형성방법 | |
| KR100641627B1 (ko) | 비정질 박막트랜지스터 및 그 제조방법 | |
| KR100507273B1 (ko) | 프린지필드구동 액정표시장치의 제조방법 | |
| KR100237004B1 (ko) | 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120807 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150817 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190827 Year of fee payment: 17 |