KR100397644B1 - 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법 - Google Patents

에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법 Download PDF

Info

Publication number
KR100397644B1
KR100397644B1 KR10-2000-0085776A KR20000085776A KR100397644B1 KR 100397644 B1 KR100397644 B1 KR 100397644B1 KR 20000085776 A KR20000085776 A KR 20000085776A KR 100397644 B1 KR100397644 B1 KR 100397644B1
Authority
KR
South Korea
Prior art keywords
signal
frame
ahead
stm
individual
Prior art date
Application number
KR10-2000-0085776A
Other languages
English (en)
Other versions
KR20020056422A (ko
Inventor
전기용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0085776A priority Critical patent/KR100397644B1/ko
Publication of KR20020056422A publication Critical patent/KR20020056422A/ko
Application granted granted Critical
Publication of KR100397644B1 publication Critical patent/KR100397644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/422—Synchronisation for ring networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0073—Services, e.g. multimedia, GOS, QOS
    • H04J2203/0082—Interaction of SDH with non-ATM protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 각각의 개별 채널로부터 데이터를 상위계위장치로 매핑시키는 개별 매핑장치블록과, 이 개별 매핑장치블록들을 멀티플렉싱할 수 있는 제어신호들을 생성하는 STM-1 프레임 카운터와, 이 STM-1 프레임 카운터의 프레임비포 8신호와 멀티플레임 어드레스신호에 따라 stuff-bit 처리를 위한 CO/C1값을 결정하여 각각의 개별 매핑장치블록을 제어하는 통합 C0/C1 콘트롤블록과, 상기 STM-1 프레임 카운터로부터 입력된 VC 어드레스신호에 따라 개별 매핑장치블록을 순차적으로 멀티플렉싱하는 채널MUX 블록으로 이루어진 SDH방식의 VC 매핑시스템을 제공한다.
상기와 같은 본 발명은 개별 매핑장치블록내에 각각 구비되어 있던 C0/C1 콘트롤블럭을 하나의 제어블록내에 통합시키면서 내부로직을 안락화하여 웨이팅 타임지터를 감소시키도록 하는 알고리즘을 구현하였다.

Description

에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법{VC mapping system of the SDH TYPE and controlling method therefore}
본 발명은 SDH방식의 VC 매핑시스템 및 그 제어방법에 관한 것으로, 특히 개별 매핑장치블록내에 각각 구비되어 있던 C0/C1 콘트롤블럭을 하나의 제어블록내에 통합시켜 웨이팅 타임지터를 감소시켜줌으로써, VC 매핑시스템의 내부 로직회로를 간략화시킬 수 있으므로 그에 따라 VC 매핑시스템의 제조비용을 상당히 저감시킬 수 있는 SDH방식의 VC 매핑시스템 및 그 제어방법에 관한 것이다.
일반적으로 전송기술은 1910년대 나선 반송으로 시작하여 아날로그 전송기술로 그리고 디지털 전송기술의 형태로 발전되어 왔으며, 후에 이러한 디지털 전송기술은 1960년대 1.544 Mbps 전송속도를 갖는 T1 채널 뱅크의 개발을 효시로 발전하였다. 더욱이, 상기 디지털 전송방식은 광케이블을 전송매체로 사용하는 광전송 방식으로 발전하고 있는데, 점대점 형태의 광통신이 광 통신망의 형태로 진화해 나가면서 광대역 종합정보통신망(B-ISDN)의 표준화의 결과로 생긴 것이 곧 동기식 전송방식이라 할 수 있다.
여기서, 상기 광통신 시스템들에 의한 망의 구축을 가능하게 하기 위하여 동기식 광 통신망(SONET: synchronous optical network) 접속 표준을 만들던 중, 이를 B-ISDN의 망 노드 접면(NNI:network node interface) 표준으로도 사용할 수 있도록 일반화시킨 것이 동기식 디지털 계위(SDH:synchronous digital hierarchy)이고, 이 동기식 디지털 계위에 의거한 전송방식이 동기식 전송방식이다. 특히, 유사 동기식 디지털 계위신호들을 구성하여 기저대역을 통해서 이를 전송하던 기존의 통신방식을 디지털 전송방식이라고 한 것에 비해서, 상기 동기식 디지털 계위 신호들을 구성하고 전송하는 새로운 전송방식을 동기식 전송방식이라한다.
따라서, 상기 동기식 다중화 과정을 통해서 기존의 DS-1 ~ DS-4 계위신호들을 STM-n신호로 다중화시키고 동기식 분기 결합기능을 갖는 ADM 장치나 동기식 교차 연결 기능을 갖는 DACS 장치등을 통해서 재구성하고, 동기식 광 통신망을 통해서 전송하고 재생하는 일련의 동기식 처리 과정을 통틀어서 동기식 전송방식이라고 할 수 있다.
그러면, 상기와 같은 SDH 방식을 사용하는 VC( virtual container) 매핑시스템을 도 1을 참고로 살펴보면, 각각의 개별 라인으로부터 데이터를 리딩(reading)하는 개별 매핑장치블록(70A-N)과, 이 개별 매핑장치블록(70A-N)들을 멀티플렉싱할 수 있는 제어신호들을 생성하는 STM-1 프레임 카운터(71)와, 이 STM-1 프레임 카운터(71)로부터 입력된 VC 어드레스신호에 따라 개별 매핑장치블록(70A-N)을 순차적으로 멀티플렉싱하여 STM-1 전송장치(도시 안됨)로 전송하는 채널MUX 블록(72)으로 이루어진다.
여기서, 상기와 같은 종래 VC 매핑시스템에는 각각의 모드별로 개별 매핑장치블록(70A-N)들이 구성되는데, 예컨대, T1 모드 일경우는 84개, E1 모드는 63개가 각각 형성될 수 있다.
그러면, 상기와 같이 VC 매핑시스템내에서 모드 채널별로 다수개 형성되는 개별 매핑장치블록중 일례는 입력된 라이트 클럭신호(wck)에 따라 라이트 어드레스(wad)를 생성하는 라이트 어드레스 생성기(73)와, 상기 개별 가입자라인으로부터 라이트 데이터(wdt)라인을 통해 데이터를 읽어 저장하는 엘라스틱 버퍼(74,elastic buffer; 이하 ELB라함)와, 이 ELB(74)에 리드 어드레스(rad)신호를 공급하는 리드 어드레스 생성기(75)와, 상기 ELB(74)로부터 출력되는 직렬의 데이터를 병렬로 출력하는 S(serial)/P(parallel) 변환기(76)와, 이 S/P 변환기(76)를 통해 전송되는 데이터를 수신하여 상기 채널MUX 블록(72)으로 전송하는 VC 매핑 제어블록(77)과, 상기 STM-1 프레임 카운터(71)로부터 v1en라인을 통해 제공된 v1 기간동안(TU-11/12/2) 라이트 어드레스 생성기(73)의 wad신호와 상기 리드 어드레스 생성기(75)의 rad신호의 차신호를 비교하여 stuff-bit(s0/s1)의 처리여부를 결정하는 제어신호를 C0/C1라인으로 상기 VC 매핑 제어블록(77)으로 출력하는 CO/C1 콘트롤블록(78)으로 이루어진다.
한편, 상기와 같은 종래 VC 매핑시스템의 동작을 살펴보면, 먼저 STM-1 프레임 카운터(71)의 lmode단에는 해당 모드가 선택되는데, 예컨대, T1 혹은 E1 모드가 설정된다. 그리고, 상기 VC 매핑시스템이 처음 셋업되면 각각의 개별 매핑장치블록(70A-N)들에는 각종 클럭신호가 입력되는데, 예를들어 wck, rck 등이 공급된다. 또한, 상기 각각의 개별 매핑장치블록(70A-N)의 라이트 어드레스 생성기(73)와 리드 어드레스 생성기(75)가 wad신호와 rad신호를 각각 생성하여 ELB(74)로 입력시킨다. 이때 상기 각 개별 매핑장치블록(70A-N)의 CO/C1 콘트롤블록(78)이 라이트 어드레스 생성기(73)와 리드 어드레스 생성기(75)로부터 wad신호와 rad신호를 읽어들여 그 차신호에 따라 stuff-bit(s0/s1)의 처리여부를 결정하는 제어신호를 C0/C1라인를 통해 VC 매핑제어블록(77)으로 입력시킨다.
이때, 상기 C0/C1의 신호는 stuff를 위해 "00","01","10","11"을 가질수 있는데, 예컨대, 상기 VC 매핑제어블록(77)은 상기 CO/C1의 값이 "00"이면 2비트를, "01","10"이면 1비트를, "11"은 0비트를 VC1X포맷의 S0/S1에 반영한다.
따라서, 상기 과정에 의해 각각의 개별 매핑장치블록(70A-N)들이 동작되는 중에 상기 STM-1 프레임 카운터(71)는 상기 각 개별 매핑장치블록(70A-N)의 C0/C1 콘트롤블록(78)에 v1 인네이블신호(v1en)를 입력시키고 VCaddr라인을 통해 VC 어드레스신호를 채널MUX 블록(72)으로 입력시킨다. 그러면, 이 채널MUX 블록(72)은 상기 STM-1 프레임 카운터(71)의 VCaddr신호에 따라 T1일 경우 84개의 개별 매핑장치블록(70A-N)중에서 어느 하나를 선택하여 멀티플렉싱시키게 되는데, 예컨대, 상기 첫 번째 개별 매핑장치블록(70A)이 선택되었을 경우 채널MUX 블록(72)은 이 첫 번째 개별 매핑장치블록(70A)으로부터 데이터를 읽어 다음단의 STM-1 전송장치로 전송한다.
따라서, 상기 과정에서와 같이 상기 채널MUX 블록(72)은 STM-1 프레임 카운터(71)로부터 입력되는 VCaddr신호에 따라 순차적으로 개별 매핑장치블록(70A)을 선택하여 통상의 데이터 멀티플렉싱을 실행한다.
그러나, 상기와 같은 종래 VC 매핑시스템은 개별 매핑장치블록(70A-N)마다 stuff를 결정하기위해 웨이팅 타임 지터를 감소시키기 위한 CO/C1콘트롤블록(78)이 각각 별개로 구비되어야 하기 때문에 VC 매핑시스템의 구현을 위한 복잡도가 상당히 증가하게 한다는 결점이 있었다.
이에 본 발명은 상기와 같은 제반 문제점을 해결하기 위해 발명된 것으로, 개별 매핑장치블록내에 각각 구비되어 있던 C0/C1 콘트롤블럭을 하나의 제어블록내에 통합시키므로써, VC 매핑시스템의 내부 로직회로를 간략화시킬 수 있으므로 그에 따라 VC 매핑시스템의 제조비용을 상당히 저감시킬 수 있는 SDH방식의 VC 매핑시스템 및 그 제어방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 채널 MUX블록이 모드별로 시분할된 웨이팅 타임 지터 감소 알고리즘을 사용하여 매핑장치블록을 구현함으로써 웨이팅 타임 지터를 상당히 격감시킬 수 있는 SDH방식의 VC 매핑시스템 및 그 제어방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 각각의 개별 채널로부터 데이터를 리딩하여 상위계위장치로 출력시키는 개별 매핑장치블록과, 이 개별 매핑장치블록들을 멀티플렉싱할 수 있는 제어신호들을 생성하는 STM-1 프레임 카운터와, 이 STM-1 프레임 카운터의 프레임비포 8신호와 멀티플레임 어드레스신호에 따라 stuff-bit 처리를 위한 CO/C1값을 결정하는 통합 C0/C1 콘트롤블록과, 상기 STM-1 프레임 카운터로부터 입력된 VC 어드레스신호에 따라 개별 매핑장치블록을 순차적으로 멀티플렉싱하는 채널MUX 블록으로 이루어진 SDH방식의 VC 매핑시스템을 제공한다.
본 발명의 또다른 특징은 시스템 클럭을 웨이팅 타임 지터를 감소시키기위해 1/3 UI방식를 구현하기 위한 프레임펄스신호를 생성하는 모드별 프레임펄스생성단계와, 이 모드별 프레임펄스생성단계에 의해 생성된 프레임펄스로부터 비포어드레스를 생성하는 비포어드레스신호 생성단계와, 이 비포어드레스신호 생성단계에 의해 생성된 비포어드레스신호를 라인모드에 따라 다중화시켜 임의의 채널을 선택하고 그 선택된 채널의 라이트 어드레스신호와 리드 어드레스신호로부터 C0/C1을 결정하여 실제 VC 데이터를 멀티플렉싱하는 데이터 멀티플렉싱단계로 이루어진 SDH방식의 VC 매핑시스템의 제어방법을 제공한다.
도 1은 종래 SDH방식의 VC 매핑시스템을 설명하는 블록도.
도 2는 본 발명의 VC 매핑시스템을 설명하는 블록도.
도 3은 본 발명의 통합 CO/C1 콘트롤블록을 설명하는 블록도.
도 4는 본 발명의 플로우차트.
도 5의 (a)-(f)는 본 발명의 프레임펄스신호를 설명하는 파형도.
도 6의 (a)-(b)는 본 발명의 C0/C1신호를 설명하는 파형도.
<부호의 상세한 설명>
1A-N : 개별 매핑장치블록 2 : STM-1 프레임 카운터
3 : 통합 C0/C1 콘트롤블록 4 : 채널MUX 블록
5 : CO신호 생성기 6 : 프레임펄스 생성기
7 : 비포어드레스 생성기 8 : MUX
9 : C1신호 생성기 10: 라이트 어드레스 생성기
11: ELB 12: 리드 어드레스 생성기
13: S/P 변환기 14: VC 매핑 제어블록
이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.
본 발명 장치는 도 2에 도시된 바와같이 각각의 개별 가입자라인으로부터 데이터를 리딩하여 상위계위장치로 출력시키는 개별 매핑장치블록(1A-N)과, 이 개별 매핑장치블록(1A-N)들을 멀티플렉싱할 수 있는 제어신호들을 생성하는 STM-1 프레임 카운터(2)와, 이 STM-1 프레임 카운터(2)의 프레임비포8신호(fpb8)와 멀티플레임 어드레스신호(mfpad)에 따라 stuff-bit 처리를 위한 CO/C1값을 결정하는 통합 C0/C1 콘트롤블록(3)과, 상기 STM-1 프레임 카운터(2)로부터 입력된 VC 어드레스신호에 따라 개별 매핑장치블록(1A-N)을 순차적으로 멀티플렉싱하여 STM-1 전송장치(도시 안됨)로 전송하는 채널MUX 블록(4)으로 이루어진다.
그리고, 상기 통합 CO/C1 콘트롤블록(3)은 도 3에 도시된 바와같이 상기 STM-1 프레임 카운터(2)의 mfpad신호에 따라 일정 패턴의 CO신호를 출력하는 CO신호 생성기(5)와, 상기 STM-1 프레임 카운터(2)의 fpB8신호에 따라 시스템 클럭을 1/3 UI방식으로 할당하여 각각의 개별 매핑장치블록(1A-N)을 선택할 수 있는 다수의 프레임펄스신호를 출력하는 프레임펄스 생성기(6)와, 상기 STM-1 프레임 카운터(2)의 mfpad신호와 lmode신호에 따라 프레임펄스 생성기(6)로부터 입력된 다수의 프레임펄스신호중 어느 하나를 선택하여 bad값으로 출력하는 비포어드레스 생성기(7)와, 이 비포어드레스 생성기(7)로부터 입력된 bad신호에 따라 선택된 해당 개별 매핑장치블록(1A-N)의 wad신호와 rad신호를 출력시키는 MUX(8)와, 이 MUX(8)로부터 출력된 wad신호와 rad신호에 따라 C1신호 생성기(9)로 이루어진다.
여기서, 상기 1/3 UI방식은 IEEE TRANSACTIONS ON COMMUNICATIONS, VOL.37.11,NOVEMBER 1989 문헌에서 제공된 방식을 말한다.
또한, 상기와 같이 본 발명의 VC 매핑시스템내에서 모드 채널별로 다수개 형성되는 개별 매핑장치블록중 일례를 살펴보면, 입력된 라이트 클럭신호(wck)에 따라 라이트 어드레스(wad)를 생성하는 라이트 어드레스 생성기(10)와, 상기 개별 가입자라인으로부터 라이트 데이터(wdt)라인을 통해 데이터를 읽어 저장하는 엘라스틱 버퍼(11, elastic buffer; 이하 ELB라함)와, 이 ELB(11)에 리드 어드레스(rad)신호를 공급하는 리드 어드레스 생성기(12)와, 상기 ELB(11)로부터 출력되는 직렬의 데이터를 병렬로 출력하는 S(serial)/P(parallel) 변환기(13)와, 이 S/P 변환기(13)를 통해 전송되는 데이터를 수신하여 상기 채널MUX 블록(4)으로 전송하는 VC 매핑 제어블록(14)으로 이루어진다.
다음에는 상기와 같은 본 발명 시스템의 제어방법을 설명한다.
본 발명 시스템은 먼저, 도 4에 도시된 바와같이 초기상태에서 시스템 셋업단계(S1)로 진행하여 해당 모드를 설정해주고 시스템을 셋업시킨다. 그리고, 상기 시스템 셋업단계(S1)후에 모드별 프레임펄스생성단계(S2)로 진행하여 시스템 클럭을 1/3 UI방식으로 각각의 모드 예컨대, T1- T2와 E1 신호에 부합하는 프레임펄스신호를 생성한다. 또한, 상기 모드별 프레임펄스생성단계(S2)후에 비포어드레스신호 생성단계(S3)로 진행하여 상기 모드별 프레임펄스생성단계에 의해 생성된 다수의 프레임펄스중 해당 개별 매핑장치블록을 선택할 수 있는 하나의 신호를 선택하여 비포어드레스로 생성한다. 한편, 상기 비포어드레스신호 생성단계(S3)후에 데이터 멀티플렉싱단계(S4)로 진행하여 상기 비포어드레스신호 생성단계에 의해 생성된 비포어드레스신호에 따라 해당 개별 매핑장치블록으로부터 해당 채널의 wad와 rad를 멀티플렉싱한다.
환언하면, 먼저 STM-1 프레임 카운터(2)의 lmode단에 해당 모드를 설정해주게 되는데, 예컨대, T1-T2 혹은 E1 모드를 설정한다. 이때 이 모드신호는 통합 CO/C1 콘트롤블록(3)의 프레임펄스 생성기(6)로도 입력된다. 그리고, 상기 VC 매핑시스템이 처음 셋업되면 각각의 개별 매핑장치블록(1A-N)들에는 각종 클럭신호가 입력되는데, 예를들어 wck, rck 등이 공급된다.
또한, 상기 각각의 개별 매핑장치블록(1A-N)의 라이트 어드레스 생성기(10)와 리드 어드레스 생성기(12)가 wad신호와 rad신호를 각각 생성하여 ELB(11)와 통합 CO/C1 콘트롤블록(3)의 MUX(8)로도 각각 입력된다.
이때, 상기 STM-1 프레임 카운터(2)는 상기 통합 C0/C1 콘트롤블록(3)에 v1 인네이블신호(v1en), fpb8신호,mfpad신호를 각각 입력시키고 VCaddr라인을 통해 VC 어드레스신호를 채널MUX 블록(4)으로 입력시킨다.
그러면, 프레임펄스 생성기(6)가 상기 STM-1 프레임 카운터(2)의 fpB8신호에 따라 시스템 클럭을 예컨대, 19[MHZ]의 시스템 클럭신호를 1/3 UI방식으로 할당하여 각각의 개별 매핑장치블록(1A-N)을 선택할 수 있는 도 5의 (b)~(f)와 같이 다수의 프레임펄스신호 즉, B8ad(프레임 동기신호보다 8클럭 앞섬),B6ad(프레임 동기신호보다 6클럭 앞섭),B4ad(프레임 동기신호보다 4클럭 앞섭),B2ad (프레임 동기신호보다 2클럭 앞섭),B1ad (프레임 동기신호보다 1클럭 앞섭),B1ad(프레임 동기신호보다 1클럭 앞섭),B0ad(프레임 동기신호보다 0클럭 앞섭) 신호를 생성하여 비포어드레스 생성기(7)로 출력시키게 된다. 따라서, 상기 비포어드레스 생성기(7)는 STM-1 프레임 카운터(2)의 mfpad신호와 lmode신호에 따라 프레임펄스 생성기(6)로부터 입력된 다수의 프레임펄스신호중 어느 하나를 선택하여 bad값으로 출력하게 되는데, 이때 상기 B8ad,B6ad,B4ad,B2ad,B1ad,B1ad,B0ad신호중 예컨대, 모드가 T1 이면 상기 비포어드레스(bad)신호는 B8ad,B4ad,B0ad중에서 어느하나가 선택되고, T2 이면B2ad,B1ad, b0ad신호중에서 어느 하나가, 만약 E1이면B6ad,B3ad,b0ad신호중에서 어느 하나가 선택된다.
여기서, 상기 bad신호는 그 설정되는 값에 따라 다수의 개별 매핑장치블록(1A-N)중 어느 하나를 선택할 수 있는 신호이다.
예컨대, 상기 비포어드레스 생성기(7)는 모드가 T1이고 mfpad값이 "00"값이면 프레임동기신호보다 8비트가 앞서는 상기 B8ad신호를 bad신호로 설정하여 MUX(8)로 입력시킨다. 그러면, 이 MUX(8)는 비포어드레스 생성기(7)로부터 입력된 bad신호에 따라 해당 개별 매핑장치블록(1A-N)의 wad신호와 rad신호를 C1신호 생성기(9)로 입력시킨다. 그러면, C1신호 생성기(9)는 MUX(8)로부터 입력된 해당 wad신호와 rad신호의 차신호에 따라 도 6의 (a)에 도시된 바와같이 stuff를 위한 C1 신호를 생성하여 해당 개별 매핑장치블록(1A-N)의 VC 매핑 제어블록(14)으로 입력시키는데, 이때 CO신호 생성기(5) 역시 상기 STM-1 프레임 카운터(2)의 mfpad신호에 따라 도 6의 (b)에 도시된 바와같이 일정 패턴의 CO신호를 해당 개별 매핑장치블록(1A-N)의 VC 매핑 제어블록(14)으로 입력시킨다.
이와같이 결정된 C0/C1 값을 시다중화시켜, 선택되는 블록에 VC 포맷의 S0/S1 비트가 STUFF-DATA 여부를 결정하게 된다.
상기와 같은 과정을 거쳐 처리하면 VC DATA의 웨이팅 타임 지터를 감소시키면서 전채널의 복잡도 및 게이트 수를 격감시킬 수 있다.
따라서, 상기 과정에서와 같이 상기 채널MUX 블록(4)은 STM-1 프레임 카운터(2)로부터 입력되는 VCaddr신호에 따라 순차적으로 개별 매핑장치블록(1A-N)을 선택하여 통상의 데이터 멀티플렉싱을 실행한다.
이상 설명에서와 같이 본 발명은 개별 매핑장치블록내에 각각 구비되어 있던 C0/C1 콘트롤블럭을 하나의 제어블록내에 통합시켜 1/3 UI 웨이팅 타임 지터 감소 알고리즘을 구현하면서 모드별 데이터를 멀티플렉싱하도록 하므로써, VC 매핑시스템의 내부 로직회로를 간략화시킬 수 있으므로 그에 따라 VC 매핑시스템의 제조비용을 상당히 저감시킬 수 있는 장점이 있다.
또한, 본 발명에 의하면, 구현한 웨이팅 타임 지터 감소 알고리즘은 TI, E1, T2의 모든 모드를 한 블록내에서 처리하도록 하면서도 실제 구현 복잡도는 기존의 알고리즘 사용시보다 격감되는 효과도 있다.

Claims (10)

  1. 각각의 개별 가입자라인으로부터 데이터를 리딩하여 상위계위장치로 출력시키는 개별 매핑장치블록과, 이 개별 매핑장치블록들을 멀티플렉싱할 수 있는 제어신호들을 생성하는 STM-1 프레임 카운터와, 이 STM-1 프레임 카운터의 프레임비포 8신호와 멀티플레임 어드레스신호에 따라 stuff-bit 처리를 위한 CO/C1값을 결정하여 각각의 개별 매핑장치블록을 선택하는 통합 C0/C1 콘트롤블록과, 상기 STM-1 프레임 카운터로부터 입력된 VC 어드레스신호에 따라 개별 매핑장치블록을 순차적으로 멀티플렉싱하는 채널MUX 블록으로 이루어진 것을 특징으로 하는 SDH방식의 VC 매핑시스템.
  2. 제1항에 있어서, 상기 통합 CO/C1 콘트롤블록은 상기 STM-1 프레임 카운터의 mfpad신호에 따라 일정 패턴의 CO신호를 출력하는 CO신호 생성기와, 상기 STM-1 프레임 카운터의 fpB8신호에 따라 시스템 클럭을 1/3 UI방식으로 할당하여 각각의 개별 매핑장치블록을 선택할 수 있는 다수의 프레임펄스신호를 출력하는 프레임펄스 생성기와, 상기 STM-1 프레임 카운터의 mfpad신호와 lmode신호에 따라 프레임펄스 생성기로부터 입력된 다수의 프레임펄스신호중 어느 하나를 선택하여 bad값으로 출력하는 비포어드레스 생성기와, 이 비포어드레스 생성기로부터 입력된 bad신호에 따라 선택된 해당 개별 매핑장치블록의 wad신호와 rad신호를 출력시키는 MUX와, 이 MUX로부터 출력된 wad신호와 rad신호에 따라 C1신호 생성기로 이루어진 것을 특징으로 하는 SDH방식의 VC 매핑시스템.
  3. 제2항에 있어서, 상기 프레임펄스 생성기는 시스템 클럭을 1/3 UI방식으로 할당한 프레임 동기신호보다 8클럭 앞서는 B8ad, 프레임 동기신호보다 6클럭 앞서는 B6ad, 프레임 동기신호보다 4클럭 앞서는 B4ad, 프레임 동기신호보다 2클럭 앞서는 B2ad, 프레임 동기신호보다 1클럭 앞서는 B1ad, 프레임 동기신호보다 1클럭 앞서는 B1ad, 프레임 동기신호와 동일한 B0ad 신호를 생성하여 출력시키는 것을 특징으로 하는 SDH방식의 VC 매핑시스템.
  4. 시스템 클럭을 1/3 UI방식으로 각각의 모드신호에 부합하는 프레임펄스신호를 생성하는 모드별 프레임펄스생성단계와, 이 모드별 프레임펄스생성단계에 의해 생성된 프레임펄스로부터 비포어드레스로 생성하는 비포어드레스신호 생성단계와, 이 비포어드레스신호 생성단계에 의해 생성된 비포어드레스신호를 라인 모드에 따라서 다중화시켜 임의의 채널을 선택하고, 선택된 채널의 라이트 어드레스와 리드 어드레스로부터 C0/C1을 결정하여 실제 VC 데이터를 멀티플렉싱하는 멀티플렉싱단계로 이루어진 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
  5. 제4항에 있어서, 상기 비포어드레스신호 생성단계중의 비포어드레스신호는 시스템클럭신호를 1/3 UI방식으로 할당한 T1 신호인 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
  6. 제4항에 있어서, 상기 비포어드레스신호 생성단계중의 비포어드레스신호는 시스템클럭신호를 1/3 UI방식으로 할당한 T2 신호인 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
  7. 제4항에 있어서, 상기 비포어드레스신호 생성단계중의 비포어드레스신호는 시스템클럭신호를 1/3 UI방식으로 할당한 E1 신호인 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
  8. 제5항에 있어서, 상기 비포어드레스 신호가 프레임 동기신호보다 8클럭 앞서는 B8ad, 프레임 동기신호보다 4클럭 앞서는 B4ad, 프레임 동기신호보다 0클럭 앞서는 B0ad를 포함하는 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
  9. 제6항에 있어서, 상기 비포어드레스 신호가 프레임 동기신호보다 2클럭 앞서는 B2ad, 프레임 동기신호보다 1클럭 앞서는 B1ad, 프레임 동기신호보다 0클럭 앞서는 B0ad를 포함하는 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
  10. 제7항에 있어서, 상기 비포어드레스 신호가 프레임 동기신호보다 6클럭 앞서는 B6ad, 프레임 동기신호보다 3클럭 앞서는 B3ad, 프레임 동기신호보다 0클럭 앞서는 B0ad를 포함하는 것을 특징으로 하는 SDH방식의 VC 매핑시스템의 제어방법.
KR10-2000-0085776A 2000-12-29 2000-12-29 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법 KR100397644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085776A KR100397644B1 (ko) 2000-12-29 2000-12-29 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085776A KR100397644B1 (ko) 2000-12-29 2000-12-29 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20020056422A KR20020056422A (ko) 2002-07-10
KR100397644B1 true KR100397644B1 (ko) 2003-09-13

Family

ID=27688916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085776A KR100397644B1 (ko) 2000-12-29 2000-12-29 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100397644B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421951B1 (ko) * 2001-06-27 2004-03-12 엘지전자 주식회사 전송시스템의 병렬 브이씨3 매핑회로
CN100490404C (zh) * 2003-06-09 2009-05-20 华为技术有限公司 一种实现同步数字传送网络中业务传输的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141014A (ja) * 1992-10-23 1994-05-20 Fujitsu Ltd Ｓｄｈ伝送方式
JPH07143089A (ja) * 1993-11-19 1995-06-02 Nec Corp 位相比較方式
KR970002785A (ko) * 1995-06-16 1997-01-28 조백제 길거리 정보 제공 장치 및 그 방법
KR100200054B1 (ko) * 1996-06-20 1999-06-15 김영환 48개의 51m 프레임의 다중화를 이용한 2.5g 광전송장치 및 방법
US6014708A (en) * 1998-02-19 2000-01-11 Alcatel Adaptor and method for mapping a fast ethernet payload input signal to a synchronous payload envelope, as well as a clock selector for use therewith
KR20000046370A (ko) * 1998-12-31 2000-07-25 강병호 동기식 전송장치에서 종속단위신호 내의 매핑신호 판별방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141014A (ja) * 1992-10-23 1994-05-20 Fujitsu Ltd Ｓｄｈ伝送方式
JPH07143089A (ja) * 1993-11-19 1995-06-02 Nec Corp 位相比較方式
KR970002785A (ko) * 1995-06-16 1997-01-28 조백제 길거리 정보 제공 장치 및 그 방법
KR100200054B1 (ko) * 1996-06-20 1999-06-15 김영환 48개의 51m 프레임의 다중화를 이용한 2.5g 광전송장치 및 방법
US6014708A (en) * 1998-02-19 2000-01-11 Alcatel Adaptor and method for mapping a fast ethernet payload input signal to a synchronous payload envelope, as well as a clock selector for use therewith
KR20000046370A (ko) * 1998-12-31 2000-07-25 강병호 동기식 전송장치에서 종속단위신호 내의 매핑신호 판별방법

Also Published As

Publication number Publication date
KR20020056422A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US5065396A (en) Inverse multiplexer and demultiplexer techniques
US5666351A (en) Method for disassembling and assembling frame structures containing pointers
CA2126264C (en) Apparatus for insertion of overhead protocol data into a switched data stream
US5471476A (en) Synchronous payload pointer processing system in digital data transmission network
JPH0779210A (ja) 伝送システム
JP3000765B2 (ja) マルチレイトディジタル多重化−多重分離化法および多重化−多重分離化装置
JP2008527923A (ja) Ｐｄｈおよびパケット・データを多重化するためのシステムおよび方法
KR100397644B1 (ko) 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법
US7031351B2 (en) Serial data mapping apparatus for synchronous digital hierarchy
US6377586B1 (en) Time switching circuit of synchronous super high speed transmission apparatus and controlling method thereof
JP2000196462A (ja) パラレル／シリアル変換回路及びこれを有する同期多重伝送装置
KR100460514B1 (ko) 에스디에이취 전송장치
US7394831B2 (en) Method for time-division multiplexing
KR100284001B1 (ko) 광가입자 전송장치에서의 계위단위신호 및 관리단위신호에 대한 타임 슬롯 스위칭 장치
KR100332414B1 (ko) 동기식 디지털 계위 상의 가상콘테이너 매퍼 장치
JP3412922B2 (ja) 同期ディジタルハイアラーキに基づくオーバヘッド終端及びポインタ処理装置
KR100421951B1 (ko) 전송시스템의 병렬 브이씨3 매핑회로
KR100439215B1 (ko) 피디에이치와 에스디에이치간의 신호 변환 장치
KR100439216B1 (ko) 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법
KR100399413B1 (ko) 동기식 디지털 계위 전송 시스템의 고계위 신호 연결 장치
KR100292200B1 (ko) 비동기식 전송모드교환기의 프레임데이터 출력장치
KR100406850B1 (ko) Ｄｓ3 데이터의 초고속직렬접속을 위한 채널라이징 방법
KR100452514B1 (ko) 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치
KR0152724B1 (ko) E1-ds3 다중/역다중 장치
JPH11275040A (ja) タイムスロット・アサインメント回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee