JPH07143089A - 位相比較方式 - Google Patents
位相比較方式Info
- Publication number
- JPH07143089A JPH07143089A JP5289659A JP28965993A JPH07143089A JP H07143089 A JPH07143089 A JP H07143089A JP 5289659 A JP5289659 A JP 5289659A JP 28965993 A JP28965993 A JP 28965993A JP H07143089 A JPH07143089 A JP H07143089A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- byte
- stuff
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】SDH通信方式における受信信号のバイトスタ
ッフによるジッタの迅速かつ安定した抑圧。 【構成】SDHフレームデマップ回路1はTU(トリビ
ュータリー)信号102を出力し、P/Nバイトスタッ
フ検出回路2からはVC(バーチャルコンテナ)信号2
01とバイトスタッフ信号201とを出力する。ビット
スタッフ検出回路3はC信号(データ)301とCクロ
ック(書込みクロック)302を出力する。位相比較回
路はCクロック302と位相制御発振器6の出力するR
クロック602(読出しクロック)とをメモリ4を介し
て受け、2つのクロックの位相差をバイトスタッフ信号
201による変動予測にもとづいて予測して安定領域に
ビット単位で収斂させるように位相制御信号601を出
力しR(読出し)データ401のジッタを抑圧する。
ッフによるジッタの迅速かつ安定した抑圧。 【構成】SDHフレームデマップ回路1はTU(トリビ
ュータリー)信号102を出力し、P/Nバイトスタッ
フ検出回路2からはVC(バーチャルコンテナ)信号2
01とバイトスタッフ信号201とを出力する。ビット
スタッフ検出回路3はC信号(データ)301とCクロ
ック(書込みクロック)302を出力する。位相比較回
路はCクロック302と位相制御発振器6の出力するR
クロック602(読出しクロック)とをメモリ4を介し
て受け、2つのクロックの位相差をバイトスタッフ信号
201による変動予測にもとづいて予測して安定領域に
ビット単位で収斂させるように位相制御信号601を出
力しR(読出し)データ401のジッタを抑圧する。
Description
【0001】
【産業上の利用分野】本発明は位相比較方式に関し、特
に新同期ディジタルハイアラーキ(Synchrono
us Digital Hierarachy、以下S
DHと略称する)通信方式における出力側の非同期網に
対する出力ジッタを、出力データ記憶用メモリの書込み
クロックと読出しクロックとの位相差にもとづいて抑圧
するための位相比較を行なう位相比較方式に関する。
に新同期ディジタルハイアラーキ(Synchrono
us Digital Hierarachy、以下S
DHと略称する)通信方式における出力側の非同期網に
対する出力ジッタを、出力データ記憶用メモリの書込み
クロックと読出しクロックとの位相差にもとづいて抑圧
するための位相比較を行なう位相比較方式に関する。
【0002】
【従来の技術】ディジタル通信方式で提供される受信デ
ータの含むジッタを抑圧して伝送品質の改善を図るた
め、出力記憶用メモリに対する書込みクロックと読出し
クロックとの位相差にもとづいて行なうための位相比較
方式は、SDH以前の非同期ディジタルハイアラーキ
(Presynchronous Digital H
ierarchy、以後PDHと略称する)で運用する
搬送装置間でも多用されている。
ータの含むジッタを抑圧して伝送品質の改善を図るた
め、出力記憶用メモリに対する書込みクロックと読出し
クロックとの位相差にもとづいて行なうための位相比較
方式は、SDH以前の非同期ディジタルハイアラーキ
(Presynchronous Digital H
ierarchy、以後PDHと略称する)で運用する
搬送装置間でも多用されている。
【0003】SDHにおける位相比較方式にあってはP
DHと異り、非同期の送信側と受信側との見掛上の同期
を確保するために送信データにバイトスタッフを挿入す
ることが行なわれ、このバイトスタッフ挿入による位相
跳躍が重畳され、これが受信データに対するジッタ増大
をもたらす。このジッタ抑圧のため、受信側に送出する
データを記憶するメモリの書込みクロックと読出しクロ
ックとの位相差をバイトスタッフを含まない状態の安定
領域に保持することが必要となる。従来は、この安定領
域に収斂させるための書込みクロックと読出しクロック
との位相差比較をバイトスタッフ挿入による変動分を含
み忠実に対応して処理していた。
DHと異り、非同期の送信側と受信側との見掛上の同期
を確保するために送信データにバイトスタッフを挿入す
ることが行なわれ、このバイトスタッフ挿入による位相
跳躍が重畳され、これが受信データに対するジッタ増大
をもたらす。このジッタ抑圧のため、受信側に送出する
データを記憶するメモリの書込みクロックと読出しクロ
ックとの位相差をバイトスタッフを含まない状態の安定
領域に保持することが必要となる。従来は、この安定領
域に収斂させるための書込みクロックと読出しクロック
との位相差比較をバイトスタッフ挿入による変動分を含
み忠実に対応して処理していた。
【0004】
【発明が解決しようとする課題】この従来のSDH通信
方式での位相比較方式は、バイトスタッフ挿入による変
動分を含んで忠実に対応していたので、位相比較すべき
対象がたかだか数ビット程度のものであれば安定して位
相比較ができるが、バイト単位の変動でありかつランダ
ムに発生するバイトスタッフに対しては安定した動作が
得られないことが多発することが避けられないという問
題点があった。
方式での位相比較方式は、バイトスタッフ挿入による変
動分を含んで忠実に対応していたので、位相比較すべき
対象がたかだか数ビット程度のものであれば安定して位
相比較ができるが、バイト単位の変動でありかつランダ
ムに発生するバイトスタッフに対しては安定した動作が
得られないことが多発することが避けられないという問
題点があった。
【0005】本発明の目的は上述した問題点を解決し、
迅速かつ安定した処理を可能とする位相比較方式を提供
することにある。
迅速かつ安定した処理を可能とする位相比較方式を提供
することにある。
【0006】
【課題を解決するための手段】本発明の方式は、新同期
ディジタルハイアラーキ通信方式で多重化された送信側
の非同期網のフレーム信号を受信側の非同期網へ多重化
分離して出力する場合に前記フレーム信号の含むデータ
をメモリに書き込む書込みクロックと前記メモリに書き
込んだ前記データを読み出す読出しクロックとの位相比
較を行なって受信データのジッタを抑圧する位相比較方
式において、送受信における同期確保のため前記フレー
ム信号にバイト単位で付加するバイトスタッフの発生を
所定の周期の観測期間ごとに観測して次回の前記観測期
間における前記バイトスタッフの発生による前記フレー
ム信号の周波数偏差を予測しつつこの予測結果にもとづ
いて前記書込みクロックと前記読出しクロックとの位相
差を所定の許容範囲の安定領域に収斂させて前記受信デ
ータのジッタを抑圧する構成を有する。
ディジタルハイアラーキ通信方式で多重化された送信側
の非同期網のフレーム信号を受信側の非同期網へ多重化
分離して出力する場合に前記フレーム信号の含むデータ
をメモリに書き込む書込みクロックと前記メモリに書き
込んだ前記データを読み出す読出しクロックとの位相比
較を行なって受信データのジッタを抑圧する位相比較方
式において、送受信における同期確保のため前記フレー
ム信号にバイト単位で付加するバイトスタッフの発生を
所定の周期の観測期間ごとに観測して次回の前記観測期
間における前記バイトスタッフの発生による前記フレー
ム信号の周波数偏差を予測しつつこの予測結果にもとづ
いて前記書込みクロックと前記読出しクロックとの位相
差を所定の許容範囲の安定領域に収斂させて前記受信デ
ータのジッタを抑圧する構成を有する。
【0007】また本発明の方式は、前記書込みクロック
と前記読出しクロックとの位相差を前記安定領域に収斂
させることを前記バイトスタッフのビット単位で行なう
構成を有する。
と前記読出しクロックとの位相差を前記安定領域に収斂
させることを前記バイトスタッフのビット単位で行なう
構成を有する。
【0008】
【実施例】次に、図面を参照して本発明を説明する。図
1は本発明の一実施例の構成図である。本実施例は、各
種信号を収容する統一的な器として表現されるバーチャ
ルコンテナ(Virtual Container、以
後VCと略称する)に多重化された(マッピングされ
た)SDHフレームを多重化分離(デマッピング)して
マッピングにおける階層ユニットのTU(Tribut
ary Unit、トリビュータリーユニット)信号1
02を出力するSDHフレームデマップ回路1と、TU
信号102の含むバイトスタッフをP(ポジティブ)側
とN(ネガティブ)側のそれぞれについて検出しバイト
スタッフ信号201として送出するとともに必要な信号
のみをVC信号202として出力するP/Nバイトスタ
ッフ検出回路2と、VC信号202を受けてバイトスタ
ッフを構成するビットスタッフを検出して除去し必要情
報(データ)としてのC信号301とC信号301に同
期したCクロック302とを送出するビットスタッフ検
出回路3と、C信号301をCクロック302で書き込
みかつ位相制御発振器6の出力するR(読出し)クロッ
ク602で読み出してR(読出し)データ401を出力
するメモリ4と、メモリ4を介してCクロック302と
Rクロック602とを受けこれら書込みクロックと読出
しクロックとの位相差をバイトスタッフ信号201を利
用して求め位相差に対応するレベルの位相制御信号60
1を送出する位相比較回路5と、PLO(Phase−
locked Oscillator)として構成され
リファレンスクロック600を入力して位相制御信号6
01で補正されてCクロック302とRクロック602
との比相差を所定の値に制御する位相制御発振器6とを
備え、これら構成要素中位相比較回路5が本発明に直接
かかわる。
1は本発明の一実施例の構成図である。本実施例は、各
種信号を収容する統一的な器として表現されるバーチャ
ルコンテナ(Virtual Container、以
後VCと略称する)に多重化された(マッピングされ
た)SDHフレームを多重化分離(デマッピング)して
マッピングにおける階層ユニットのTU(Tribut
ary Unit、トリビュータリーユニット)信号1
02を出力するSDHフレームデマップ回路1と、TU
信号102の含むバイトスタッフをP(ポジティブ)側
とN(ネガティブ)側のそれぞれについて検出しバイト
スタッフ信号201として送出するとともに必要な信号
のみをVC信号202として出力するP/Nバイトスタ
ッフ検出回路2と、VC信号202を受けてバイトスタ
ッフを構成するビットスタッフを検出して除去し必要情
報(データ)としてのC信号301とC信号301に同
期したCクロック302とを送出するビットスタッフ検
出回路3と、C信号301をCクロック302で書き込
みかつ位相制御発振器6の出力するR(読出し)クロッ
ク602で読み出してR(読出し)データ401を出力
するメモリ4と、メモリ4を介してCクロック302と
Rクロック602とを受けこれら書込みクロックと読出
しクロックとの位相差をバイトスタッフ信号201を利
用して求め位相差に対応するレベルの位相制御信号60
1を送出する位相比較回路5と、PLO(Phase−
locked Oscillator)として構成され
リファレンスクロック600を入力して位相制御信号6
01で補正されてCクロック302とRクロック602
との比相差を所定の値に制御する位相制御発振器6とを
備え、これら構成要素中位相比較回路5が本発明に直接
かかわる。
【0009】SDHフレームデマップ回路1は、入力す
るSDHフレーム信号101の中から必要なTU信号1
02だけを取り出してP/Nバイトスタッフ検出回路2
へ出力する。P/Nバイトスタッフ検出回路2は、受信
したTU信号102からSDHフレームマッピング時に
発生した不要なバイトスタッフデータを取り除き、必要
なデータ信号だけを取り出してVC信号202としてビ
ットスタッフ検出回路3へ出力し、さらにポジティブ側
のバイトスタッフが発生したことを知らせるPS信号と
ネガティブ側のバイトスタッフが発生したことを知らせ
るNS信号とをバイトスタッフ信号201として位相比
較回路5へ出力する。ビットスタッフ検出回路3は、受
信したVC信号202からSDHフレームマッピング時
に発生した不要なビットスタッフデータを取り除き、必
要なデータ信号だけを取り出してC信号301としC信
号301に同期したCクロック302とともに出力す
る。
るSDHフレーム信号101の中から必要なTU信号1
02だけを取り出してP/Nバイトスタッフ検出回路2
へ出力する。P/Nバイトスタッフ検出回路2は、受信
したTU信号102からSDHフレームマッピング時に
発生した不要なバイトスタッフデータを取り除き、必要
なデータ信号だけを取り出してVC信号202としてビ
ットスタッフ検出回路3へ出力し、さらにポジティブ側
のバイトスタッフが発生したことを知らせるPS信号と
ネガティブ側のバイトスタッフが発生したことを知らせ
るNS信号とをバイトスタッフ信号201として位相比
較回路5へ出力する。ビットスタッフ検出回路3は、受
信したVC信号202からSDHフレームマッピング時
に発生した不要なビットスタッフデータを取り除き、必
要なデータ信号だけを取り出してC信号301としC信
号301に同期したCクロック302とともに出力す
る。
【0010】メモリ4は、C信号301をCクロック3
02で書き込み、位相制御発振器6から出力されるRク
ロック602でRデータ401を読み出し、かつCクロ
ック302とRクロック602とを位相比較回路5に供
給する。位相比較回路5は、バイトスタッフ信号201
の含むPS信号およびNS信号とにもとづいてCクロッ
ク302とRクロック602との位相比較を行って、位
相差に対応するレベルの位相制御信号601を位相制御
発振器6に出力し、位相制御発振器6は入力するリファ
レンスクロック600と位相制御信号601とによりメ
モリ4からRデータ401を読み出すためのRクロック
602の位相をCクロック302との位相差が所定の制
御範囲に入るよう調整する。
02で書き込み、位相制御発振器6から出力されるRク
ロック602でRデータ401を読み出し、かつCクロ
ック302とRクロック602とを位相比較回路5に供
給する。位相比較回路5は、バイトスタッフ信号201
の含むPS信号およびNS信号とにもとづいてCクロッ
ク302とRクロック602との位相比較を行って、位
相差に対応するレベルの位相制御信号601を位相制御
発振器6に出力し、位相制御発振器6は入力するリファ
レンスクロック600と位相制御信号601とによりメ
モリ4からRデータ401を読み出すためのRクロック
602の位相をCクロック302との位相差が所定の制
御範囲に入るよう調整する。
【0011】図2は図1の位相比較回路5の構成図であ
る。本位相比較回路は、P/Nバイトスタッフ検出回路
2から供給されるバイトスタッフ信号201とスタッフ
吸収タイミング回路8から供給されるバイトスタッフに
よる周波数偏差に対応するタイミングを示すKS信号8
01とを入力してCクロック302とRクロック602
との位相差が安定領域に入るように制御するSS信号7
01を出力する安定領域制御回路7と、リファレンスク
ロック600とバイトスタッフ信号201とを入力して
KS信号801をスタッフを構成するビット単位で出力
するスタッフ吸収タイミング回路8と、Cクロック30
2とRクロック602とを比較し、SS信号701の制
御のもとにCクロック302とRクロック602との位
相差を零とする位相制御信号601を発生するクロック
比較回路9とを備える。
る。本位相比較回路は、P/Nバイトスタッフ検出回路
2から供給されるバイトスタッフ信号201とスタッフ
吸収タイミング回路8から供給されるバイトスタッフに
よる周波数偏差に対応するタイミングを示すKS信号8
01とを入力してCクロック302とRクロック602
との位相差が安定領域に入るように制御するSS信号7
01を出力する安定領域制御回路7と、リファレンスク
ロック600とバイトスタッフ信号201とを入力して
KS信号801をスタッフを構成するビット単位で出力
するスタッフ吸収タイミング回路8と、Cクロック30
2とRクロック602とを比較し、SS信号701の制
御のもとにCクロック302とRクロック602との位
相差を零とする位相制御信号601を発生するクロック
比較回路9とを備える。
【0012】安定領域制御回路7は、バイトスタッフ信
号201を受け、P側バイトスタッフ発生を示すPS信
号とN側バイトスタッフ発生を示すNS信号に関する情
報を得て、さらにスタッフ吸収タイミング回路8からK
S信号801を入力して読み書きクロックの位相差を所
定の安定領域に収斂させるSS信号701を出力する。
スタッフ吸収タイミング回路8は、バイトスタッフ信号
201を入力しPS信号とNS信号とにもとづいてバイ
トスタッフによる周波数偏差の予測を観測周期ごとに行
なってバイトスタッフによる周波数偏差に対応したタイ
ミングを示すタイミング信号としてのKS信号801を
出力する。クロック比較回路9は、SS信号701,C
クロック302およびRクロック602からCクロック
302とRクロック302との位相差が安定して所定の
安定領域にあるか否かの判定を行い位相制御信号601
を出力する。この位相制御信号601によって位相制御
発振器6は、出力するRクロック602をCクロック3
02との位相差が所定の安定領域に含まれるように制御
する。
号201を受け、P側バイトスタッフ発生を示すPS信
号とN側バイトスタッフ発生を示すNS信号に関する情
報を得て、さらにスタッフ吸収タイミング回路8からK
S信号801を入力して読み書きクロックの位相差を所
定の安定領域に収斂させるSS信号701を出力する。
スタッフ吸収タイミング回路8は、バイトスタッフ信号
201を入力しPS信号とNS信号とにもとづいてバイ
トスタッフによる周波数偏差の予測を観測周期ごとに行
なってバイトスタッフによる周波数偏差に対応したタイ
ミングを示すタイミング信号としてのKS信号801を
出力する。クロック比較回路9は、SS信号701,C
クロック302およびRクロック602からCクロック
302とRクロック302との位相差が安定して所定の
安定領域にあるか否かの判定を行い位相制御信号601
を出力する。この位相制御信号601によって位相制御
発振器6は、出力するRクロック602をCクロック3
02との位相差が所定の安定領域に含まれるように制御
する。
【0013】次に、図2の回路動作についてさらに詳細
に説明する。スタッフ吸収タイミング回路8では、バイ
トスタッフによる周波数偏差の予測を行なっており、そ
の予測方法を図3の波形図を使って説明する。
に説明する。スタッフ吸収タイミング回路8では、バイ
トスタッフによる周波数偏差の予測を行なっており、そ
の予測方法を図3の波形図を使って説明する。
【0014】一定間隔の観測周期T1,T2,T3…で
P側,N側それぞれ何個のバイトスタッフのPS信号も
しくはNS信号が発生したかを測定する。図3に示すよ
うに、例えば基本周期T1の中にP側バイトスタッフで
あるPS信号が2個、N側バイトスタッフであるNS信
号が1個発生した場合、基本周期T1全体で考えるとP
側のスタッフが1回発生したのと実効的に同じ周波数偏
差を生じたものと考えることができ、本実施例では次の
基本周期T2でも同様に実効的にはP側のバイトスタッ
フが1回発生するものと予測する。一般に、基本周期T
におけるバイトスタッフ発生回数をNとした時、T/N
×8で示すように基本周期Tを等間隔に分割するタイミ
ング信号としてのKS信号801を出力する。このこと
は、バイトスタッフの発生成分を観測周期T2にあって
は等間隔に分散させ周波数偏差をビット単位で均等化で
きることを意味する。
P側,N側それぞれ何個のバイトスタッフのPS信号も
しくはNS信号が発生したかを測定する。図3に示すよ
うに、例えば基本周期T1の中にP側バイトスタッフで
あるPS信号が2個、N側バイトスタッフであるNS信
号が1個発生した場合、基本周期T1全体で考えるとP
側のスタッフが1回発生したのと実効的に同じ周波数偏
差を生じたものと考えることができ、本実施例では次の
基本周期T2でも同様に実効的にはP側のバイトスタッ
フが1回発生するものと予測する。一般に、基本周期T
におけるバイトスタッフ発生回数をNとした時、T/N
×8で示すように基本周期Tを等間隔に分割するタイミ
ング信号としてのKS信号801を出力する。このこと
は、バイトスタッフの発生成分を観測周期T2にあって
は等間隔に分散させ周波数偏差をビット単位で均等化で
きることを意味する。
【0015】なお、上述したバイトスタッフの観測周期
における予測は、予測値と実際値との差が発生するまで
予測値で処理される。
における予測は、予測値と実際値との差が発生するまで
予測値で処理される。
【0016】基本周期Tを長くとればとるほど平均周波
数偏差の値は正確になるが、フィードバックする時間も
それだけ長くなる。本実施例では基本周期T=1秒と
し、従ってKS信号801は0.125秒間隔で出力さ
れることになる。
数偏差の値は正確になるが、フィードバックする時間も
それだけ長くなる。本実施例では基本周期T=1秒と
し、従ってKS信号801は0.125秒間隔で出力さ
れることになる。
【0017】次に、スタッフ吸収タイミング回路8で出
力したKS信号801を使用した安定領域制御回路7の
動作について、図4の流れ図を使用して説明する。図4
のステップS1でバイトスタッフが発生しない場合、バ
イトスタッフ発生による制御が不要なためステップS5
の判定に移行する。ステップS1でバイトスタッフが発
生した場合、発生したバイトスタッフがN側のバイトス
タッフか否かをステップ2で判定し、N側のバイトスタ
ッフでない場合はP側のバイトスタッフと判定し、ステ
ップS4で現在の安定領域の中心を示す値が0であれば
P側のバイトスタッフにより通常よりデータ量が8ビッ
ト少なくり安定領域の中心も通常より8ビット少なくシ
フトしていることになるので0−8=−8というP側バ
イトスタッフの発生影響排除の処理を行なう。またステ
ップ2でN側のバイトスタッフと判定した場合は、ステ
ップS3で現在の安定領域の中心を示す値が−8であっ
た時P側のバイトスタッフにより通常よりデータ量が8
ビット多くなり安定領域の中心も通常より8ビット多く
シフトしていることとなるので−8+8=0というP側
バイトスタッフの処理を行なう。次に、ステップS5で
スタッフ吸収タイミング回路8から出力されるKS信号
801がアクティブとなっていないと判断した場合は安
定領域の中心値はそのまま出力して処理は終了し、KS
信号801がアクティブとなっていなると判断した場合
は現在の安定領域の中心を示す値から基準点に向かう方
向へ1を減算する。例えば現在の安定領域の中心を示す
値が−8で基準点が0の場合は−8+1=−7とする処
理を実行する。上述した処理を図5を参照してさらに説
明する。図5においてB1〜B5はそれぞれ、安定領域
変更範囲における安定領域変更例を模式的に示す。図5
においてB1は基準点Xと斜線で示す基準とする安定領
域のS1の中心BTとが一致した場合で、B2は基準点
Xから安定領域S2の中心BTが1バイト分の8低い−
8の点になる場合を示し、B3はB2の時KS信号80
1がアクティブになって基準点が1ビット分プラスシフ
トする処理を施して基準点Xから7低い−7の点になっ
たことを示し、B4は基準点Xから安定領域S3の中心
BTが1バイト分の8高い+8の点になっている場合を
示し、B5はB4の時KS信号801がアクティブにな
った処理を施して基準点Xから1ビット分マイナスシフ
トして7高い+7の点になったことを示す。B2,B4
いずれの場合でもこのような処理を1ビット単位で繰返
し実行しつつ安定領域を常にB1で示す所定のものに収
斂させるための制御信号としてのSS信号701をクロ
ック比較回路9へ出力する。
力したKS信号801を使用した安定領域制御回路7の
動作について、図4の流れ図を使用して説明する。図4
のステップS1でバイトスタッフが発生しない場合、バ
イトスタッフ発生による制御が不要なためステップS5
の判定に移行する。ステップS1でバイトスタッフが発
生した場合、発生したバイトスタッフがN側のバイトス
タッフか否かをステップ2で判定し、N側のバイトスタ
ッフでない場合はP側のバイトスタッフと判定し、ステ
ップS4で現在の安定領域の中心を示す値が0であれば
P側のバイトスタッフにより通常よりデータ量が8ビッ
ト少なくり安定領域の中心も通常より8ビット少なくシ
フトしていることになるので0−8=−8というP側バ
イトスタッフの発生影響排除の処理を行なう。またステ
ップ2でN側のバイトスタッフと判定した場合は、ステ
ップS3で現在の安定領域の中心を示す値が−8であっ
た時P側のバイトスタッフにより通常よりデータ量が8
ビット多くなり安定領域の中心も通常より8ビット多く
シフトしていることとなるので−8+8=0というP側
バイトスタッフの処理を行なう。次に、ステップS5で
スタッフ吸収タイミング回路8から出力されるKS信号
801がアクティブとなっていないと判断した場合は安
定領域の中心値はそのまま出力して処理は終了し、KS
信号801がアクティブとなっていなると判断した場合
は現在の安定領域の中心を示す値から基準点に向かう方
向へ1を減算する。例えば現在の安定領域の中心を示す
値が−8で基準点が0の場合は−8+1=−7とする処
理を実行する。上述した処理を図5を参照してさらに説
明する。図5においてB1〜B5はそれぞれ、安定領域
変更範囲における安定領域変更例を模式的に示す。図5
においてB1は基準点Xと斜線で示す基準とする安定領
域のS1の中心BTとが一致した場合で、B2は基準点
Xから安定領域S2の中心BTが1バイト分の8低い−
8の点になる場合を示し、B3はB2の時KS信号80
1がアクティブになって基準点が1ビット分プラスシフ
トする処理を施して基準点Xから7低い−7の点になっ
たことを示し、B4は基準点Xから安定領域S3の中心
BTが1バイト分の8高い+8の点になっている場合を
示し、B5はB4の時KS信号801がアクティブにな
った処理を施して基準点Xから1ビット分マイナスシフ
トして7高い+7の点になったことを示す。B2,B4
いずれの場合でもこのような処理を1ビット単位で繰返
し実行しつつ安定領域を常にB1で示す所定のものに収
斂させるための制御信号としてのSS信号701をクロ
ック比較回路9へ出力する。
【0018】安定領域の変更方法としては、上述したよ
うに安定領域の幅を変えずに安定領域の中心位置を変え
る方法と、安定領域幅を変え安定領域の中心位置を変え
ない方法と、さらに安定領域の幅を変え安定領域の中心
位置も変える方法との3通り有り、全て上述した方法に
準じて容易に実施しうる。
うに安定領域の幅を変えずに安定領域の中心位置を変え
る方法と、安定領域幅を変え安定領域の中心位置を変え
ない方法と、さらに安定領域の幅を変え安定領域の中心
位置も変える方法との3通り有り、全て上述した方法に
準じて容易に実施しうる。
【0019】クロック比較回路9では安定領域の変更内
容を指定するSS信号701で安定領域の変更を可能と
する機能を有し、Cクロック302とRクロック602
とが安定領域内に含まれるか、含まれないかの判定を行
ない、その結果にもとづいて位相制御信号601を出力
する。
容を指定するSS信号701で安定領域の変更を可能と
する機能を有し、Cクロック302とRクロック602
とが安定領域内に含まれるか、含まれないかの判定を行
ない、その結果にもとづいて位相制御信号601を出力
する。
【0020】位相比較回路5の動作を考える場合にはS
DH通信方式で周波数偏差を発生する原因となる挿入ス
タッフについて考えなければならず、かつ3つのスタッ
フ状態が存在する。第1に、バイトスタッフだけで周波
数偏差が発生している場合、第2にバイトスタッフとビ
ットスタッフとが混在して周波数偏差が発生している場
合、第3にビットスタッフだけで周波数偏差が発生して
いる場合である。
DH通信方式で周波数偏差を発生する原因となる挿入ス
タッフについて考えなければならず、かつ3つのスタッ
フ状態が存在する。第1に、バイトスタッフだけで周波
数偏差が発生している場合、第2にバイトスタッフとビ
ットスタッフとが混在して周波数偏差が発生している場
合、第3にビットスタッフだけで周波数偏差が発生して
いる場合である。
【0021】第1の場合は、実施例に記述した通り、ク
ロック比較回路9で安定領域の中心BTと基準点Xとが
異って動作しKS信号801によりバイトスタッフがビ
ット単位に分散した状態で基準状態に収斂するように動
作することにより安定した位相制御信号601を出力で
きる。第2の場合は、クロック比較回路9で安定領域の
中心と基準点とが異って動作し、さらにクロック比較回
路9でビット単位で基準状態に収斂するように安定領域
を持つことで安定した位相制御信号601を出力でる。
第3の場合は、クロック比較回路9が安定領域の中心と
基準点がビット単位で収斂して一致した状態で動作する
ことで安定した位相制御信号601を出力でき、いずれ
の場も1ビット単位で安定して安定領域の中心と基準点
とが合致するように収斂させる位相制御信号601を出
力することができる。
ロック比較回路9で安定領域の中心BTと基準点Xとが
異って動作しKS信号801によりバイトスタッフがビ
ット単位に分散した状態で基準状態に収斂するように動
作することにより安定した位相制御信号601を出力で
きる。第2の場合は、クロック比較回路9で安定領域の
中心と基準点とが異って動作し、さらにクロック比較回
路9でビット単位で基準状態に収斂するように安定領域
を持つことで安定した位相制御信号601を出力でる。
第3の場合は、クロック比較回路9が安定領域の中心と
基準点がビット単位で収斂して一致した状態で動作する
ことで安定した位相制御信号601を出力でき、いずれ
の場も1ビット単位で安定して安定領域の中心と基準点
とが合致するように収斂させる位相制御信号601を出
力することができる。
【0022】このようにして、バイトスタッフによる周
波数偏差を予測し、予測した周波数偏差にもとづいて書
込みクロックと読出しクロックとの位相差をビット単位
で所定の安定領域に迅速かつ安定に収斂させることによ
って、スタッフによるジッタ抑圧の迅速、安定化を著し
く向上させることができる。
波数偏差を予測し、予測した周波数偏差にもとづいて書
込みクロックと読出しクロックとの位相差をビット単位
で所定の安定領域に迅速かつ安定に収斂させることによ
って、スタッフによるジッタ抑圧の迅速、安定化を著し
く向上させることができる。
【0023】
【発明の効果】以上説明したように本発明は、SDH通
信方式におけるバイトスタッフ挿入による周波数偏差を
予測し、かつ予測した周波数偏差にもとづいてデマップ
データの書込みクロックと読出しクロックとの位相差を
ビット単位で安定領域に収斂させることにより、SDH
通信方式における受信データの含むバイトスタッフによ
るジッタを著しく迅速かつ安定して抑圧できる効果を有
する。
信方式におけるバイトスタッフ挿入による周波数偏差を
予測し、かつ予測した周波数偏差にもとづいてデマップ
データの書込みクロックと読出しクロックとの位相差を
ビット単位で安定領域に収斂させることにより、SDH
通信方式における受信データの含むバイトスタッフによ
るジッタを著しく迅速かつ安定して抑圧できる効果を有
する。
【図1】本発明の一実施例の構成図である。
【図2】図1の位相比較回路5の構成図である。
【図3】図2のスタッフ吸収タイミング回路8の動作を
説明するための波形図である。
説明するための波形図である。
【図4】図2の安定領域制御回路7の動作を説明するた
めの流れ図である。
めの流れ図である。
【図5】図1位相比較回路5の安定領域収斂動作を模式
的に示す説明図である。
的に示す説明図である。
1 SDHフレームデマップ回路 2 P/Nバイトスタッフ検出回路 3 ビットスタッフ検出回路 4 メモリ 5 位相比較回路 6 位相制御発振器 7 安定領域制御回路 8 スタッフ吸収タイミング回路 9 クロック比較回路
Claims (2)
- 【請求項1】 新同期ディジタルハイアラーキ通信方式
で多重化された送信側の非同期網のフレーム信号を受信
側の非同期網へ多重化分離して出力する場合に前記フレ
ーム信号の含むデータをメモリに書き込む書込みクロッ
クと前記メモリに書き込んだ前記データを読み出す読出
しクロックとの位相比較を行なって受信データのジッタ
を抑圧する位相比較方式において、送受信における同期
確保のため前記フレーム信号にバイト単位で付加するバ
イトスタッフの発生を所定の周期の観測期間ごとに観測
して次回の前記観測期間における前記バイトスタッフの
発生による前記フレーム信号の周波数偏差を予測しつつ
この予測結果にもとづいて前記書込みクロックと前記読
出しクロックとの位相差を所定の許容範囲の安定領域に
収斂させて前記受信データのジッタを抑圧することを特
徴とする位相比較方式。 - 【請求項2】 前記書込みクロックと前記読出しクロッ
クとの位相差を前記安定領域に収斂させることを前記バ
イトスタッフのビット単位で行なうことを特徴とする請
求項1記載の位相比較方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5289659A JPH07143089A (ja) | 1993-11-19 | 1993-11-19 | 位相比較方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5289659A JPH07143089A (ja) | 1993-11-19 | 1993-11-19 | 位相比較方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07143089A true JPH07143089A (ja) | 1995-06-02 |
Family
ID=17746097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5289659A Pending JPH07143089A (ja) | 1993-11-19 | 1993-11-19 | 位相比較方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07143089A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397644B1 (ko) * | 2000-12-29 | 2003-09-13 | 엘지전자 주식회사 | 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법 |
US7039825B2 (en) | 2001-06-08 | 2006-05-02 | Nec Corporation | Clock reproducing method and receiving clock producing apparatus allowing for absorption of transmission channel jitter |
-
1993
- 1993-11-19 JP JP5289659A patent/JPH07143089A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397644B1 (ko) * | 2000-12-29 | 2003-09-13 | 엘지전자 주식회사 | 에스디에이치방식의 브이씨 매핑시스템 및 그 제어방법 |
US7039825B2 (en) | 2001-06-08 | 2006-05-02 | Nec Corporation | Clock reproducing method and receiving clock producing apparatus allowing for absorption of transmission channel jitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6229863B1 (en) | Reducing waiting time jitter | |
US5359605A (en) | Circuit arrangement for adjusting the bit rates of two signals | |
US5404380A (en) | Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames | |
US5263057A (en) | Method of reducing waiting time jitter | |
JPH0779210A (ja) | 伝送システム | |
US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
US5276688A (en) | Circuit arrangement for bit rate adjustment | |
JPH04220829A (ja) | セル位相乗換回路 | |
US5777998A (en) | Method and circuit arrangement for the realization of the higher path adaptation/mapping function in synchronous digital hierarchy/optical network equipment | |
US7212599B2 (en) | Jitter and wander reduction apparatus | |
JPH07143089A (ja) | 位相比較方式 | |
JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
US20080025346A1 (en) | Method and device for synchronizing and multiplexing asynchronous signals | |
GB2387092A (en) | Switching between clocks to read a buffer in a data receiving circuit | |
JP2001237694A (ja) | ホールドオーバ機能付きpll回路 | |
US9832551B2 (en) | Optical transmission device and optical transmission control method | |
KR100377505B1 (ko) | 비트 리킹 방식의 지터 제어 회로 | |
KR100216374B1 (ko) | 비동기전송모드망에서 주기적 보수운용관리 동작 구현방법 및 장치 | |
JP3102164B2 (ja) | デスタッフ回路 | |
KR20030018999A (ko) | 동기식 디지털 계위의 가상상자 포인터 생성을 위한스터프 타임 결정장치 및 그 방법 | |
JP2963194B2 (ja) | ジッタ抑圧回路 | |
KR100254580B1 (ko) | 비동기식 매핑방법에서의 위치맞춤제어비트 결정회로 | |
JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
JP2611629B2 (ja) | 無瞬断切替方式 | |
CN100578981C (zh) | 采用异步帧脉冲解决光网络中系统时钟和帧脉冲变化的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |