KR100397603B1 - 박막트랜지스터강유전체랜덤액세서메모리및그제조방법 - Google Patents
박막트랜지스터강유전체랜덤액세서메모리및그제조방법 Download PDFInfo
- Publication number
- KR100397603B1 KR100397603B1 KR1019970001633A KR19970001633A KR100397603B1 KR 100397603 B1 KR100397603 B1 KR 100397603B1 KR 1019970001633 A KR1019970001633 A KR 1019970001633A KR 19970001633 A KR19970001633 A KR 19970001633A KR 100397603 B1 KR100397603 B1 KR 100397603B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- ferroelectric
- film transistor
- random access
- access memory
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910019897 RuOx Inorganic materials 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 하부 전극을 공유하는 강유전체 캐패시터 상에 복수개의 박막 트랜지스터가 형성된 박막 트랜지스터 강유전체 랜덤 액세서 메모리 및 그 제조 방법에 관한 것이다. 본 발명에 따른 TFT FRAM은 제작 공정에 있어서 반도체 공정을 강유전체 제작 공정과는 별도 혹은 후에 시행하므로 강유전체 선택이 자유로며, CMOS 제조 공정(process)에 맞추기 위하여 강유전체 캐패시터의 형상, 증착 방법, 표면 조도 등의 제한이 없어지고 제작이 단순화 된다. 또한, FRAM의 집적도를 높임에 있어 TFT FRAM은 상부전극 위에 TFT를 형성하므로 구조자체가 고집적형이다.
Description
본 발명은 박막 트랜지스터 강유전체 랜덤 액세서 메모리(TFT FRAM) 및 그 제조 방법에 관한 것으로, 상세하게는 하부 전극을 공유하는 강유전체 캐패시터 상에 복수개의 박막 트랜지스터가 형성된 박막 트랜지스터 강유전체 랜덤 액세서 메모리 및 그 제조 방법에 관한 것이다.
종래의 FRAM 구조는, 도 1에 도시된 바와 같이, CMOS 트랜지스터(transistor; 10, 14b, 15, 16, 17)와 강유전체 캐패시터(11, 12, 13)를 전극(18b)으로 연결하여 하나의 셀(cell)을 형성하고 있다. 즉, 불순물 도핑에 의하여 소스(15) 및 드레인(17)이 형성된 실리콘 기판(10)의 채널(19) 상에 절연층(14b)이 형성되고, 이 절연층(14b) 내에 게이트(16)가 형성되어 있는 CMOS 트랜지스터와 하부 전극(11), 강유전체층(12) 및 상부 전극(13)이 순차로 적층된 강유전체 캐패시터(11,12,13)이 연결된 구조로 되어 있다. 이를 1T-1C 구조라 부르는데 1T-1C가 한개의 셀이 된다. 여기서, CMOS 트랜지스터의 소스(15) 및 드레인(17)의 상부는 절연층이 개구되어 소스 전극(18a) 및 드레인 전극(18b)이 형성되어 있으며, 강유전체 캐패시터는 CMOS 기판(10) 위에 제작되고 주변의 트랜지스터와 연결되며, 그 상부에는 절연층의 개구부를 통하여 전극(18c)이 형성되어 있다.
상기와 같은 1T-1C 구조의 제작에 있어 가장 문제(issue)가 되는 것은 CMOS 제조 공정(process)에 맞는 강유전체 물질의 선택이다. 첫째는 강유전체 증착온도가 700℃ 미만이어야 하고, 둘째는 보호막 형성(passivation) 공정에 있어 수소에 대해 강유전체가 영향을 받지 않아야 하는 것이다. CMOS 제조 공정에 맞아야 하는 이유는 강유전체 캐패시터 제작 자체가 CMOS 기판 위에서 이루어지기 때문이다.
본 발명은 상기와 같은 문제점을 개선하고 창안된 것으로, 박막 트랜지스터 제조시 강유전체 물질에 거의 영향을 받지 않도록 강유전체 물질의 선택의 폭을 넓힌 구조의 박막 트랜지스터 강유전체 랜덤 액세서 메모리 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 박막 트랜지스터 강유전체 메모리의 개략적 단면도이고,
도 2는 본 발명에 따른 박막 트랜지스터 강유전체 메모리의 개략적 단면도이며,
도 3은 도 2의 박막 트랜지스터 강유전체 메모리의 개략적 부분 사시도이며,
그리고 도 4는 도 2의 박막 트랜지스터 강유전체 메모리의 등가 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
1. 강유전체 캐패시터의 공통 하부 전극(플레이트 라인; 전도성 물질)
2. 강유전체 3. 강유전체 캐패시터의 상부 전극(전도성 물질)
4a, 4b. 절연체 5. TFT의 드레인(bit line)
6. TFT 게이트(word line) 7. TFT의 소스
8. 접지 패드(Ground pad) 9. 채널
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터 강유전체 랜덤 액세서 메모리는, 복수개의 박막 트랜지스터 및 강유전체 캐패시터를 구비한 강유전체 랜덤 액세서 메모리에 있어서, 상기 강유전체 캐패시터를 하부에 배치하고, 상기 박막 트랜지스터를 상기 강유전체 캐패시터의 상부에 배치하되, 상기 강유전체의 하부 전극 및 강유전체층은 상기 복수개의 박막 트랜지스터가 공유토록 일체형으로 형성되고, 상기 강유전체 캐패시터의 상부 전극은 메모리의 각 셀에 대응하여 상기 복수개의 박막 트랜지스터에 일대일로 대응하도록 분할되어 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 각 메모리 셀을 구분짓는 상기 상부 전극들 사이의 상기 강유전체층 상에 초전기적 전하를 방출하기 위한 접지 패드나 라인이 형성된 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터 강유전체 랜덤 액세서 메모리의 제조 방법은, (가) 하부 전극 및 강유전체층을 순차로 형성하는 단계; (나) 상기 강유전체층 상에 각 메모리 셀에 대응하는 규격의 상부 전극을 형성하는 단계; (다) 상기 상부 전극 상에 박막 트랜지스터 접속용의창을 갖는 제1절연층을 형성하는 단계; (라) 상기 제1절연층 및 상기 창에 의해 노출된 상기 상부 전극 상에 실리콘층을 형성하고, 불순물을 도핑하여 소스, 채널 및 드레인을 각각 형성하는 단계; (마) 상기 채널 상에 제2절연층을 형성하고, 상기 제2절연층 상에 게이트를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계에서 상기 강유전체층은 MOD 스핀 코팅법으로 형성하고, 상기 (나) 단계에서 상기 상부 전극 사이에 열전하 방출용 접지 패드를 형성하는 단계;를 더 포함하는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 박막 트랜지스터 강유전체 랜덤 액세서 메모리 및 그 제조 방법을 설명한다.
본 발명에 따른 박막 트랜지스터 강유전체 랜덤 액세서 메모리는 강유전체 캐패시터를 먼저 제작한 후에 박막 트랜지스터를 제작함으로써, 강유전체 캐패시터에 적용되는 강유전체 물질의 선택의 폭을 넓히고 제조 과정이 보다 용이하도록 하고 있다. 이러한 특징들은 도 2 및 도 3에 잘 나타나 있다.
도 2는 본 발명에 따른 박막트랜지스터 강유전체 메모리(TFT FRAM)의 개략적 단면도이며, 도 3은 도 2의 박막 트랜지스터 강유전체 메모리의 개략적 부분 사시도이다. 도시된 바와 같이, 본 발명에 따른 박막 트랜지스터 강유전체 랜덤 액세서 메모리는 박막 트랜지스터들이 공통 강유전체 캐패시터 상에 집적된 1T-CC(1 transistor-common capacitor)구조를 이루고 있다. 즉, 강유전체 캐패시터의 하부전극(1)을 먼저 증착하여 공통 전극으로 이용한다. 이 공통 하부전극(1)에 강유전 물질(2)을 증착하여 공통 강유전체층(2)으로 이용한다. 이 때는 강유전체층에 대한증착 온도의 제한이 없다. 다음에 각 메모리 셀(cell)을 형성하기 위하여 메모리 셀별로 상부전극(3)을 증착한다. 그 다음에 상부전극(3)에 절연체(4a)를 증착하되 상부전극(3)과 박막 트랜지스터가 접촉할 창(window)을 남겨둔다. 그 위에 박막 트랜지스터(TFT; thin film transistor)를 형성한다.
TFT재료에는 비정질 실리콘(amorphous Si), 다결정 실리콘(poly crystalline Si)이 있는데, 비정질 실리콘 TFT를 사용할 경우는 주변회로를 따로 제작하여 연결할 수도 있고, CMOS 기판에 상기 TFT FRAM을 제작하면서 CMOS에 주변회로를 병행하여 제작할 수 있다. 다결정 실리콘 TFT를 제조할 경우는 주변회로를 공통 강유전체위에 제작할 수 있다. 도 4는 상기 TFT FRAM의 등가회로를 나타내는 것으로, 종래의 1T-1C에서는 한 개의 트랜지스터와 한 개의 강유전체 캐패시터가 한 개의 메모리 셀을 이루고 있음에 비하여, 한 개의 트랜지스터와 한 개의 상부전극(3)이 공통 하부 전극과 셀을 이루는 것이 다른 점이다. 작동 방법에 있어서는 종래의 1T-1C의 경우 각 강유전체 캐패시터의 하부전극을 공통 플레이트 라인(plate line)에 연결하여 작동하였으나, 본 발명의 1T-CC에서는 공통 하부전극(1) 자체가 플레이트(plate)로 사용되는 점이 다르다. 또한, 1T-CC에서는 강유전체층(2)에 생성되는 초전기적 전하(pyroelectric charge; 열전하)를 방출시키기 위하여 접지 패드(8; ground pad)를 더 형성한다. 이와 같은 초전 효과(蕉電 效果; Pyroelectric effect)에 있어서는 강유전체 위에 접지 패드를 따로 제조하여 모든 열전하들이 방출되도록 할 수 있다. 물론 접지 패드의 위치는 상부 전극을 제외한 어떤 자리도 가능하며 한 개 이상 제작할 수 있다. 또한 패드의 형상은 평판형에 국한되지 않으며 접지선(ground line), 메쉬(mesh), 민더 패턴(meander pattern)의 형상으로 만들 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 TFT FRAM은 제작 공정에 있어서 반도체 공정을 강유전체 제작 공정과는 별도 혹은 후에 시행할 수 있으므로 강유전체 선택이 자유로와 진다. 또한 CMOS 제조 공정(process)에 맞추기 위하여 강유전체 캐패시터의 형상, 증착 방법, 표면 조도 등의 제한이 없어지고 제작이 단순화 된다.
또한, FRAM의 집적도를 높임에 있어 대두되는 문제는 캐패시터 크기이다.
분극량이 작은 SBT 혹은 SBN의 경우 평판형 캐패시터 형성에 곧 제한이 따르게 되는데 TFT FRAM은 상부전극 위에 TFT를 형성하므로 구조자체가 고집적형이다.
또한 고집적을 위하여 1Tr FRAM이 제시되어 있으나 이는 강유전체를 Si위에 직접 증착해야 하므로 SOI 만큼 어려운 기술이다. 반면에 TFT FRAM은 1Tr FRAM 만큼의 집적도를 유지하면서도 기존의 TFT 기술로도 실현이 가능해 진다.
1T-1C에서 지적된바와 같이 TFT FRAM에서도 스위칭(switching)이 반복되는 DRO type으로 피로(fatigue)가 문제될 수 있다. 그러나 전극을 RuOx 등과 같은 세라믹(ceramic) 전극을 사용한다면 피로(fatigue)를 줄일 수 있다. 강유전체의 표면 조도가 문제가 될 수 도 있으나 기존에 발표한 종자층(seed layer) 방법등을 사용하면 RuOx 전극을 사용하면서 MOD 스핀 코팅(spin coating)법으로 강유전체 박막을 제조하면서 표면조도도 낮출 수 있다.
초전 효과(焦電 效果; Pyroelectric effect)에 있어서, 동작시 발생되는 열전하는 강유전체 위에 접지 패드를 따로 형성함으로써 방출되도록 할 수 있다. 물론 접지 패드의 위치는 상부 전극을 제외한 어떤 자리도 가능하며 한 개 이상 제작할 수 있다.
패시베이션(Passivation)에 의한 열화문제에 있어서는 강유전체 캐패시터가 TFT로 덮혀있기 때문에 패시베이션(passivation) 공정시 수소 이온의 침투거리가 종래의 FRAM 구조에 비하여 길고 또한 TFT 자체가 보호층 효과를 보일 수 있기 때문에 열화현상을 줄일 수 있다. 캐패시터와 캐패시터 사이로 침투하는 수소 이온에 대해서는 접지 패드가 그 물질에 따라 보호막이 될 수 있다.
Claims (8)
- 복수개의 박막 트랜지스터 및 강유전체 캐패시터를 구비한 강유전체 랜덤 액세서 메모리에 있어서,상기 강유전체 캐패시터를 하부에 배치하고, 상기 박막 트랜지스터를 상기 강유전체 캐패시터의 상부에 배치하되, 상기 강유전체의 하부 전극 및 강유전체층은 상기 복수개의 박막 트랜지스터가 공유토록 일체형으로 형성되고, 상기 강유전체 캐패시터의 상부 전극은 메모리 각 셀에 대응하여 상기 복수개의 박막 트랜지스터에 일대일로 대응하도록 분할되어 형성된 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리.
- 제1항에 있어서,상기 각 메모리 셀을 구분짓는 상기 상부 전극들 사이의 상기 강유전체층 상에 초전기적 전하을 방출하기 위한 접지 패드가 형성된 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리.
- 제1항 또는 제2항에 있어서,상기 상부 전극 및 하부 전극은 세라믹으로 형성된 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리.
- 제3항에 있어서,상기 세라믹은 RuOx인 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리.
- (가) 하부 전극 및 강유전체층을 순차로 형성하는 단계;(나) 상기 강유전체층 상에 각 메모리 셀에 대응하는 규격의 상부 전극을 형성하는 단계;(다) 상기 상부 전극 상에 박막 트랜지스터 접속용의 창을 갖는 제1절연층을 형성하는 단계;(라) 상기 제1절연층 및 상기 창에 의해 노출된 상기 상부 전극 상에 실리콘 층을 형성하고, 불순물을 도핑하여 소스, 채널 및 드레인을 각각 형성하는 단계; 및(마) 상기 채널 상에 제2절연층을 형성하고, 상기 제2절연층 상에 게이트를 형성하는 단계;를포함하는 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리의 제조 방법.
- 제5항에 있어서,상기 (가) 단계에서 상기 강유전체층은 MOD 스핀 코팅법으로 형성하는 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리의 제조 방법.
- 제5항에 있어서,상기 (나) 단계에서 상기 상부 전극 사이에 열전하 방출용 접지 패드를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리의 제조 방법.
- 제5항에 있어서,상기 (나) 단계에서 상기 상부 전극은 RuOx 세라믹으로 형성하는 것을 특징으로 하는 박막 트랜지스터 강유전체 랜덤 액세서 메모리의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970001633A KR100397603B1 (ko) | 1997-01-21 | 1997-01-21 | 박막트랜지스터강유전체랜덤액세서메모리및그제조방법 |
| JP9351577A JPH10209388A (ja) | 1997-01-21 | 1997-12-19 | 薄膜トランジスタ強誘電体ランダムアクセスメモリ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970001633A KR100397603B1 (ko) | 1997-01-21 | 1997-01-21 | 박막트랜지스터강유전체랜덤액세서메모리및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066241A KR19980066241A (ko) | 1998-10-15 |
| KR100397603B1 true KR100397603B1 (ko) | 2004-02-11 |
Family
ID=19495204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970001633A KR100397603B1 (ko) | 1997-01-21 | 1997-01-21 | 박막트랜지스터강유전체랜덤액세서메모리및그제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10209388A (ko) |
| KR (1) | KR100397603B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021509B1 (ko) | 2008-06-12 | 2011-03-16 | 성균관대학교산학협력단 | 박막 트랜지스터 내에 집적된 유기 초전기 센서 및 그제조방법 |
| DE102019214077A1 (de) * | 2019-09-16 | 2021-03-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Ferroelektrischer Dünnschichttransistor und Verfahren zum Herstellen eines ferroelektrischen Dünnschichttransistors |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040040592A (ko) * | 2002-11-07 | 2004-05-13 | 삼성전자주식회사 | Ｔｆｔ ｆｒａｍ 및 그 제조방법 |
| JP2005183557A (ja) * | 2003-12-18 | 2005-07-07 | Canon Inc | 半導体集積回路とその動作方法、該回路を備えたｉｃカード |
| CN106688116B (zh) * | 2014-09-11 | 2020-07-17 | 锡克拜控股有限公司 | 热释电发生器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536785A (en) * | 1983-08-26 | 1985-08-20 | Gibbons James F | One transistor dynamic random access memory |
| JPH0668529A (ja) * | 1992-04-13 | 1994-03-11 | Sharp Corp | 強誘電性素子のための多層電極 |
| KR0130631B1 (ko) * | 1993-12-14 | 1998-04-06 | 김은영 | 고유전체 커패시터의 제조방법 |
| KR0144944B1 (ko) * | 1994-09-16 | 1998-07-01 | 김광호 | 스태틱 랜덤 억세스 메모리 소자 |
| KR100282262B1 (ko) * | 1994-06-29 | 2001-02-15 | 윤종용 | 강유전체 캐패시터 회로의 구성방법 |
-
1997
- 1997-01-21 KR KR1019970001633A patent/KR100397603B1/ko not_active IP Right Cessation
- 1997-12-19 JP JP9351577A patent/JPH10209388A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536785A (en) * | 1983-08-26 | 1985-08-20 | Gibbons James F | One transistor dynamic random access memory |
| JPH0668529A (ja) * | 1992-04-13 | 1994-03-11 | Sharp Corp | 強誘電性素子のための多層電極 |
| KR0130631B1 (ko) * | 1993-12-14 | 1998-04-06 | 김은영 | 고유전체 커패시터의 제조방법 |
| KR100282262B1 (ko) * | 1994-06-29 | 2001-02-15 | 윤종용 | 강유전체 캐패시터 회로의 구성방법 |
| KR0144944B1 (ko) * | 1994-09-16 | 1998-07-01 | 김광호 | 스태틱 랜덤 억세스 메모리 소자 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021509B1 (ko) | 2008-06-12 | 2011-03-16 | 성균관대학교산학협력단 | 박막 트랜지스터 내에 집적된 유기 초전기 센서 및 그제조방법 |
| DE102019214077A1 (de) * | 2019-09-16 | 2021-03-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Ferroelektrischer Dünnschichttransistor und Verfahren zum Herstellen eines ferroelektrischen Dünnschichttransistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980066241A (ko) | 1998-10-15 |
| JPH10209388A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555428B2 (en) | Ferroelectric capacitor and method for fabricating the same | |
| US6534326B1 (en) | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films | |
| KR100247934B1 (ko) | 강유전체 램 장치 및 그 제조방법 | |
| KR100442021B1 (ko) | 메모리셀장치및그제조방법 | |
| KR19980070915A (ko) | 집적 회로 구조물 제조 방법 | |
| JPH06244435A (ja) | 半導体装置及びその製造方法 | |
| JPH0437170A (ja) | 半導体装置の製造方法 | |
| KR20020070624A (ko) | 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법 | |
| KR100304135B1 (ko) | 고유전율유전체및두꺼운전극을갖는커패시터및그제조방법 | |
| KR100397603B1 (ko) | 박막트랜지스터강유전체랜덤액세서메모리및그제조방법 | |
| US6291292B1 (en) | Method for fabricating a semiconductor memory device | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| US5463236A (en) | Semiconductor memory device having improved isolation structure among memory cells | |
| US5383151A (en) | Dynamic random access memory | |
| KR100319623B1 (ko) | 디램 셀 어레이 및 그 제조방법 | |
| JPH07105474B2 (ja) | 半導体メモリ | |
| GB2143675A (en) | High efficiency dynamic random access memory cell and process for fabricating it | |
| KR100291565B1 (ko) | 매립형 플레이트 전극을 가진 집적 반도체 메모리 장치 | |
| KR100331781B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR940004597B1 (ko) | 캐패시터용 유전막 형성 방법 | |
| KR100329746B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
| KR100431739B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR19990030207A (ko) | 정전용량 증가를 위한 선택적인 반구체의 그레인 전극 | |
| KR19980066717A (ko) | 에프램(fram)셀의 제조방법 | |
| KR20010003252A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |