KR100397164B1 - 불순물의도입방법 - Google Patents

불순물의도입방법 Download PDF

Info

Publication number
KR100397164B1
KR100397164B1 KR1019960033359A KR19960033359A KR100397164B1 KR 100397164 B1 KR100397164 B1 KR 100397164B1 KR 1019960033359 A KR1019960033359 A KR 1019960033359A KR 19960033359 A KR19960033359 A KR 19960033359A KR 100397164 B1 KR100397164 B1 KR 100397164B1
Authority
KR
South Korea
Prior art keywords
impurity
sample
gas
plasma
solid sample
Prior art date
Application number
KR1019960033359A
Other languages
English (en)
Other versions
KR970013018A (ko
Inventor
분지 미즈노
히로아키 나카오카
미치히코 타카세
이찌로오 나카야마
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR970013018A publication Critical patent/KR970013018A/ko
Application granted granted Critical
Publication of KR100397164B1 publication Critical patent/KR100397164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

저항체를 사용하는 것이 가능한 저온에서 불순물의 도입을 선택적으로 실시하기 위해, 정화처리가 없는 도입공정도 저항체를 사용하는 것이 가능한 저온에서 실시하는 것이 가능한 불순물의 도입방법이다. 첫째로, 플라즈마의 조사에 의하여 고체시료의 표면에 활성화된 시료면을 노출시켜, 플라즈마의 조사가 작용않는 상태에서, 목적의 불순물을 포함하는 가스 또는 증기를 고체시료의 상기한 활성화된 시료표면에 접촉시켜 불순물을 도입한다. 이것에 의하면, C-MOS구조 등과 같은 것의 형성시에, 불순물 도입처리를 저항체의 기능을 손상시키지 않는 저온에서 실시한다.

Description

불순물의 도입방법{IMPURITY DOPING METHOD}
본 발명은, 반도체의 제조방법에 관한 것이고, 더욱 바람직하게는 고체표면 근방에 원자 또는 분자에 주입되어, 저온(특히, 실온에서부터 극저온까지의 영역)에서 고체의 표면상의 부착 또는 퇴적된 원자 또는 분자에 의한 불순물의 도입방법에 관한 것이다.
종래에, 고체표면으로서의 실리콘기판의 표면으로의 불순물의 도입에 관해서는, 예컨대(Digest of technical papers 1993 symposium on VLSI technology,pp. 97∼98)이 알려져있다.
상세하게는, 첫째로, 진공셀에 삽입된 실리콘 와이퍼를 고온(예컨데, 약 800℃)으로 유지하고, 수소를 포함한 가스가 진공셀내로 주입되어, 실리콘 와이퍼의 표면을 정화한다.
다음에, 정화된 실리콘 와이퍼를 포함한 진공셀내에, 소정의 원소를 포함한 가스(예컨대, 다이보렌(diborane) B2H6)가 주입되고, 가스를 단지 배출하는 것에 의해, 붕소의 요구되는 원자 또는 분자는 퇴적되거나 또는 도입된 실리콘 와이퍼의 표면상에 흡착된다. 이 때, 실리콘 와이퍼의 표면내로 균일하게 불순물을 도입하기 위해, 주로 진공셀내에 주입되는 불순물도입용 가스의 분해를 촉진하고, 또한 진공셀내의 불순물의 확산을 촉진하기 위해, 도입가스를 주입하기 위한 온도는 약 900℃이다.
또, 도입층이 형성된 실리콘 와이퍼를 전기선으로 접속하고, 소정의 산화분위기 내에 얇은 산화필름을 형성하는 것에 의해, 게이트전극은 CVD소자 등으로 형성하고, 그것에 의해 MOS트랜지스터가 형성된다.
따라서, 종래의 불순물 도입방법에서 고체표면으로 이루어진 실리콘기판의 표면이 800℃∼900℃의 온도로 노출되기 때문에, 이것은 레지스트(소위, 노볼랙형식 수지 등)의 사용에 의해 선택적인 도입이 불가능하게 된다. 따라서, 일반적인 레지스트의 내열온도가 약 250℃이기 때문에, 고온에서는 레지스트가 용융되어 유동하므로, 패턴자체는 형성될 수 없다.
바꾸어 말하면, 정화처리 또는 도입처리중 어느 하나가 레지스트의 내열온도 이상의 온도가 되면, 선택적인 도입은 할 수 없다. 또, 정화처리는 만약 고온에서는 레지스트를 사용할 수 없기 때문에 온도를 낮추는 것만으로는, 가스(바람직하게, 수소가스)는 실리콘기판의 표면과 반응하기 때문에, 정화될 수 없다.
보다 상세하게는, 주입된 불순물을 함유하는 가스를 진공셀에 도입할 때에, 900℃로 온도상승시키는 것 없이 저온으로 공급하는 것에 의해 도입을 시도하면, 기판의 표면에 불순물도 함께 도입되어 정화뿐만 아니라 활성화도 실시하여야만 한다. 정화처리가 800℃에서 실시되면, 레지스트는 내열성때문에 정화처리에서는 사용되지 않는다. 그러므로, 저항패턴은 정화후에 형성되고, 저항패턴이 형성되면 정화공정중에서 활성화된 실리콘기판의 표면은 더 오랫동안 활성화되지 않는다.
본 발명인 실행가능한 불순물의 도입방법의 제1목적은, 불순물이 레지스트의 사용이 허용되는 저온에서 선택적으로 도입되기 때문에, 정화처리뿐만 아니라 레지스트의 사용이 가능한 저온으로 도입처리가 실시되도록 하는 것이다.
레지스트는 슈퍼-LSI제조공정 중에서 극히 일반적으로 사용되는 것으로, 만약 사용될 수 없다면, 도입방지막을 형성할 필요성이 발생하게 된다. 이 도입방지막(예컨대, 실리콘 질소화물막) 자체는 또한 저항패턴의 사용에 의해 선택적으로 형성된다. 도입방지막의 형성 등과 같은 처리는 복잡하고, 단가의 상승도 피할 수 없게 된다. 또, 도입에 의해 형성되는 불순물분포는, 온도가 높게되면 깊이방향으로도 불순물이 비산하기 때문에, 도입공정을 고온에서 실시하면 불순물의 정밀한 분포는 불가능하게 된다.
또한, 본 발명인 불순물 도입소자의 다른 목적은 C-MOS구조 등과 같은 것이 형성될 때에 불순물 도입처리를 실시하는 것으로, 저온에서 레지스트의 기능을 손상시키지 않으므로, 도입처리막의 형성이 필요치 않는 것이다.
본 발명의 특허청구의 범위 제1항은 고체시료의 표면 근방의 불순불 도입을 위한 불순물 도입방법에 관한 것으로, 고체시료를 수용한 진공셀 내에 불활성가스 공급의 단계 또는 환원성가스를 함유한 불활성가스를 공급하는 단계로 구성되고, 가스를 활성화하며, 고체시료의 표면상에 플라즈마를 작용시켜, 플라즈마를 조사하는 것에 의해 고체시료의 표면상의 표면에 활성시료를 노출시키므로, 불순물을 함유한 가스 또는 증기를 접촉시켜 불순물이 도입되어, 플라즈마의 조사의 작용없이, 고체시료의 표면에 작용시킨다.
이러한 상태에서, CMOS구조와 같은 것의 형성과 동시에, 불순물도입처리는 표면정화에서부터 불순물의 도입까지, 레지스트의 기능의 손상을 없애기 위해 저온에서 실시할 수 있다.
나아가, 불순물의 열에 의한 확산은 완벽하게 피할 수 있고, 고정밀의 불순물 확산층이 형성될 수 있기 때문에, 불순물의 구조를 완벽하게 도면화할 수 있다.
본 발명의 특허청구의 범위 제2항은 고체시료의 표면 근방의 불순물 도입을 위한 불순물 도입방법에 관한 것으로, 불순물 도입부분을 제외한 고체시료의 시료표면을 피복하는 단계를 구성하여, 고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 함유한 불활성가스를 공급하고, 가스를 활성화하여, 고체시료의 표면상에 플라즈마를 발생시켜, 플라즈마를 조사하는 것에 의해 고체시료의 표면상에 활성화된 시료표면을 노출시키고, 플라즈마의 조사작용 없이, 고체시료의 활성화된 시료표면과 함께, 불순물을 함유한 가스 또는 증기를 접촉시켜 레지스트와 피복되지 않은 고체시료의 활성화된 시료표면상에 불순물을 도입한다.
특허청구의 범위 제3항의 불순물 도입방법은, 고체시료의 표면 근방에 불순물을 도입하여 N형식 MOS의 영역 및/또는 그 외의 소자와, P형식 MOS의 영역 및/또는 그 외의 소자를 형성하기 위한 불순물 도입방법에 관한 것으로, 제1도입부분을 제외한 고체시료의 시료표면을 피복하는 단계를 포함하는 것으로, 고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 함유하는 불활성가스를 공급하고, 가스를 활성화시켜서, 고체시료의 표면상에 플라즈마를 발생시켜, 플라즈마 조사에 의해 고체시료의 표면상의 활성화된 시료표면을 노출시키고, 플라즈마의 조사작용없이, 고체시료표면과 함께, 제1불순물을 함유하는 가스 또는 증기를 접촉시켜 레지스트로 피복하지 않은 고체시료의 노출된 작용시료표면상에 제1불순물을 도입하여, 제2불순물 도입부분을 제외한 고체시료의 시료표면을 피복하고, 고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 포함한 불활성가스를 공급하며, 고체시료의 표면상에 플라즈마를 발생시켜, 플라즈마의 조사에 의해 고체시료의 표면상에 활성화된 시료표면을 노출시키고, 플라즈마의 조사작용 없이, 고체시료의 작용시료표면과 함께, 제2불순물을 함유하는 가스 또는 증기를 접촉시켜 레지스트로 피복되지 않는 노출된 고체시료의 활성화된 시료표면상에 제2불순물을 도입한다.
도 1은, 제1실시예의 불순물 도입에 사용되는 덮개소자의 블록선도이다.
도 2는, 제1실시예의 불순물 도입의 처리차아트이다.
도 3은, 제1실시예의 불순물 도입의 처리차아트이다.
도 4는, 제1실시예의 불순물 도입의 처리차아트이다.
도 5는, 제1실시예의 불순물 도입의 처리차아트이다.
*도면의주요부분에대한부호의설명*
(1) ----------------------------- 마이크로 웨이브발생원,
(2) ----------------------------- 진공셀,
(3) ----------------------------- 고주파전원,
(8) ----------------------------- 실리콘기판,
(8a) ---------------------------- 기판표면,
(10) ---------------------------- 가스공급기,
(25) ---------------------------- 플라즈마.
본 발명인 불순물 도입의 실시예는 도 1 내지 도 5에 의해 아래와 같이 설명된다.
(제1실시예)
도 1 내지 도 3은 제1실시예를 표시한다.
도 1에서, 불순물과 함께 도입된 실리콘기판(8)은 진공셀(2)내의 지지대(4)에 세워진다. 지지대(4)는 냉각수단과 함께 설치되고, 실리콘기판(8)은 저온에서 유지된다. 제1불순물을 함유하는 가스 또는 증기의 접촉에 의해 레지스트로 피복하지 않은 노출된 고체시료의 활성화된 시료표면상에 제1불순물을 도입하여, 진공셀(2)은, 마이크로웨이브 발생원(1)과 플라즈마 발생을 위한 고주파전원(3)으로 구성된다. 진공셀(2)에 도입되는 가스도입시스템은, 진공셀(2)내의 가스배출을 위한 가스공급기(10)와 펌프(6)로 구성된다.
도 2와 도 3은, 도 1에 표시한 소자를 이용한 다이오드 제조방법을 표시한다.
첫째로, 도 2의 (a)는, 절연분리막(11)에 의해 분리되는 조사영역을 보유하는 실리콘기판(8)의 소자영역의 기판표면(8a)에, 소망의 불순물층을 형성하기에 앞서서, 비활성가스(예컨대, 헬륨, 네온, 아르곤) 또는 환원성가스(예컨대, 수소)에 함유된 불활성가스는 가스공급기(10)로부터 주입되고, 플라즈마(25)는 실리콘기판(8)상에서 발생된다.
플라즈마(25)는, 마이크로웨이브 발생원(1)으로부터 발생된 2.45㎓의 마이크로웨이브와, 고주파전원(3)으로부터 발생된 13.56㎒의 고주파의 사용에 의해 발생된다. 가스의 주입과 동시에, 진공의 정도는 약 3×10-4Torr, 마이크로웨이브 발생원(1)의 출력전력은 약 500W이고, 고주파전원(3)의 출력전원은 약 300W이다.
이렇게 해서 형성된 플라즈마의 조사에 의해, 실리콘기판(8)의 기판표면(8a)상의 자연산화막이 제거되어, 정화 또는 활성 실리콘기판은 노출된다.
정화 또는 활성 실리콘표면이 노출될 때, 다음 처리에서 플라즈마조사는 기판표면(8a)상에 작용하지 않도록, 플라즈마조사는 정지된다.
다음에, 상기한 바와 같은 정화 또는 활성된 기판표면(8a)에 대하여 플라즈마조사를 정지한 환경하에서, 불순물 도입을 목적으로 함유된 가스는 가스공급기(10)로부터 진공셀(2)내로 도입되고, 불순물이 포함된 가스는 기판표면(8a)에 접촉된다.
이러한 가스의 도입에 의해, 정화 또는 활성화된 기판표면(8a)상에 직접적으로 부착시켜, 불순물층(실리콘기판(8)과 반대의 도전체를 보유함)(12)은 도 2(b)에표시되어 있는 바와 같이 형성되어 있다. 보다 상세하게, 플라즈마조사의 정지에 의해, 얇은 불순물층은 다음과 같은 기구에 의해 형성된다.
첫째로, 플라즈마가스를 사용하지 않으면, 불순물 입자의 에너지는 증가되지 못하게 되어, 대량의 도입은 피하게 된다. 둘째로, 불순물 분자의 플라즈마 확산을 방지하기 위해, 대량의 도입은 또한 피해진다.
또, 상기한 바와 같이 정화 또는 활성화된 기판표면(8a)을 노출시키고, 불순물을 도입할 때의 온도는, 양쪽이 40℃정도의 저온이 된다.
이어서, 도 3(a)에 표시된 바와같이, 불순물이 도입된 실리콘기판(8) 상에, 예컨대 CVD 실리콘 산화막 등과 같은 절연층(14)은 500㎚내로 퇴적된다. 다음에, 불순물의 분배는 적당한 열처리에 의해 조절되고, 이 실시예에서, 열처리는 1000℃에서 10초동안 실시된다. 이 열처리전에는 고온의 열처리가 실시되지 않기 때문에, 불순물층은 종래의 기술과 비교하면 얇게 형성될 것이다.
결국, 도 3의 (b)에 표시된 바와 같이, 사진제조법과 에칭법에 의해 절연층(14) 내에 개구부(16)가 형성되고, 금속의 단층막 또는 다층막은 금속막을 형성하기 위해 형성된다. 사진제조법과 에칭법에 의한 이러한 금속막의 패턴에 의해, 금속선(18)은 형성되고, 다이오드는 완벽하게 형성된다.
이상과 같이, 불활성가스와 수소를 포함한 플라즈마에 기판표면(8a)이 진공내에서 노출되는 것에 의해, 기판표면에 도입되는 적당한 불순물의 흡착이 멈추게 되고, 상온(常溫)과 같은 저온에 있어서도 실리콘기판에 불순물을 도입하는 것이 가능하게 된다.
더욱 상세하게, 미결합본드는 기판표면(8a)상에 노출되고, 화학적으로 매우 반응성을 갖게되어, 불순물을 포함한 가스가 기판표면(8a)과 접촉하여, 가스의 분해가 촉진된다.
또, 비플라즈마의 환경하에서의 상온에서의 반응에 있어서는, 불순물의 이동이나 확산이 전체적으로 발생하지 않으므로, 극히 얕은 접합이 형성될 수 있다. 이것은, 특히 0.1㎛미만의 미세한 소자의 형성시에 요구되는 깊이가 40㎚정도의 접합이 형성된다.
(제2실시예)
도 4와 도 5는 제2실시예에 관한 것이다.
본 실시예에서 표시하는 불순물 도입방법에 의한 CMOS 반도체소자의 제조과정은 불순물 도입과 동시에 노볼랙수지 등과 같은 레지스트(예컨대, 포토레지스트)에 의한 패턴의 사용에 의해 만들어진다.
기초적인 제조과정은 제1실시예와 동일하고, 레지스트 패턴은 불순물 확산이 요구되는 영역이 개구되는 것에 의해 형성된다. 이와 같이 불순물 확산을 실시하지 않은 영역 이외를 레지스트에 의해 피복하여 불순물을 도입하면, 선택적인 도입을 극히 간단하게 달성하는 것이 가능하다.
도 4의 (a)는 MOS반도체소자의 제조공정의 중간단계를 표시하는 것으로, 절연분리막(11)과 게이트전극(20)이 형성되고, 이 부분에서, 인접한 2개의 MOS막은 P형식 MOS와 N형식 MOS로 제조될 수 있다. 첫째로, N형식 MOS를 만들기 위한 영역은 레지스트(22a)로 피복되고, 이 부분의 실리콘기판(8)은 도 1에서와 같이 진공셀(2)내에 설치되어, 이하의 공정을 실시한다.
불활성가스 또는 환원성가스를 함유한 불활성가스는 가스공급기(10)로부터 주입되고, 플라즈마는 형성된다. 동시에, 플라즈마는 2.45㎓의 마이크로웨이브와, 13.56㎒의 고주파에 의해 발생되고, 가스를 주입할 때의 진공도는 3×10-4Torr, 마이크로웨이브 발생원(1)의 출력전력은 약 500W, 고주파전원(3)의 출력전원은 약 300W이다.
이러한 플라즈마 조사에 의해, 실리콘기판(8)의 P형식 MOS영역내의 자연산화막은 제거되고, 정화 또는 활성화된 기판표면(8a)은 노출된다.
다음에, 가스공급기(10)로부터 불순물로 되어, 예컨대, 붕소를 포함한 가스를 도입한다. 이러한 가스의 도입에 의해, 불순물은 정화 또는 활성화된 기판표면(8a) 상에 직접 퇴적되고, 그것에 의해 p형 MOS의 게이트전극으로 되는 불순물층(24a)과 드레인전극으로 이루어진 불순물층(24b)이 형성된다.
레지스트(22a)가 제거된 후, 도 4의 (b)와 같이, 도 4의 (a)에서 붕소가 가해지는 p형 MOS영역은 레지스트(22b)로 피복된다. 불순물 도입방법은 동일하지만, 이 경우는 예컨대, 비소를 포함한 가스로 비소를 도입하고, 그 후에 N형 MOS의 게이트전극으로 이루어진 불순물층(26a)과 드레인전극으로 이루어진 불순물층(26b)이 형성된다.
그리고, 레지스트(22b)를 제거한 후, 이하의 공정을 실시한다.
붕소 및 비소의 불순물과 함께 도입된 실리콘기판(8) 상에, 예컨대 CVC산화막 등과 같은 절연체는 약 500㎚로 퇴적된다. 상술한 바와 같이, 불순물의 분배는 적당한 열처리에 의해 조절되고, 본 실시예에, 열처리는 1000℃에서 10초동안 실시된다. 개구부(16)는 사진제조법과 에칭법에 의해 도 5의 (a)에 표시한 바와 같이 절연층내에 형성된다.
다음에, 금속선을 형성하기 위해, 금속으로 이루어진 단층막 또는 다층막이 형성되고, 이 금속막은 사진제조법과 에칭법에 의해 패턴되고, 금속선(18)은 도 5의 (b)에 표시한 바와 같이 형성된다.
절연막 개구부내의 불순물 확산층과 금속층 사이의 적당한 전기접촉은 유지되고, 적당한 불순물 분배는 소위 이온주입술이라 불리는 것에 의해 접촉지역의 불순물층내에 형성된다. 동시에, 예컨대, 붕소 등의 P형 MOS영역은 5×1015/㎠의 조사에 의해 15keV의 에너지로 주입되고, 예컨대, 비소 등의 N형 MOS영역은 3×1015/㎠의 조사에 의해 30keV로 주입된다. 물론, 이 수식은 제작하는 반도체소자의 설계에 의하여 대폭적으로 달라지기 때문에, 여기에서는 상술하지 않지만, 적절한 설정이 필요한 것은 말할 것도 없다.
상기한 실시예에서, 플라즈마 발생수단은 전자사이클론공명(electron cyclotron resonance)이 사용되지만, 본 발명에서는 이것만으로 한정하는 것이 아니고, 유도결합형 플라즈마, 헬리콘, 멀티스피럴방법(multi-spiral method), 마그네트론, 2주파, 트리오드, 또는 LEP(lissajous electron plasma) 등과 같이 다른 것도 또한 사용될 수 있다. 추가로, MOS는 바이폴러소자와 같은 다른 소자로 대체할 수 있다.
상기한 각 실시형태에서는, 정화 또는 활성화된 기판표면(8a)에 접촉되는 목적의 불순물은, 가스의 형태로 진공셀(2)에 도입되지만, 목적의 불순물의 증발원을 진공셀(2)에 배치하여, 이 진공셀(2)로부터 증발시킨 증기를 정화 또는 활성화된 기판표면(8a)에 접촉하도록 하여도 동일하게 도입하는 것이 가능하다.
본 발명에 의하면, 불순물이 레지스트의 사용이 허용되는 저온에서 선택적으로 도입되기 때문에, 정화처리뿐만 아니라 레지스트의 사용이 가능한 저온으로 도입처리가 실시되도록 하고, C-MOS구조 등과 같은 것이 형성될 때에 불순물 도입처리를 실시하는 것으로, 저온에서 레지스트의 기능을 손상시키지 않으므로, 도입처리막의 형성이 필요치 않는 것이다.

Claims (3)

  1. 고체시료의 표면 근방에 불순물 도입을 실시함에 있어서,
    고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 함유한 불활성가스를 공급하여, 가스를 활성화시켜, 고체시료의 표면 근방에 플라즈마를 발생시키는 단계,
    플라즈마 조사에 의해 고체시료의 표면에 활성화된 시료표면을 노출시키는 단계,
    플라즈마 조사가 작용하지 않는 상태로, 불순물을 함유하는 가스 또는 증기를 고체시료의 활성화된 시료표면에 접촉시켜 불순물을 도입하는 단계로 이루어지는 불순물의 도입방법.
  2. 고체시료의 표면 근방에 불순물을 도입함에 있어서,
    불순물을 도입하는 부분을 제외하고 고체시료의 시료표면을 레지스트로 피복하는 단계,
    고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 함유한 불활성가스를 공급하여, 가스를 활성화시켜, 고체시료의 표면상에 플라즈마를 발생시키는 단계,
    플라즈마 조사에 의해 고체시료의 표면상의 활성화된 시료표면을 노출시키는 단계,
    플라즈마의 조사가 작용하지 않는 상태로, 불순물을 함유하는 가스 또는 증기를 고체시료의 활성화된 시료표면에 접촉시켜, 레지스트로 피복하지 않은 노출된 고체시료의 활성화된 시료표면에 불순물을 도입하는 단계로 이루어지는 불순물의 도입방법.
  3. 고체시료의 표면근방에 불순물을 도입하여 N형 MOS영역 및/또는 그 외의 소자와, P형 MOS영역 및/또는 그 외의 소자를 형성함에 있어서,
    제1불순물을 도입하는 부분을 제외한 고체시료의 시료표면을 레지스트에 의해 피복하는 단계,
    고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 함유하는 불활성가스를 공급하고, 가스를 활성화시켜, 고체시료의 표면상에 플라즈마를 발생시키고, 이 플라즈마의 조사에 의해 고체시료의 표면상에 활성화된 시료표면을 노출시키고, 플라즈마의 조사가 작용하지 않는 상태로 제1불순물을 함유하는 가스 또는 증기를 고체시료의 활성화된 시료표면에 접촉시켜, 레지스트로 피복되지 않은 노출된 고체시료의 활성화된 시료표면에 제1불순물을 도입하는 단계,
    제2불순물을 도입하는 부분을 제외한 고체시료의 시료표면을 레지스트로 피복하는 단계,
    고체시료를 수용한 진공셀 내에 불활성가스 또는 환원성가스를 함유하는 불활성가스를 공급하고, 가스를 활성화시켜, 고체시료의 표면상에 플라즈마를 발생시켜, 플라즈마 조사에 의해 고체시료의 표면상에 활성화된 시료표면을 노출시키고,플라즈마의 조사가 작용하지 않는 상태로 제2불순물을 함유하는 가스 또는 증기를 고체시료의 활성화된 시료표면에 접촉시켜, 레지스트로 피복되지 않은 노출된 고체시료의 활성화된 시료표면에 제2불순물을 도입하는 단계로 이루어지는 불순물의 도입방법.
KR1019960033359A 1995-08-10 1996-08-10 불순물의도입방법 KR100397164B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20425695 1995-08-10
JP95-204256 1995-08-10

Publications (2)

Publication Number Publication Date
KR970013018A KR970013018A (ko) 1997-03-29
KR100397164B1 true KR100397164B1 (ko) 2003-11-01

Family

ID=16487454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033359A KR100397164B1 (ko) 1995-08-10 1996-08-10 불순물의도입방법

Country Status (3)

Country Link
US (1) US5851906A (ko)
KR (1) KR100397164B1 (ko)
TW (1) TW459288B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921708B1 (en) 2000-04-13 2005-07-26 Micron Technology, Inc. Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean
JP4090225B2 (ja) * 2001-08-29 2008-05-28 東京エレクトロン株式会社 半導体装置の製造方法、及び、基板処理方法
KR100429387B1 (ko) * 2002-01-22 2004-04-29 국방과학연구소 적외선 감지소자 제조방법
JP2004111776A (ja) * 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd 不純物導入方法、装置および素子
US20040149219A1 (en) * 2002-10-02 2004-08-05 Tomohiro Okumura Plasma doping method and plasma doping apparatus
JP5102495B2 (ja) * 2004-12-13 2012-12-19 パナソニック株式会社 プラズマドーピング方法
WO2006121131A1 (ja) * 2005-05-12 2006-11-16 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法およびプラズマドーピング装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3221180A1 (de) * 1981-06-05 1983-01-05 Mitsubishi Denki K.K., Tokyo Verfahren und vorrichtung zur herstellung einer halbleitervorrichtung
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법

Also Published As

Publication number Publication date
KR970013018A (ko) 1997-03-29
US5851906A (en) 1998-12-22
TW459288B (en) 2001-10-11

Similar Documents

Publication Publication Date Title
US5628871A (en) Method of removing resist mask and a method of manufacturing semiconductor device
US4937205A (en) Plasma doping process and apparatus therefor
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
US4465529A (en) Method of producing semiconductor device
KR100439558B1 (ko) 불순물도입방법및그장치와반도체장치의제조방법
US5580615A (en) Method of forming a conductive film on an insulating region of a substrate
US5405491A (en) Plasma etching process
US6586318B1 (en) Thin phosphorus nitride film as an N-type doping source used in laser doping technology
US20060201911A1 (en) Methods of etching photoresist on substrates
KR20010014314A (ko) 화학 기상 증착 챔버에서 플라즈마 예비처리를 통한질화텅스텐의 개선된 증착
KR100397164B1 (ko) 불순물의도입방법
US5503964A (en) Resist removing method
KR930002673B1 (ko) 고융점금속 성장방법
GB2320335A (en) Removing a resist film
JPH0335825B2 (ko)
JP4086334B2 (ja) 不純物の導入方法
US6716740B2 (en) Method for depositing silicon oxide incorporating an outgassing step
JPH0869994A (ja) 半導体装置の製造方法
KR100459235B1 (ko) 반도체소자에서금속배선의장벽금속층형성방법
KR920010694B1 (ko) 반도체 장치 제조용 반도체 기판에 불순물을 도우핑하는 방법
KR100541696B1 (ko) 반도체 소자의 금속실리사이드 형성방법
JPH0653183A (ja) 薄膜素子の製造方法
JPH1081588A (ja) 半導体ダイヤモンド及びその形成方法
JPH0527273B2 (ko)
JPS61256672A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee