KR100393454B1 - 핀 형상 와이어등의 형성방법 - Google Patents

핀 형상 와이어등의 형성방법 Download PDF

Info

Publication number
KR100393454B1
KR100393454B1 KR10-2000-0071477A KR20000071477A KR100393454B1 KR 100393454 B1 KR100393454 B1 KR 100393454B1 KR 20000071477 A KR20000071477 A KR 20000071477A KR 100393454 B1 KR100393454 B1 KR 100393454B1
Authority
KR
South Korea
Prior art keywords
wire
capillary
clamper
ball
wound
Prior art date
Application number
KR10-2000-0071477A
Other languages
English (en)
Other versions
KR20010061981A (ko
Inventor
스기우라가즈오
모로에히로후미
가토후미히코
고마치야스유키
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20010061981A publication Critical patent/KR20010061981A/ko
Application granted granted Critical
Publication of KR100393454B1 publication Critical patent/KR100393454B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(과제)전자회로소자등에 본딩된 볼로부터 상방의 와이어 길이를 임의로 설정할 수 있고, 또한 단가가 비싸게 되지 않으면서 핀 형상 와이어의 길이가 일정하게 되어, 안정된 일정량의 길이가 얻어진다.
(해결수단)캐필러리(4)에 삽통(揷通)된 와이어(1)의 선단에 볼(1a)을 형성한 후, 캐필러리(4)의 하단으로부터 와이어를 연재(延在)시키고, 커터(6)에 의해 볼(1a)과 캐필러리(4) 사이의 와이어부분에 상처(1b)를 내고, 볼(1a)을 캐필러리(4)를 이용하여 전극패드(8)에 본딩하고, 다음에 캐필러리(4)를 상승시킨후에 와이어(1)를 상방으로 잡아당겨 상처(1b)부분에서 와이어(1)를 절단시켜 핀 형상 와이어등(9)을 형성한다.

Description

핀 형상 와이어등의 형성방법{METHOD FOR FORMING PIN-FORM WIRES AND THE LIKE}
(발명이 속하는 기술분야)
본 발명은 핀 형상 와이어 또는 범프의 형성방법에 관한 것이다.
(종래의 기술)
핀 형상 와이어와 범프는 일반적으로 전자회로소자등의 전극패드상에 본딩된 볼상에 남아있는 와이어의 유무 또는 와이어의 장단에 의해 구별하고 있지만, 그 구별은 엄밀하지는 않다. 여기서는 상기 와이어의 길이가 예를들면 100~500μm와 같이 긴 것을 일반적으로 핀 형상 와이어라고 부르고, 그것보다 짧은 것을 범프라고 부른다.
종래, 핀 형상 와이어 또는 범프의 형성방법으로서 예를들면, 일본 특개평10-135220호 공보를 들수 있다. 상기 공지문헌은 범프 형성방법으로 되어 있지만, 전자회로소자등의 전극패드에 본딩된 볼상에 어느 정도의 길이를 갖는 와이어가 형성되어 있기 때문에 핀 형상 와이어 형성방법으로 볼 수도 있다.
상기 공지문헌은 캐필러리에 삽통된 와이어의 선단에 볼을 형성하고, 상기 볼을 캐필러리를 이용하여 전자회로소자등의 전극패드에 본딩하고, 캐필러리를 일정량 상승시키고, 와이어를 캐필러리의 하단에 또한 볼로부터 충분히 떨어진 위치에서 다음에 기술하는 방법으로 절단하여 핀 형상 와이어 또는 범프를 형성한다.
상기 와이어 절단방법으로서 다음과 같은 방법이 개시되어 있다.
제 1의 방법은 캐필러리의 측면에 부설된 방전전극에 의하여 와이어의 캐필러리 구멍 선단부분에 방전시켜 와이어 절단을 행한다.
제 2의 방법은 캐필러리의 하단측방에 배설(配設)된 레이저 수단에 의해 와이어의 캐필러리 구멍 선단부분에 레이저 광을 조사하여 와이어 절단을 행한다.
제 3의 방법은 캐필러리의 선단측방에 배설된 에어노즐에 의하여 와이어의 캐필러리 구멍 선단부분에 에어를 내뿜어 와이어 절단을 행한다.
제 4의 방법은 캐필러리를 와어어의 조이기와 그 해제를 가능하게 하는 복수의 척편으로 하든가 혹은 선단부만을 척부로 하고, 와이어의 캐필러리 구멍 선단부분에 캐필러리의 에지에 의해 상처를 내고, 와이어에 인장력(引張力)을 가하여 와이어 절단을 행한다.
제 5의 방법은 캐필러리의 측방에 커터를 배설하고, 와이어의 캐필러리 구멍 선단부분에 커터를 강압하여 와이어 절단을 행한다.
제 6의 방법은 캐필러리에 삽통되는 와이어에 미리 절단부나 프레스 홈등에 의한 변형부분을 장측방향으로 등간격으로 형성하여 두고, 와이어에 인장력을 가하여 와이어 절단을 행한다.
상기 제 1의 방법은 와이어의 캐필러리 구멍 선단부분에 방전시켜 와이어 절단을 행하는 것이기 때문에, 방전에 의해 와이어가 녹아 캐필러리 구멍에 부풀어 올라 캐필러리 구멍 막힘이 발생하는 문제가 있다.
상기 제 2, 제 3 및 제 5의 방법은 전극패드에 본딩된 볼과 상승상태의 캐필러리 사이의 예를들면 500μm 이하의 짧은 길이의 와이어 부분에 레이저 광을 조사하는 레이저 수단, 에어를 내뿜는 에어노즐, 와이어를 절단하는 커터등을 배설하는 것은 곤란하고, 볼과 캐필러러 사이의 와이어의 길이가 어느 정도의 길이를 갖지않으면 실현될 수 없다. 또한 전자회로소자등에 밀집하여 다수의 핀 형상 와이어 또는 범프가 형성되어 있는 경우, 핀 형상 와이어 또는 범프에 레이저 수단, 에어노즐, 커터등의 절단수단이 접촉하기 때문에 이들 절단수단을 배설할 수 없다.
상기 제 4의 방법은 캐필러리를 개폐자재한 척편 또는 척부로 한다. 그러나 이 방법은 초음파 본딩을 하는 경우에는 캐필러리의 구조는 본딩성에 영향을 미치기 때문에, 척 구조로 형성하는 것은 곤란하고, 실용적이지 않다.
상기 제 6의 방법은 와이어의 제조공정에서 미리 와이어에 등간격으로 변형부분을 형성해 둘 필요가 있기 때문에, 와이어의 제조공정이 증가하고, 재료비의 단가가 비싸게 된다. 또한 와이어의 직경은 일반적으로 20~50μm로 대단히 가늘고, 또한 와이어가 권회(卷回)된 스풀과 캐필러리 사이의 와이어 부분에는 백텐션이 걸려있기 때문에 이 백텐션에 의해 스풀과 캐필러리 사이에 존재하는 와이어의 임의의 변형부분이 뒤틀리고, 변형등에 의해 절단될 염려가 있다. 또한 본딩된 볼로부터 상방의 와이어의 길이가 한정된다.
본 발명의 과제는 전자회로소자등에 본딩된 볼로부터 상방의 와이어 길이를 임의로 설정할 수 있고, 또한 단가가 비싸게 되지 않으면서 핀 형상 와이어의 길이가 일정하게 되고, 안정된 일정량의 길이의 핀 형상 와이어등의 형성방법을 제공하는 것에 있다.
도 1은 본 발명의 핀 형상 와이어등의 형성방법의 일실시의 형태를 나타내는 공정도.
도 2의 (a)는 도 1(c)의 요부확대도, (b)는 (a)의 평면도.
도 3은 도 1(i)의 핀 형상 와이어의 부분을 나타내고, (a)는 확대도, (b)는 핀 형상 와이어의 선단의 평면도.
"도면의 주요부분에 대한 부호의 설명"
1:와이어 1a:볼
1b:상처 1c:핀 형상 와이어
2:제 2 와이어 클램퍼 3:제 1 와이어 클램퍼
4:캐필러리 5:전기토치
6:커터 7:전자회로소자
8:전극패드 9:핀 형상 와이어 또는 범프
상기 과제를 해결하기 위한 본 발명의 제 1의 수단은 캐필러리에 삽통된 와이어의 선단에 볼을 형성한 후, 캐필러리의 하단으로부터 와이어를 연재시키고, 와이어 본딩 장치에 설치된 상처내기 수단에 의해 상기 볼과 상기 캐필러리 사이의 와이어 부분에 상처를 내고, 상기 볼을 상기 캐필러리를 이용하여 전자회로소자등의 전극패드에 본딩하고, 다음에 캐필러리를 상승시킨 후에 와이어를 상방으로 잡아당겨 상기 상처 부분에서 와이어를 절단하여 핀 형상 와이어등을 형성하는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제 2의 수단은 캐필러리와 함께 상하로 움직이는 제 1 와이어 클램퍼와 상하로 움직이지않는 제 2 와이어 클램퍼를 갖고 있는 와이어 본딩 장치를 이용하고, 제 2 와이어 클램퍼 및 제 1 와이어 클램퍼를 통하여 캐필러리에 와이어가 삽통되고, 상기 제 2 와이어 클램퍼를 열고, 상기 제 1 와이어 클램퍼를 닫은 상태로 캐필러리에 삽통된 와이어의 선단에 볼을 형성한 후 상기 제 1 와이어 클램퍼를 열고, 상기 와이어에 걸려있는 백텐션의 작용에 의해 볼이 캐필러리의 하단에 맞닿고, 다음에 캐필러리 및 제 1 와이어 클램퍼를 하강시키고, 이어서 제 2 와이어 클램퍼를 닫은후 캐필러리 및 제 1 와이어 클램퍼를 상승시켜 캐필러리의 하단으로부터 와이어를 연재시키고, 다음에 제 1 와이어 클램퍼를 닫고, 제 2 와이어 클램퍼를 연 상태로 와이어 본딩 장치에 설치된 상처내기 수단에 의해 상기 볼과 상기 캐필러리 사이의 와이어 부분에 상처를 내고, 이어서 제 1 와이어 클램퍼를 열어 캐필러리 및 제 1 와이어 클램퍼를 하강시켜 상기 볼을 상기 캐필러리를 이용하여 전자회로소자등의 전극패드에 본딩하고, 다음에 캐필러리 및 제 1 와이어 클램퍼를 상승시키고, 이 상승도중에 제 1 와이어 클램퍼를 닫고 와이어를 상방으로 잡아당겨 상기 상처 부분에서 와이어를 절단하여 핀 형상와이어등을 형성하는 것을 특징으로 한다.
(발명의 실시형태)
본 발명의 일실시의 형태를 도 1에 의해 설명한다. 도 1(a)에 나타낸 것과 같이, 와이어(1)은 제 2 와이어 클램퍼(2) 및 제 1 와이어 클램퍼(3)를 통하여 캐필러러(4)에 와이어(1)가 삽통되고, 캐필러리(4)의 하단으로부터 연재되어 있다. 이 상태에 있어서는 제 2 와이어 클램퍼(2)가 열리고, 제 1 와이어 클램퍼(3)가 닫힌 상태로 있다. 여기서, 제 2 와이어 클램퍼(2)는 상하로 움직이지 않고 제 1 와이어 클램퍼(3)는 캐필러리(4)와 함께 상하로 움직이게 되어 있다. 이 상태로 동도(b)에 나타낸 것과 같이 와이어(1)의 선단에 전기토치(5)에 의한 방전에 의하여 볼(1a)을 만든다. 그 후, 전기토치(5)는 화살표 방향으로 이동한다.
다음에 동도(c)에 나타낸 것과 같이, 제 1 와이어 클램퍼(3)가 열린다. 이로써, 와이어(1)에 걸려 있는 백텐션의 작용에 의해 볼(1a)이 캐필러리(4)의 하단에 맞닿는다. 이어서 동도(d)에 나타낸 것과 같이, 캐필러리(4) 및 제 1 와이어 클램퍼(3)가 길이 L1만큼 하강한다. 다음에 동도(e)에 나타낸 것과 같이, 제 2 와이어 클램퍼(2)가 닫히고, 캐필러리(4) 및 제 1 와이어 클램퍼(3)가 본래의 위치로 상승, 즉 길이 L1만큼 상승한다. 이로써, 캐필러리(4)의 하단으로부터 와이어(1)가 길이 L1만큼 연재된다.
다음에 동도(f)에 나타낸 것과 같이, 제 1 와이어 클램퍼(3)가 닫힌 후에 제 2 와이어 클램퍼(2)가 열리고, 캐필러리(4)의 하단으로부터 길이 L2만큼 하방으로 배설되어 있는 도시하지 않은 와이어 본딩 장치에 설치된 커터(6)가 왕복동작하여와이어(1)를 절단하는 개소에 상처(1b)를 낸다. 이때, 커터(6)가 와이어(1)에 대향하도록 맞닿아 거의 동일하게 파고들기 때문에, 상처(1b)는 대향한 위치에 거의 동일한 크기로 내어진다(도 2 참조).
커터(6)가 퇴피한 후, 동도(g)에 나타낸 것과 같이 제 1 와이어 클램퍼(3)가 열리고, 캐필러리(4) 및 제 1 와이어 클램퍼(3)가 하강하고, 볼(1a)을 IC, LSI등의 전자회로소자(7)의 전극패드(8)에 압접시킨다. 다음에 캐필러리(4)에 초음파진동을 인가하고, 볼(1a)을 전극패드(8)에 본딩한다.
다음에 동도(h)에 나타낸 것과 같이 캐필러리(4)와 제 1 와이어 클램퍼(3)가 함께 상승하고, 이 상승도중에 제 1 와이어 클램퍼(3)가 닫힌다. 이로써, 동도(i)에 나타낸 것과 같이 동도(h)에 나타낸 상처(1b)부분에서 와이어(1)가 절단된다. 이 상처(1b)부분은 와이어(1)의 대항하는 위치에 동일한 크기로 내어지기 때문에 절단부는 흐트러지지 않고 똑같이 된다(도 3참조). 이로써, 도 1(i) 및 도 3에 나타낸 것과 같이 핀 형상 와이어 또는 범프(9)가 형성된다. 이 경우에 있어서의 핀 형상 와이어(1c)의 길이는 안정되고, 일정량의 길이 L4가 얻어진다.
동도(f)에 나타낸 것과 같이 와이어(1)에 커터(6)로 상처(1b)를 내는 공정은 볼(1a)을 전극패드(8)에 본딩하기 위하여 캐필러리(4)가 하강하기 전에 행하여진다. 따라서, 전극패드(8)와 캐필러리(4) 사이는 커터(6)를 배설하기에 충분한 간격이 있고, 하등의 지장은 없다. 또한 이미 밀집하여 동도(i)에 나타낸 핀 형상 와이어 또는 범프(9)가 형성되어 있는 경우에도 커터(6)는 핀 형상 와이어 또는 범프(9)에서 떨어진 상방으로 작동하기 때문에 커터가 핀 형상 와이어 또는범프(9)에 접촉하는 일도 없다. 이러한 것들에 의하여, 상처(1b)를 내는 와이어(1)의 부분에 제한은 없고, 와이어(1c)의 길이를 임의로 설정할 수 있다.
또한 제 2 와이어 클램퍼(2)를 이용함으로써, 도 1(e)에 나타낸 것과 같이 캐필러리(4)의 하단으로부터 일정량의 길이 L1만큼 와이어(1)를 연재시킬 수 있기때문에, 도 1(f)에 나타낸 것과 같이 미리 정하여진 와이어(1)의 위치에 상처(1b)를 낼 수 있다. 이로써, 볼(1a)로부터 상처(1b)까지의 길이 L3는 안정된 일정량으로 된다. 따라서, 도 1(i) 및 도 3에 나타낸 것과 같이 형성된 핀 형상 와이어 또는 범프(9)의 핀 형상 와이어(1c)의 길이가 일정하게 되고, 상기 길이 L3와 거의 동일한 안정된 일정량의 길이 L4가 얻어진다.
더욱이, 상기 실시의 형태에 있어서는 서로 대향하여 배설된 한쌍의 커터(6)로 상처(1b)를 내었지만, 한쪽만 커터(6)이고 다른쪽은 지지판이라도 좋다. 또한 커터(6)에 한정되지 않고 다른 상처내기 수단을 이용하여도 좋다.
본 발명은 캐필러리에 삽통된 와이어의 선단에 볼을 형성한 후, 캐필러리의 하단으로부터 와이어를 연재시키고, 와이어 본딩 장치에 설치된 상처내기 수단에 의하여 상기 볼과 상기 캐필러리 사이의 와이어의 부분에 상처를 내고, 상기 볼을 상기 캐필러리를 이용하여 전자회로등의 전극패드에 본딩하고, 다음에 캐필러리를 상승시킨 후에 와이어를 상방으로 잡아당겨 상기 상처 부분에서 와이어를 절단하여 핀 형상 와이어등을 형성하기 때문에, 전자회로소자등에 본딩된 볼로부터 상방의 와이어 길이를 임의로 설정할 수 있고, 또한 단가가 비싸게 들지 않으면서 핀 형상와이어의 길이가 일정하게 되고, 안정된 일정량의 길이가 얻어진다.

Claims (2)

  1. 삭제
  2. 캐필러리와 함께 상하로 움직이는 제 1 와이어 클램퍼와 상하로 움직이지 않는 제 2 와이어 클램퍼를 갖고 있는 와이어 본딩 장치를 이용하고, 제 2 와이어 클램퍼 및 제 1 와이어 클램퍼를 통하여 캐필러리에 와이어가 삽통되고, 상기 제 2 와이어 클램퍼를 열고, 상기 제 1 와이어 클램퍼를 닫은 상태로 캐필러리에 삽통된 와이어의 선단에 볼을 형성한 후, 상기 제 1 와이어 클램퍼를 열고, 상기 와이어에 걸려있는 백텐션의 작용에 의해 볼이 캐필러리의 하단에 맞닿고, 다음에 캐필러리 및 제 1 와이어 클램퍼를 하강시키고, 이어서 제 2 와이어 클램퍼를 닫은 후에 캐필러리 및 제 1 와이어 클램퍼를 상승시켜 캐필러리의 하단으로부터 와이어를 연재시키고, 다음에 제 1 와이어 클램퍼를 닫고, 제 2 와이어 클램퍼를 연 상태로 와이어 본딩 장치에 설치된 상처내기 수단에 의해 상기 볼과 상기 캐필러리 사이의 와이어 부분에 상처를 내고, 이어서 제 1 와이어 클램퍼를 열어 캐필러리 및 제 1 와이어 클램퍼를 하강시켜 상기 볼을 상기 캐필러리를 이용하여 전자회로소자등의 전극패드에 본딩하고, 다음에 캐필러리와 제 1 와이어 클램퍼를 상승시키고, 이 상승도중에 제 1 와이어 클램퍼를 닫고 와이어를 상방으로 잡아당겨 상기 상처 부분에서 와이어를 절단하여 핀 형상 와이어등을 형성하는 것을 특징으로 하는 핀 형상 와이어등의 형성방법.
KR10-2000-0071477A 1999-12-02 2000-11-29 핀 형상 와이어등의 형성방법 KR100393454B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-342996 1999-12-02
JP34299699A JP3566156B2 (ja) 1999-12-02 1999-12-02 ピン状ワイヤ等の形成方法

Publications (2)

Publication Number Publication Date
KR20010061981A KR20010061981A (ko) 2001-07-07
KR100393454B1 true KR100393454B1 (ko) 2003-08-02

Family

ID=18358140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0071477A KR100393454B1 (ko) 1999-12-02 2000-11-29 핀 형상 와이어등의 형성방법

Country Status (4)

Country Link
US (1) US6581283B2 (ko)
JP (1) JP3566156B2 (ko)
KR (1) KR100393454B1 (ko)
TW (1) TW469551B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2541440C (en) * 2003-10-06 2012-04-10 Saint-Gobain Isover Fire protection gate and correlated fire protection inset
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4679427B2 (ja) * 2006-04-24 2011-04-27 株式会社新川 ボンディング装置のテールワイヤ切断方法及びプログラム
JP4467631B1 (ja) * 2009-01-07 2010-05-26 株式会社新川 ワイヤボンディング方法
US8459530B2 (en) * 2009-10-29 2013-06-11 Asm Technology Singapore Pte Ltd Automatic wire feeding method for wire bonders
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9021682B2 (en) 2011-12-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for stud bump formation
US9314869B2 (en) * 2012-01-13 2016-04-19 Asm Technology Singapore Pte. Ltd. Method of recovering a bonding apparatus from a bonding failure
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) * 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8540136B1 (en) 2012-09-06 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for stud bump formation and apparatus for performing the same
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP5686912B1 (ja) * 2014-02-20 2015-03-18 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135220A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5014419A (en) * 1987-05-21 1991-05-14 Cray Computer Corporation Twisted wire jumper electrical interconnector and method of making
US6206273B1 (en) * 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135220A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法

Also Published As

Publication number Publication date
US6581283B2 (en) 2003-06-24
TW469551B (en) 2001-12-21
JP3566156B2 (ja) 2004-09-15
KR20010061981A (ko) 2001-07-07
US20010002607A1 (en) 2001-06-07
JP2001160566A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
KR100393454B1 (ko) 핀 형상 와이어등의 형성방법
KR100378024B1 (ko) 핀형상 와이어의 형성방법
JP4298665B2 (ja) ワイヤボンディング方法
US7815095B2 (en) Wire loop, semiconductor device having same and wire bonding method
US20070187467A1 (en) Method for forming a stud bump
US20070029367A1 (en) Semiconductor device
US10147693B2 (en) Methods for stud bump formation
JP2631013B2 (ja) バンプ形成方法
KR100424166B1 (ko) 만곡형상 와이어의 형성방법
KR100317698B1 (ko) 와이어 본딩방법
JP2007012642A (ja) ワイヤボンディング方法
KR100346514B1 (ko) 와이어 본딩방법
JPH09162226A (ja) 被覆ワイヤのワイヤボンディング方法
JP2969953B2 (ja) 半導体装置の製造方法及びその装置
JP2885242B1 (ja) ワイヤボンディング方法及び装置
JPH09162225A (ja) 被覆ワイヤのワイヤボンディング方法
JP2944592B2 (ja) リードの切断装置
JP2006054383A (ja) ワイヤボンディング方法
JP2007042764A (ja) バンプ形成方法、バンプ形状または半導体装置
JPS58134434A (ja) 半導体のワイヤボンデイング装置のクランパの作動方法
JPH11135542A (ja) ワイヤボンディング装置用キャピラリ
JPH0574779A (ja) バンプ形成方法
JP2006165447A (ja) 半導体装置の製造装置及び製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee