KR100393333B1

KR100393333B1 - 필드 에미터 구조를 형성하는 방법

Info

Publication number: KR100393333B1
Application number: KR10-1999-7009995A
Authority: KR
Inventors: 포터존디.; 차카로바가브리엘라에스.; 널요한엔.; 스핀트크리스토퍼제이.
Original assignee: 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드
Priority date: 1997-04-30
Filing date: 1998-02-10
Publication date: 2003-08-02
Also published as: DE69827801T2; JP4130233B2; EP0998597A4; KR20010020373A; WO1998049376A1; EP0998597A1; US5863233A; JP2002511182A; DE69827801D1; EP0998597B1; HK1024513A1

Abstract

제 1 전기도전층(202) 위에 놓인 절연층(206) 내에 캐비티(208)가 형성되어 있는 필드 에미터 구조를 형성하기 위한 방법이 개시된다. 구멍(212)을 갖는 제 2 전기도전층(210)이 캐비티상에 형성된다. 하부 리프트-오프층을 먼저 증착하지 않고 상기 제 2 전기도전층상에 직접 전자방출재료의 층(214)을 증착시킨다. 상기 전자방출재료는 상기 제 2 전기도전층의 구멍을 커버하고 캐비티내에 전자방출소자(216)를 형성한다. 상기 전자방출소자에 제 1 전위가 인가된다. 상기 전자방출재료의 클로져층에는 제 2 개방회로 전위가 인가된다. 필드 에미터 구조는 전기화학적 에칭제(220)에 노출되며 상기 전기화학 에칭제는 개방회로 전위로 바이어스된 전자방출재료를 에칭한다. 전자방출재료는, 전자방출소자를 에칭하지 않고 상기 제 2 전기도전층 위로부터 제거된다.

Description

필드 에미터 구조를 형성하는 방법{A method for forming a field emitter structure}

전계 방출 캐소드는 예컨대, 평판 디스플레이에 사용되는 전자 방출 장치이다. 전계 방출 캐소드 또는 "필드 에미터(field emitter)"는 적절한 극성 및 충분한 강도의 전계를 받을 때 전자를 방출한다. 도 1a에 전계 방출 캐소드를 제조하기 위해 사용되는 종래의 공정을 나타내는 측단면도를 종래 기술로서 도시했다. 보다 구체적으로, 도 1a의 종래 기술에 있어서, 제1 도전층 또는 "행(row) 전극(102)" 위에는 저항층(104)이 배치되어 있다. 상기 저항층(104)위에 배치된 금속간 유전층(106)내에는 캐비티(108)가 형성되어 있다. 도 1a의 종래 기술에 있어서, 제2 도전층 또는 게이트 전극(110)은 상기 금속간 유전층(106) 위에 존재한다. 구멍 또는 개구(112)가 캐비티(108) 바로 위에 게이트 전극(110)을 통해 형성된다. 상기 구멍(112)은 캐비티(108)내에 존재하는 필드 에미터를 형성하도록 사용된다. 일반적으로, 필드 에미터의 형성은 리프트-오프 또는 "분할층(parting layer)", 및 클로져층을 사용하여 부분적으로 달성된다. 그러나, 종래의 리프트-오프 및 클로져층 증착 및 제거 방법은 그와 관련된 심각한 단점을 수반한다.

종래의 기술을 도시한 도 1b는, 리프트-오프층(114)의 증착을 나타낸 측단면도이다. 리프트-오프층(114)은 예컨대 알루미늄의 경사진 물리적 기상 증착을 사용하여 형성된다. 화살표(118)는 리프트-오프층(114)의 증착의 경사 특성(angled nature)을 나타낸다. 리프트-오프층(114)의 경사 증착시에는 알루미늄과 같은 리프트-오프층 재료가 캐비티(108)의 저부에 퇴적되지 않도록 할 필요가 있다. 그러나, 종래 기술인 도 1b에 도시된 바와 같이, 일부 리프트-오프층 재료(115)가 캐비티(108)를 한정하는 측면을 따라 바람직하지 않게 증착될 수도 있다. 경사 증착을 달성하기 위해, 전체 필드 에미터 구조는 리프트-오프층(114)의 증착시 회전되어야 한다. 그 결과, 필드 에미터 구조의 제조 공정에는 많은 어려움, 비용, 및 복잡함이 수반된다. 또한, 리프트-오프층(114)은 게이트 전극(110)의 표면에 걸쳐 균일한 두께를 가져야 한다. 이 부가적인 균일성의 요구는 리프트-오프 증착 공정을 더욱 복잡하게 한다.

또한, 종래의 기술을 나타낸 도 1b에 있어서, 리프트-오프층(114)은 이와 관련된 다른 단점이 있다. 특히, 리프트-오프층(114)은 캐비티(108) 위의 구멍을 감소시킨다. 즉, 리프트-오프층(114)은 게이트 전극(110)에서 구멍(112)의 내경 부분에 부착된다. 그 결과, 구멍(112)의 직경이 실질적으로 감소된다. 따라서, 캐비티(108)상의 구멍은 리프트-오프층(114)내의 구멍(116)의 직경으로 제한된다. 따라서, 구멍(112)의 직경은 최종 직경(즉, 리프트-오프층(114)의 구멍(116)의 직경)이 소망하는 크기로 됨을 보장하도록 증가되어야 한다. 그러나, 게이트전극(110)에 있어서 구멍(112)의 직경을 증가시키는 것은 필드 에미터 구조의 성능특성을 저하시킬수 있다.

종래의 기술을 도시한 도 1c는, 클로져층(118)의 초기 형성을 나타낸 측단면도이다. 클로져층(118)은 예컨대, 몰리브덴과 같은 전자방출재료로 구성된다. 또한, 클로져층(118)을 형성하는 전자방출재료는 필드 에미터 구조(120)로써 도시된 바와 같이 캐비티(108)내로 증착된다. 통상적으로 전자방출재료는 예컨대, e-빔 증발 증착 방법을 사용하여 증착된다.

종래 기술을 도시한 도 1d는 전자방출재료의 완전한 증착을 나타낸 측단면도이다. 종래 기술인 도 1d에 나타낸 바와 같이, 클로져층(118)은 캐비티(108)를 완전히 밀봉한다. 또한, 종래 기술인 도 1c 및 1d에 도시된 바와 같이 전자방출재료가 증착될 때, 통상적으로 "스핀트형(Spindt-type)" 에미터(120)로 불리우는 전자 방출 구조가 캐비티(108)내에 형성된다(스핀트형 에미터는 스핀트 등에 의한 미국 특허 제3,665,241호에 상세히 기술되어 있으며, 본 명세서에 참조로 포함된다). 스핀트형 에미터(120)가 형성된 후, 클로져층(118)이 제거되어야 한다.

종래 기술을 도시한 도 1e는 클로져층(118)의 제거를 나타낸 측단면도이다. 상기 클로져층(118)의 제거시는 스핀트형 에미터(120)를 손상하거나 나쁜 영향을 미치지 않도록 주의해야 한다. 이와 같은 제거 공정은 클로져층(118) 및 스핀트형 에미터(120)가 동일한 전자방출재료로 형성되는 사실에 의해 더욱 복잡하게 된다. 종래 기술에서는 알루미늄 리프트 오프층(114)을 부식시키는 에칭제를 사용하여 리프트-오프층(114)을 에칭함으로써 클로져층(118)을 제거한다. 그 결과, 리프트-오프층(114)은 하부 게이트전극(110)으로부터 "리프트" 되고, 이에 따라 도 1e에 도시한 바와 같이 클로져층(118)을 제거한다. 그러나, 종래 기술의 리프트-오프층 에칭제는 클로져층(118) 또는 스핀트형 필드 에미터(120)의 전자방출재료를 부식시키지 않는다. 바람직하지 않게도, 이와 같은 리프트-오프 공정은 파편(flake) 또는 오염 덩어리(chunk)(122a-122c)를 발생하며, 이것이 에칭제를 오염시킨다. 파편 또는 덩어리(122a-122c)는 또한, 덩어리(122c)로 도시된 바와 같이, 캐비티(108)내에 재증착되며, 그 캐비티에 형성된 스핀트형 에미터의 순도를 위태롭게 한다. 그 결과, 스핀트형 에미터가 심하게 손상되거나 게이트 전극(110)과 단락되기도 한다. 따라서, 종래 기술의 "리프트-오프" 클로져층 제거방법은 바람직하지 않은 결과를 포함하게 된다.

따라서, 리프트-오프층을 제조함에 있어서 복잡성과 곤란성을 제거한 클로져층 증착과 제거방법을 필요로 한다. 또한, 게이트 전극 구멍의 직경을 실질적으로 제한하지 않는 클로져층 증착 및 제거방법이 필요하다. 또한, 에미터 캐비티내에 클로져층의 일부의 유해한 재증착을 감소시키는 클로져층 증착 및 제거방법이 필요하다.

본 발명은 평판 디스플레이 분야에 관한 것이다. 특히, 본 발명은 필드 에미터 구조내의 클로져층(closure layer)의 증착 및 제거 방법에 관한 것이다. 또한, 본 발명은 개방 회로 전기화학적 리프트 오프를 이용한 필드 에미터 제조 방법에 관한 것이다.

첨부된 도면은 본 명세서내에 병합되어 명세서의 일부를 형성하고, 본 발명의 실시예를 나타내며, 발명의 상세한 설명과 함께 본 발명의 원리를 설명하도록 되어있다.

도 1a는 종래 기술의 리프트 오프층의 증착 이전의 필드 에미터 구조의 측단면도,

도 1b는 리프트 오프층의 증착을 나타내는 측단면도,

도 1c는 클로져층의 초기 형성을 나타내는 측단면도,

도 1d는 전자방출재료의 완성된 증착 상태를 나타내는 측단면도,

도 1e는 리프트 오프 제거공정을 나타내는 측단면도,

도 2a는 본 발명에 따른 필드 에미터 구조를 제조하도록 사용되는 초기 형성공정을 나타내는 측단면도,

도 2b는 본 발명에 따른 게이트 전극상으로의 직접적인 전자방출재료의 초기 증착을 나타내는 측단면도,

도 2c는 본 발명에 따른 완성된 클로져층과 전자방출소자를 나타내는 측단면도,

도 2d는 본 발명에 따른 전자화학 셀내의 필드 에미터 구조의 개략적인 측단면도, 및

도 2e는 본 발명에 따른, 그에 접속된 전극과 그로부터 제거된 클로져층을 갖는 필드 에미터 구조의 측단면도이다.

본 발명은 리프트 오프층을 제조함에 있어서 복잡성과 곤란성을 제거하고, 게이트 전극 구멍의 직경을 실질적으로 제한하지 아니하며, 에미터 캐비티내에서 클로져층의 일부의 유해한 재증착을 감소시키는 클로져층 증착 및 제거 방법을 제공한다.

구체적으로 일 실시예에서, 본 발명은 제1 전기 도전층을 덮는 절연층내에 형성된 캐비티를 갖는 구조를 생성한다. 또한, 본 발명은 상기 절연층내의 상기 캐비티 위로 형성된 구멍을 갖는 제2 전기 도전층을 생성한다. 본 실시예는 하부의 리프트 오프층을 먼저 증착하지 않고 상기 제2 전기 도전층상에 직접 전자방출재료로 된 층을 증착한다. 그렇게 함으로써, 전자방출재료는 상기 제2 전기 도전층내의 구멍을 피복하고 상기 캐비티내에 전자방출소자를 형성한다. 본 발명에서는 상기 제1 전기도전층에 대해 제1 바이어스 전위를 인가하여, 제1 바이어스 전위가 상기 캐비티내에 형성된 전자방출소자로 전달되도록 한다. 또한, 본 발명에서는 제2 전기도전층에 제2 바이어스 전위를 인가하여, 제2 바이어스 전위가 전자방출재료의 층으로 전달되도록 한다. 본 실시예에서, 제2 바이어스 전위는 개방회로전위를 포함한다. 본 발명에서는 필드 에미터 구조를 전기화학적 에칭제에 노출시키고 전기화학적 에칭제가 개방회로 전위에서 전자방출재료를 에칭한다. 그렇게 함으로써, 제1 바이어스 전위의 적절한 선택에 의해, 전자방출재료의 층은 상기 캐비티내에 형성된 전자방출소자를 실질적으로 에칭하지 않고 상기 제2 전기도전층 위로부터 제거된다.

따라서, 본 발명은 위쪽의 클로져층을 증착하기 전에 리프트 오프층을 증착할 필요성을 제거한다. 따라서, 복잡한 제조 요건 및 종래의 리프트 오프층의 사용과 관련된 많은 결함이 본 발명에 의해 제거된다.

본 발명의 다른 목적과 장점은 본 발명이 속한 분야에서 통상의 지식을 가진 자라면 이하의 첨부된 도면에 나타난 바람직한 실시예의 상세한 설명을 이해한 후에는 자명해질 것이다.

본 발명의 바람직한 실시예에 대해 첨부 도면에 도시된 사항을 참조하여 설명한다. 본 발명이 바람직한 실시예와 관련하여 설명되지만, 그 실시예로 한정되는 것은 아니다. 그와 반대로, 본 발명은 첨부된 특허청구의 범위에 정의된 본 발명의 범위 및 정신내에 포함될 수 있는 균등물, 변형 및 치환을 커버하도록 의도된다. 또한, 이하의 본 발명의 상세한 설명에서 다양한 구체적인 사항이 본 발명의 충분한 이해를 제공하기 위해 설명된다. 그러나, 당업자에게는 본 발명이 그러한 구체적인 사항없이 실시될 수 있다는 것이 자명하다. 다른 예에서, 공지된 방법, 공정, 소자 및 회로는 본 발명의 양태를 불필요하게 불명료하게 하지 않도록 상세히 설명되지 않는다.

도 2a를 참조하면, 본 발명에 따른 필드 에미터 구조를 제조하는 데 사용되는 초기 형성 공정을 나타내는 측면도가 도시되어 있다. 도 2a에 도시된 바와 같이, 제1 도전층 또는 행 전극(202)은 그 위에 배치된 저항층(204)을 구비한다(그러나, 본 발명은 예를 들면, 제1 도전층이 저항층 일부의 아래에만 존재하는 다양한 다른 구성에도 적합하다). 금속간 절연층(206)은 예를 들면, 이산화 실리콘으로 구성되고, 저항층(204) 위에 배치된다. 캐비티(208)는 금속간 절연층(206)내에 형성된다. 제2 도전층 또는 게이트 전극(210)은 금속간 절연층(206) 위에 존재한다. 구멍 또는 개구(212)는 캐비티(208) 바로 위의 게이트 전극(210)을 통해 형성된다. 구멍(212)은 캐비티(208)내에 존재하는 필드 에미터를 형성하도록 사용된다.

도 2b를 참조하면, 본 발명에 따른 필드 에미터 구조상의 전자방출재료의 초기증착을 나타내는 측단면도가 도시되어 있다. 도 2b에 도시된 바와 같이, 전자방출재료는 클로져층(214)을 형성하도록 게이트 전극(210) 상에 직접 증착된다. 따라서, 본 발명에서는 하부의 리프트 오프층을 필요로 하지 않는다. 그 결과, 본 발명에서는 종래의 리프트 오프층의 형성과 관련된 고비용의 시간 소모적이며 복잡한 제조공정이 소거된다. 또한, 본 발명의 클로져층(214)은 종래의 리프트오프층의 정확한 균일성 요건에 의해 한정되지 않는다. 따라서, 본 발명의 클로져층(214)은 리프트 오프층의 증착과 관련된 공정 제한요인없이 증착될 수 있다.

본 실시예에서, 클로져층(214)의 전자방출재료는 예를 들면, 전자빔(e-빔) 증발기술과 같은 물리적 기상증착을 사용하여 증착된 몰리브덴으로 구성된다. 몰리브덴이 본 실시예에서 전자방출재료로 사용되지만, 본 발명은 다양한 다른 증착 기술을 사용하여 증착된 다른 전자방출재료의 사용에도 적합하다.

도 2b를 다시 참조하면, 게이트 전극(210) 바로위에 증착된 전자방출재료는 에미터(216)로서 도시된 바와 같이 캐비티(208)내로 증착된다. 종래의 방법과 달리, 에미터(216)의 직경은 게이트 전극(210)내의 구멍(212)의 직경의 실제적인 감소에 의해 위태로운 상태로 되지 않는다. 즉, 게이트 전극(210)의 구멍(212)의 직경은 그 의 내경 주위의 리프트오프층 재료의 축적에 의해 감소되지 않는다. 따라서, 종래의 방법과 달리, 게이트 전극(210)의 구멍(212)의 직경을, 에미터 증착을 개시할 때의 직경이 원하는 정도로 크게 될 수 있도록, 증가시킬 필요가 없다. 그 결과, 본 발명의 필드 에미터 구조의 성능 특성은 게이트 전극(210)내에 구멍(212)의 직경을 증가시켜야 함에 의해 감소되지 않는다.다음 도 2c를 참조하면, 본 발명에 따른 완성된 클로져층과 전자방출소자를 도시한 측단면도가 도시된다. 도 2c에 도시된 바와 같이, 클로져층(214)은 게이트 전극(210) 바로 위에 형성되며, 캐비티(208)를 완전히 밀봉한다. 또한, 전자방출재료가 게이트 전극(210)의 구멍(212)을 통해 증착됨에 따라, 스핀트형 에미터(216)가 캐비티(208)내에 형성된다. 종래의 필드 에미터 구조와 달리, 본 발명에서 스핀트형 에미터(216)의 크기 및 높이는 캐비티(208)상의 층내에서 제한되고 좁아진 구멍에 의해 유해한 영향을 받지 않는다. 그 결과, 본 발명은 게이트 전극(210) 근방에 스핀트형 에미터(216)의 첨단(tip)을 유지하면서도 금속간 유전체 두께에 대한 구멍 직경(212)의 비가 감소될 수 있도록 한다.

도 2d를 참조하면, 본 발명에 따른 전기화학 셀내의 필드 에미터 구조의 개략적인 측단면도가 도시되어 있다. 스핀트형 에미터(216)를 노출시키도록, 클로져층(214)이 게이트 전극(210)의 표면으로부터 제거되어야만 한다. 본 실시예에서, 전기화학 셀은 게이트 전극(210)의 표면으로부터 클로져층(214)을 제거하도록 사용된다. 도 2d에 도시된 바와 같이, 통상 참조부호(218a, 218b)로 도시된 벽이 전기화학적 에칭제로서 작용할 수 있는 전기분해 용액의 에칭제(220)를 둘러싸고 있다. 필드 에미터 구조는 전기분해 용액 에칭제에 담그어 지거나 그렇지 않으면 전기화학적 에칭제(220)에 노출된다. 본 발명은 여러 가지 타입의 전기화학적 에칭제의 사용에도 적합하다.

도 2d를 참조하면, 전위상태 제어 시스템(potentiostat control system)(222)은 그로부터 연장되는 전극 도전체(224, 226, 228)를 가진다. 전극 도전체(224)는 스위치(225)와 전극 도전체(227)를 통해 게이트 전극(210)에 접속된다. 전극 도전체(226)는 기준 전극(230)에 접속된다. 유사하게, 전극 도전체(228)는 대향 전극(232)에 접속된다. 전극 도전체(224)는 전극 도전체(238)에 의해 전압 공급원(234)에도 접속된다. 다른 전극 도전체(236)는 전압 공급원(234)과 행 전극(202) 사이에 접속된다. 전압 공급원(234)을 이용함으로써, 본 발명은 필요시에 게이트 전극(210)과 행 전극(202) 사이에 전위차를 유지할 수 있다. 본 실시예에서, 기준 전극(230)은 예를 들면, 은/염화은/액상 염화칼륨과 같은 재료로 형성되어, 전기화학적 에칭제를 통해 흐르는 전류의 양에 실질적으로 종속되지 않는 비율로 전기화학 에칭제와 이온을 용이하게 교환한다.

도 2d로부터 스핀트형 에미터(216)는 저항층(204)을 통해 행 전극(202)에 전기적으로 접속되는 것을 알 수 있다. 유사하게, 클로져층(214)은 게이트 전극(210)에 전기적으로 접속된다. 본 발명에 따르면, 게이트 전극(210)은 개방 회로 전위와 동일한 전위에 있다. 게이트 전극(210)에 전기접속된 결과로서, 클로져층(214)은 개방 회로 전위에 있다. 반면에, 보호 바이어스는 행 전극(202)에 인가된다. 행 전극(202)에 전기 접속된 결과, 스핀트형 에미터(216)도 그에 인가된 보호 바이어스를 가진다.

본 발명에서, 전기화학적 에칭제는 클로져층이 개방회로 전위에 있을 때 클로져층을 에칭한다. 따라서, 일 실시예에서 스위치(225)는 폐쇄되고 게이트 전극(210)과 클로져층(214)이 전위상태 제어 시스템(222)에 의해 개방 회로 전위로 유지되는 반면에, 전극(202)은 개방 회로 전위에 대해 부의 전위로 유지된다. 그 결과, 개방 회로전위는 클로져층(214)으로 전달되는 반면, 보호성의 실질적인 "비에칭" 전위는 스핀트형 에미터(216)에 전달된다. 따라서, 전기화학적 에칭제는 스핀트형 에미터(216)에 실질적인 영향을 미치지 않고 클로져층(214)을 에칭한다.

본 발명의 다른 실시예에서, 스위치(225)는 개방되고 게이트 전극(210)과 클로져층(214)은 전극 바이어스없이 개방 회로 전위로 유지되는 반면, 전극(202)은 개방회로 전위에 대해 부의 전위로 유지된다. 다시, 전기화학적 에칭제는 클로져층(214)(개방회로전위로 남아있는)을 스핀트형 에미터(216)에 영향을 미치지 않고 에칭한다. 게이트 전극(210)이 전극 바이어스 없이 개방 회로 전위에 있는 실시예에서, 기준 전극(230)에 대해 측정된 게이트 전극(210)의 개방회로 전위값은 클로져층 제거 과정의 종결지점(endpoint)을 결정하는데 사용된다.

또한, 본 발명은 개방회로전위에서 에칭하기 때문에, 전기화학 에칭제가 클로져층(214)의 덩어리나 파편에 의해 오염되지 않는다. 즉, 클로져층(214)의 덩어리나 파편이 게이트 전극(210)으로부터 에칭제(220)로 분리되면, 덩어리는 개방회로전위에서 유지된다. 따라서, 클로져층 재료의 덩어리는 전기화학적 에칭액 또는 필터를 오염시키는 대신에 용해된다. 또한, 클로져층 재료의 덩어리나 파편을 용해함으로써, 본 발명은 클로져층(214)의 덩어리나 파편이 캐비티(208)내에 재증착될 가능성을 감소시킨다. 따라서, 본 발명에서는 종래의 리프트 오프 과정을 이용하는 대신에 클로져층(214)을 용해한다. 그 결과, 클로져층(214)은 도 2e에 도시된 바와 같이 도 2d의 전기화학적 에칭제(220)의 배스(bath)나 캐비티(208)를 오염시키지 않고 완전히 제거된다.

도 2e를 참조하면, 클로져층(214)이 실질적으로 충분하게 게이트 전극(210)으로부터 제거된 후의 필드 에미터 구조가 도시되어 있다. 다음에, 전체 필드 에미터 구조는 도 2d의 전기화학적 에칭제(220)로부터 제거될 것이다. 일부 전기화학적 에칭제(220)는 필드 에미터 구조상에 남아있기 때문에, 본 발명의 상기한 실시예에서 전압 공급원(234)이 보호성 비에칭 전위를 전극 도전체(236)를 통해 행 전극(202)에 계속 인가한다. 보호성 비에칭 전위는 전기화학적 에칭제가 필드 에미터 구조로부터 실질적으로 제거될 때 까지(예를 들면, 린스 공정에 의해) 유지된다. 그렇게 함으로써, 본 발명에서는 필드 에미터 구조가 전기화학적 에칭제(220)에 의해 제거될 때로부터 필드 에미터 구조가 깨끗하게 린스될 때까지 스핀트형 에미터(216)의 바라지 않는 에칭이 발생하는 것을 방지한다.

도 2d를 참조하면, 본 실시예에서, 행 전극(202)에 전극 도전체(236)을 통해 전달되는 보호성 비에칭 전위는 수백 밀리볼트의 단위이다. 총 에칭시간은 대략 5 내지 30 분 단위이다. 이러한 전압 전위와 에칭 시간이 본 실시예에서 사용되지만, 본 발명은 다른 전압 전위와 에칭 시간의 사용에도 적합하다.

또 다른 실시예에서, 행 전극(202)에 인가된 전위는 클로져층(214) 및 스핀트형 에미터(216)가 동시에 에칭되도록 변경된다. 즉, 스핀트형 에미터(216)는 클로져층(214)이 에칭되는 속도보다 훨씬 낮은 속도로 에칭된다. 그렇게 함으로써, 본 실시예는 위에 덮힌 게이트 전극에 스핀트형 에미터를 유해하게 접속할 수 있는 클로져층(214) 재료의 덩어리나 조각을 제거하거나 에칭해 버리는 데 효과가 있다. 그러한 실시예에서, 스핀트형 에미터(216)의 에칭 속도는 행 전극(202)에 인가된 전위가 개방 회로 전위에 도달함에 따라 증가할 것이다. 또한, 클로져층(214)에 대한 스핀트형 에미터(216)의 에칭 속도는 저항층(204)에 의해 제공된 임피던스를 조정함으로써 변화될 수 있다.

또 다른 이점으로서, 본 발명에서는 산화층 또는 다른 방해물이 게이트 전극(210)과 클로져층(214) 사이에 존재할 지라도 클로져층(214)을 에칭할 수 있다. 즉, 클로져층(214)은 전기적으로 게이트 전극(210)으로부터 절연되어 있을지라도 개방회로전위에 있을 것이다. 따라서, 본 발명은 리프트 오프층을 제조하는데 필요한 복잡성과 곤란성을 제거한 클로져층 증착과 제거 방법을 제공한다. 또한, 본 발명은 게이트 전극 구멍 직경을 제한하지 않는 클로져층 증착 및 제거방법을 제공한다. 또한, 본 발명은 에미터 캐비티내에 클로져층 일부의 유해한 재증착을 감소시키는 클로져층 증착 및 제거방법을 제공한다.

본 발명은 에미터와 클로져층이 제1 및 제2층으로 구성되는 다층 에미터에도 적합하다. 상기한 실시예에서 기재된 방식으로 제1층만을 에칭하여 클로져층을 제거할 수 있다. 이 방법은 경사 증발된 분할층에 대한 요건을 제거하는 이점을 가지며 상기 구멍 직경을 제한하지 않는다. 제1층은 그의 에칭 특성을 고려하여 선택되고 제2층은 그의 방출 특성을 고려하여 선택된다. 층의 이러한 결합 중 하나가 니켈 위의 몰리브덴이다.

본 발명의 구체적인 실시예의 상기한 내용은 설명을 위한 목적으로 제공된다. 상기한 설명은 본 발명을 개시된 정확한 형태로 제한하지 않으며 명백하게 많은 변형과 변화가 상기한 개시사항에 비추어 가능하다. 실시예들은 본 발명의 원칙과 그 실제적인 응용을 가장 잘 설명하도록 선택되고 기술되어, 당업자가 본 발명 및 고려된 특정 용도에 적합하도록 다양한 변형을 갖는 다양한 실시예를 최대한 이용하도록 한다.

Claims

제1 전기 도전층(202)의 일부를 덮는 절연층(206)내로 형성된 캐비티(208) 및 상기 캐비티(208) 위로 형성된 구멍(212)을 갖는 제2 전기 도전층(210)을 구비한 필드 에미터 구조에서 클로져층(214)을 도포하고 제거하는 방법으로서,

a) 상기 제2 도전층(210) 위로 전자방출재료의 층(214)을 증착하여 상기 전자방출재료가 상기 제2 전기 도전층(210)내의 상기 구멍(212)을 커버하고 상기 캐비티(208)내에 전자방출소자(216)를 형성하도록 하는 단계;

b) 상기 제1 전기 도전층(202)에 전위를 인가하는 단계;

c) 상기 제2 전기 도전층(210)에서 개방회로 전위를 갖도록 하여 상기 개방회로 전위가 상기 전자방출재료의 층(214)에 전달되도록 하는 단계; 및

d) 상기 전자방출재료의 층(214)이 상기 필드 에미터구조로부터 제거되도록 전기화학 에칭제에 상기 필드 에미터 구조를 노출시키는 단계를 포함하는 방법.
필드 에미터구조의 전자방출소자(216)를 에칭하지 않고 상기 필드 에미터 구조의 클로져층(214)을 에칭하는 방법으로서,

a) 그 안에 형성된 캐비티(208)를 갖는 절연층(206)의 하부에 있는 제1 전기 도전층(202)으로 전위를 인가하는 단계;

b) 상기 절연층(206)을 덮는 제2 전기 도전층(210)에서 개방회로 전위를 갖는 단계로서, 상기 제2 전기 도전층(210)은 그를 통해 형성된 구멍(212)을 가지며, 상기 구멍(212)이 상기 절연층(206)내의 상기 캐비티(208) 위에 배치되는 단계; 및 c) 상기 필드 에미터 구조를 전기화학적 에칭제에 노출시켜 상기 제2 전기 도전층(210) 위로 배치된 전자방출재료로 형성된 상기 클로져층(214)이 상기 캐비티(208) 내에 배치되며 전자방출재료로 형성된 상기 전자방출소자(216)를 에칭하지 않고 상기 필드 에미터구조로부터 제거되도록 하는 단계를 포함하는 방법.
필드 에미터 구조를 형성하는 방법으로서,

a) 제1 전기 도전층(202) 위를 덮는 절연층(206)내에 형성된 캐비티(208) 및 상기 캐비티(208)위로 형성된 구멍(212)을 갖는 제2 전기 도전층(210)을 구비한 구조를 형성하는 단계;

b) 하부의 리프트 오프층을 먼저 증착하지 않고 상기 제2 전기 도전층(210) 바로 위로 전자방출재료의 클로져층(214)을 증착하여 상기 전자방출재료가 상기 제2 전기 도전층(210)내의 상기 구멍(212)을 커버하고 상기 캐비티(208)내에 전자방출소자(216)를 형성하도록 하는 단계;

c) 상기 제1 전기 도전층(202)에 제1 전위를 인가하여, 상기 제1 전위가 상기 캐비티(208)내에 형성된 상기 전자방출소자(216)로 전달되도록 하는 단계;

d) 상기 제2 전기도전층(210)에서 개방회로전위를 갖도록 하여 상기 개방회로전위가 상기 전자방출재료의 층(214)으로 전달되도록 하는 단계; 및

e) 상기 필드 에미터 구조를 상기 전기화학적 에칭제에 노출시켜, 상기 전자방출재료가 상기 개방회로전위로 바이어스될 때 상기 전기화학적 에칭제가 상기 전자방출재료를 에칭하여 상기 전자방출재료의 층(214)이 상기 필드 에미터구조로부터 상기 캐비티(208)내에 형성된 상기 전자방출소자(216)를 에칭하지 않고 제거되도록 하는 단계를 포함하는 방법.
제1항에 있어서, 상기 단계 (a)는 하부의 리프트 오프층을 먼저 증착하지 않고 상기 제2 전기 도전층(210) 바로 위로 전자방출재료의 층(214)을 증착하는 단계를 더 포함하는 방법.
제1항 또는 제2항에 있어서, 상기 단계 (b)는 상기 전위를 상기 제1 전기 도전층(202)에 인가하여 상기 전위가 상기 캐비티(208)내에 형성된 상기 전자방출소자(216)로 전달되도록 하는 단계를 더 포함하는 방법.
제1항에 있어서, 상기 단계 (d)는 상기 필드 에미터 구조를 상기 전기화학적 에칭제에 노출시켜 상기 전자방출재료가 상기 개방회로전위에 있을 때 상기 전기화학적 에칭제가 상기 전자방출재료를 에칭하여 상기 전자방출재료의 층(214)이 상기 캐비티(208)내에 형성된 상기 전자방출소자(216)를 에칭하지 않고 상기 필드 에미터 구조로부터 제거되도록 하는 단계를 더 포함하는 방법.
제1항에 있어서, 상기 단계 (a)는 다층 에미터 구조가 형성되도록 상기 제2 전기 도전층(210)위로 서로 다른 조성을 갖는 두 층을 증착하는 단계를 더 포함하는 방법.
제2항에 있어서, 상기 단계 (c)는 하부의 리프트 오프층을 요구하지 않고 상기 제2 전기 도전층(210)으로부터 직접 상기 전자방출재료의 상기 클로져층(214)을 제거하는 단계를 더 포함하는 방법.
제1항 또는 제2항에 있어서, 상기 단계 (a)는 상기 전위를 상기 제1 전기 도전층(202)에 인가하여 상기 전위가 상기 캐비티(208)내에 배치된 상기 전자방출소자(216)로 전달되도록 하는 단계를 더 포함하는 방법.
제2항에 있어서, 상기 단계 (b)는 상기 개방회로전위에 있는 상기 제2 전기 도전층(210)을 가짐으로써 상기 개방회로전위가 상기 전자방출재료의 상기 클로져층(214)으로 전달되도록 하는 단계를 더 포함하는 방법.
제2항에 있어서, 상기 단계 (c)는 상기 필드 에미터 구조를 상기 전기화학 에칭제에 노출시켜 상기 전자방출재료가 상기 개방회로전위로 바이어스될 때 상기 전기화학 에칭제가 상기 전자방출재료를 에칭하는 단계를 더 포함하는 방법.
제1항 또는 제3항에 있어서, 상기 단계 (a)는 상기 제2 전기 도전층(210) 바로 위로의 물리적 기상증착에 의해 상기 제2 전기 도전층(210)위에 상기 전자방출재료의 층(214)을 증착하는 단계를 더 포함하는 방법.
제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 개방 회로 전위를 갖는 단계에서 :

(d1) 제2 전위를 상기 제2 전기 도전층(210)에 인가하여, 상기 제2 전위가 상기 개방 회로 전위와 동일한 값을 갖도록 하는 단계를 더 포함하는 방법.
제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 제2 전기 도전층(210)은 그에 인가된 제2 전위를 갖지 않고 개방회로전위로 남아있는 방법.
제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 기준 전극(230)을 사용하여 상기 필드 에미터 구조를 노출시키는 단계의 상기 전자방출재료 제거 공정의 종결지점을 결정하는 단계를 더 포함하는 방법.
제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 필드 에미터 구조가 상기 전기화학적 에칭제로부터 제거됨에 따라 상기 전기화학적 에칭제가 상기 필드 에미터 구조로부터 제거될 때까지 상기 전위를 상기 제1 전기 도전층(202)에 계속적으로 인가하고 상기 제2 전기 도전층(210)을 상기 개방회로전위로 계속적으로 유지하는 단계를 더 포함하는 방법.