JPH097500A

JPH097500A - 電界放出素子およびその製造方法

Info

Publication number: JPH097500A
Application number: JP15584495A
Authority: JP
Inventors: Masatoshi Utaka; 正俊右高; Sashiro Kamimura; 佐四郎上村; Mitsuaki Morikawa; 光明森川; Kazutami Chin; 和民陳
Original assignee: Ise Electronics Corp
Current assignee: Noritake Itron Corp
Priority date: 1995-06-22
Filing date: 1995-06-22
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】電子放出電界の低下，素子特性の安定化，長
寿命化および高信頼性を達成させる。【構成】チップ４の先端部の周縁部を囲むゲート電極
５の開口部６の内側には、チップ４の先端部方向に向か
って例えばニッケル，銅，白金または金などからなるリ
ング状の金属メッキ層７が積層して形成され、ゲート電
極５の開口部６の内径を小さくして構成され、これによ
ってチップ４の先端部と、ゲート電極５の開口部６の内
側に形成された金属メッキ層７との間の距離が短縮され
るので、シリコン基板１とゲート電極５との間に供給さ
れる駆動電圧を大幅に下げることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界の印加により半導
体または金属から真空中に電子を取り出す電界放出素子
およびその製造方法に係わり、特にゲート電極構造およ
びその形成方法に関するものである。

【０００２】

【従来の技術】図３は、従来より提案されているこの種
の電界放出素子の構成を説明する図であり、図３（ａ）
は要部拡大断面図，図３（ｂ）は上方から見た平面図で
ある。図１において、寸法が約２ｍｍ角の低抵抗シリコ
ン基板１上には、そのほぼ中央部分に擂り鉢状の開口部
２を有するシリコン絶縁膜３が形成され、この開口部２
内の底部には、露出したシリコン基板１上に同一のシリ
コン部材からなる微小円錐状の突起（以下、チップとい
う）４が突出して一体的に形成されている。

【０００３】また、このシリコン絶縁膜３上の開口部２
の周辺部には、例えばＭｏ材などからなるゲート電極５
が、その開口部６をシリコン絶縁膜３の開口部２に一致
させて形成されている。この場合、このゲート電極５
は、その開口部６の内径がシリコン絶縁膜３の開口部２
の開口径よりも小さくし、開口部６の周縁部がチップ４
の先端部に近接して形成される構造となっている。

【０００４】そして、このゲート電極５とシリコン基板
１との間に、ゲート電極５が正となる数百ボルトの直流
駆動電圧を印加することにより、チップ４の先端部に電
界が集中し、このチップ４の先端部から電子が開口部６
を通過して上方に向かって例えば扇状に放出される。な
お、この種の電界放出素子は、例えば光源用表示管の電
子ビームを放出する電子銃部として適用されている。

【０００５】このように構成される電界放出素子では、
可能な限り低い駆動電圧でチップ４から効果的に電子を
真空中に放出させるためにチップ４の先端部を曲率半径
１０ｎｍ程度に鋭く尖らせて形成することおよびゲート
電極５の開口部６の開口径を小さくしてその周縁部をチ
ップ４の先端部に可能な限り近づけて形成することが必
要であった。

【０００６】

【発明が解決しようとする課題】しかしながら、ゲート
電極５をその開口部６の開口径を小さくしてその周縁部
をチップ４の先端部に近づけて形成する電子銃の構造
は、極めて微細な加工技術が要求されるので、技術的に
極めて難しく、製造歩留まりが悪く、また、均一な形状
を有するゲート電極５の作製が困難であった。

【０００７】このような電子銃構造の作製が困難な理由
としては、チップ４の先端部と、ゲート電極５の開口部の６周縁
部との間の距離は、高々１〜２μｍ程度であり、真空蒸
着法，フォトリソグラフィ法を用いて形成する場合には
極めて高度な精度が要求される。チップ４は、一枚の基板内に一度に数千〜数万個が作
製されるので、同一基板内での均一性を保つことが難し
い。などである。

【０００８】また、ゲート電極５の開口部６の周縁部が
チップ４から離れ過ぎていると、高い駆動電圧を印加しないと、電子放出が行われな
い。高い駆動電圧を印加すると、その駆動電圧によって残
留ガスのイオン化が起こり、このイオンがチップ４の表
面をスパッタエッチングしてチップ４の損傷が大きくな
って素子特性のばらつき，チップ４の消耗が顕著とな
る。などデメリットがあった。

【０００９】したがって、本発明は、前述した従来の課
題を解決するためになされたものであり、その目的は、
電子放出電界の低下，素子特性の安定化，長寿命化およ
び高信頼性を達成できる電界放出素子を提供することに
ある。また、電界放出素子の製造を高歩留まり，高量産
化を実現可能とする電界放出素子の製造方法を提供する
ことにある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために本発明による電界放出素子は、ゲート電極の開
口部内側に錐状突起（チップ）方向に向かって突出する
金属メッキ層を設け、実質的にゲート電極開口部の開口
径を小さくしたものである。

【００１１】また、本発明による電界放出素子の製造方
法は、シリコン基板上に第１の絶縁層を形成する工程
と、この第１の絶縁層を所定の大きさの寸法に加工して
複数の絶縁層パターンを形成する工程と、この絶縁層パ
ターンをマスクとしてシリコン基板をエッチングして錐
状突起を形成する工程と、シリコン基板の少なくとも表
面に第２の絶縁層を形成する工程と、この第２の絶縁層
上に第２の絶縁層よりも膜厚の厚い第３の絶縁層を形成
する工程と、この第３の絶縁層上にゲート電極層を形成
する工程と、このゲート電極層上に第４の絶縁層を形成
する工程と、ゲート電極層の錐状突起側端面に電解メッ
キを行って錐状突起の表面を覆う第２の絶縁層に達する
部位まで金属メッキ層を成長する工程と、錐状突起の表
面を覆う第２の絶縁層およびゲート電極層上の第４の絶
縁層をエッチング除去するとともに錐状突起上に形成さ
れた絶縁層パターン，第３の絶縁層，ゲート電極層およ
び第４の絶縁層の積層構造を除去する工程とから形成さ
れる。

【００１２】

【作用】本発明においては、ゲート電極の開口部の内側
にリング状の金属メッキ層を設けたことにより、実質的
にゲート電極開口部の開口径が小さくなるので、チップ
の先端部と、ゲート電極の開口部の周縁部との間の距離
が小さくなる。

【００１３】

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明による電界放出素子の一実施
例による構成を説明するための図であり、図１（ａ）は
要部断面図を、図１（ｂ）は上方から見た平面図をそれ
ぞれ示し、図３と同一部分には同一符号を付してある。
図１において、図３と異なる点は、チップ４の先端部の
周縁部を囲むゲート電極５の開口部６の内側には、チッ
プ４の先端部方向に向かって例えばニッケル，銅，白金
または金などからなるリング状の金属メッキ層７が積層
して形成され、ゲート電極５の開口部６の内径を小さく
して構成されている。

【００１４】このような構成によれば、チップ４の先端
部と、ゲート電極５の開口部６の内側に形成された金属
メッキ層７との間の距離が短縮されるので、シリコン基
板１とゲート電極５との間に供給される駆動電圧を大幅
に下げることができる。なお、チップ４は、１つの構造
について説明したが、蛍光表示管などに使用するとき
は、シリコン基板１上に多数のチップ４を形成する。

【００１５】次にこのように構成された電界放出素子の
製造方法について説明する。図２（ａ）〜（ｇ）は、本
発明による電界放出素子の製造方法の一実施例を説明す
るための各工程における断面図である。まず、図２
（ａ）に示すように比抵抗が数Ω・ｃｍの低抵抗シリコ
ン基板１１を熱酸化法により全面酸化し、表面に厚さ約
０．４μｍのＳｉＯ₂ 層１２を形成する。次にこのＳｉ
Ｏ₂ 層１２を弗酸エッチャントにより約５μｍ角の四角
形にフォトエッチングし、図２（ｂ）に示すように四角
形状のＳｉＯ₂ 層１３を形成する。

【００１６】次いで図２（ｃ）に示すようにこの四角形
状のＳｉＯ₂ 層１３をマスクとしてシリコン基板１１を
プラズマエッチングしてチップ１４を形成する。このプ
ラズマエッチングは、チップ１４の先端部を形成するた
めのものであり、ＣＦ₄＋Ｏ₂ガス中にて高周波プラズマ
を発生させ、このプラズマ中でシリコン基板１１を処理
して前述した四角形状のＳｉＯ₂ 層１３下のシリコンを
チップ状に加工する。この場合、このプラズマエッチン
グにより、チップ１４は約１．５μｍの高さの原型が形
成される。

【００１７】次に再度、シリコン基板１１の熱酸化を行
って図２（ｄ）に示すようにチップ１４も含んで全面に
厚さ１μｍ程度のＳｉＯ₂ 層１５を形成する。次に図２
（ｅ）に示すようにこのＳｉＯ₂ 層１５上に電子ビーム
蒸着法によりＳｉＯ₂ 層１６を約１．２μｍの厚さに蒸
着する。この場合、チップ１４の表面にはＳｉＯ₂ 層１
３があるためにＳｉＯ₂ 層１６は形成されない。このＳ
ｉＯ₂ 層１６は、図１におけるシリコン基板１とゲート
電極５との間のシリコン絶縁層３として用いられる。し
かる後、このＳｉＯ₂ 層１６上に電子ビーム蒸着法によ
りモリブデン（Ｍｏ）金属を約０．３μｍの厚さに蒸着
してゲート電極層１７を形成し、さらにこのゲート電極
層１７上に電子ビーム蒸着法により厚さ約０．１μｍ以
下の厚さにＳｉＯ₂ 層１８を蒸着し、多層膜構造を形成
する。

【００１８】次にこの多層膜構造を形成した後、このシ
リコン基板１１にゲート電極層１７と電気的に接続する
図示しないメッキ用電極を形成する。一方、金属電極を
用意し、このシリコン基板１１および金属電極を電気メ
ッキ槽内に浸し、金属電極には直流電源の正電極を、メ
ッキ用電極には負電極をそれぞれ接続して所定の条件に
て電解メッキを施す。この場合、この電解メッキ液に
は、硫酸ニッケル（２５ｗｔ％），塩化ニッケル（５ｗ
ｔ％），硼酸（Ｈ₃ＢＯ₃：５ｗｔ％）および少量のホル
マリンを加えた混合溶液を用い、この混合溶液によりニ
ッケルメッキを行う。このメッキ条件としては、ｐＨ≒
４，液温５０℃以下，電流密度１×１０^-2Ａ／ｄｍ² 程
度とした。また、金属電極にはメッキされるべき金属と
して例えばニッケル材を用いる。なお、ステンレスなど
を用いても良い。

【００１９】このメッキ工程では、図２（ｆ）に示すよ
うにゲート電極５となるＭｏ金属からなるゲート電極層
１７は、そのチップ１４側の端面が露出しているので、
この露出した端面部分のみに電解メッキが行われ、メッ
キ時間および電流密度に応じて徐々に成長してニッケル
メッキ層１９が形成される。このとき、メッキ層１９の
先端成長部分がチップ１４上を覆っているＳｉＯ₂ 層１
５まで伸長したら（この場合、チップ１４の先端部と金
属メッキ層１９との間の距離がＳｉＯ₂ 層１５の厚さ程
度の０．５〜０．７μｍ程度まで近づく）、電解メッキ
を停止し、電解メッキ槽から引き上げて洗浄を行った
後、乾燥させる。なお、この場合、ゲート電極槽１７の
外側に露出している部分は、ＳｉＯ₂ 層１８により覆わ
れているので、メッキ槽１９は形成されない。

【００２０】次にＨＦ系のエッチャントを用いて各Ｓｉ
Ｏ₂ 層のエッチングを行うと、チップ１４上のＳｉＯ₂
層１５およびゲート電極層１７上のＳｉＯ₂ 層１８が溶
解され、また、チップ１４の先端部に載っている多層膜
構造が外され、さらにチップ１４の周縁部にあるＳｉＯ
₂ 層１６の内側の側壁部が湾曲状にサイドエッチングさ
れ、最終的には図２（ｇ）に示したように開口部２０が
形成され構造となって完成する。最後にシリコン基板１
１の裏面側に電子放出を行うための負電圧供給用裏面電
極２１を形成して完成する。

【００２１】このような方法によれば、ゲート電極層１
７のチップ１４側の露出した端面部分のみにニッケルメ
ッキ層１９を成長させたことにより、ゲート電極層１７
に接続するニッケルメッキ層１９の先端部をチップ１４
上のＳｉＯ₂ 層１５の厚さ（０．５〜０．７μｍ程度）
まで近づけることができるので、ゲート電圧を現行の約
１／３以下に下げることが可能となり、駆動電圧の低
減，残留ガスによるスパッタエッチングの減少などが達
成できた。

【００２２】そして、このようにして形成された電界放
出素子では、従来１〜１．５μｍ程度あったチップ４と
ゲート電極５との間の距離を０．５〜０．７μｍ程度と
３０〜５０％縮めることができた。これによってゲート
電極５とシリコン基板１との間に供給する駆動電圧を現
行の１／３以下に下げることができた。

【００２３】また、このような方法によれば、図２
（ｇ）の工程で除去したＳｉＯ₂ 層１５の厚さとほぼ同
程度の寸法でチップ１４の先端部とゲート電極層１７に
接続するニッケルメッキ層１９先端部との間の距離に設
定できるので、基板全体での均一性が飛躍的に向上させ
ることができた。

【００２４】また、このような方法によれば、シリコン
基板１１とゲート電極層１７との間に形成されたＳｉＯ
₂ 層１５およびＳｉＯ₂ 層１６は、従来とほぼ同じシリ
コン絶縁膜３（図３参照）および蒸着膜により形成され
ており、厚みは十分に確保されるので、絶縁耐力に問題
はなく、リーク電流も少ない。したがって、素子安定性
が良好であった。

【００２５】なお、前述した実施例においては、電解メ
ッキとしてニッケルメッキを用いた場合について説明し
たが、本発明は、これに限定されるものではなく、銅，
金，クロム，錫，亜鉛，鉄，白金またはこれらの各種の
合金メッキなどを用いることができることは言うまでも
ない。

【００２６】また、前述した実施例においては、チップ
を低抵抗シリコンで形成した場合について説明したが、
本発明はこれに限定されるものではなく、このチップの
表面に例えばＭｏなど金属被膜などを施したチップ構造
を用いても前述と同様の効果が得られることは勿論であ
る。

【００２７】

【発明の効果】以上、説明したように本発明による電界
放出素子によれば、ゲート電極とチップとの間の距離を
短くしたことにより、シリコン基板とゲート電極との間
に供給する駆動電圧を大幅に下げることができるので、
駆動電圧の低減，残留ガスによるスパッタエッチングの
減少などが達成でき、これによって素子特性の安定化，
長寿命化および高信頼性が得られるなどの極めて優れた
効果を有する。

【００２８】また、本発明による電界放出素子の製造方
法によれば、ゲート電極とチップとの間の距離を、絶縁
層の厚さを決めることにより設定できるので、基板全体
での均一性が飛躍的に向上できるとともに製造歩留まり
も大幅に向上させることができるという極めて優れた効
果が得られる。

【図面の簡単な説明】

【図１】本発明による電界放出素子の一実施例による
構成を説明する図である。

【図２】本発明による電界放出素子の製造方法の一実
施例を説明する各工程における断面図である。

【図３】従来の電界放出素子の構成を説明する図であ
る。

【符号の説明】

１…シリコン基板、２…開口部、３…シリコン絶縁膜、
４…微小円錐状の突起（チップ）、５…ゲート電極、６
…開口部、７…金属メッキ層、１１…シリコン基板、１
２，１３…ＳｉＯ₂ 層、１４…チップ、１５，１６…Ｓ
ｉＯ₂ 層、１７…ゲート電極層、１８…ＳｉＯ₂ 層、１
９…ニッケルメッキ層、２０…開口部、２１…裏面電
極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者陳和民三重県伊勢市上野町字和田700番地伊勢電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】シリコン基板と、前記シリコン基板上に
突出して形成された錐状突起と、前記シリコン基板上の
前記錐状突起の周囲部に形成された絶縁層と、前記絶縁
層上に形成され前記錐状突起の先端部に開口部を近接し
て配設されたゲート電極とを有し、前記シリコン基板と
前記ゲート電極との間に直流駆動電圧を供給することに
より前記錐状突起の先端部から電子を真空中に放出させ
る電界放出素子において、前記ゲート電極の開口部内側に前記錐状突起方向に向か
って突出するリング状金属メッキ層を設けたことを特徴
とする電界放出素子。
【請求項２】シリコン基板と、前記シリコン基板上に
突出して形成された錐状突起と、前記錐状突起の周縁部
を覆いかつ前記錐状突起の先端部に開口部を近接して配
設されたゲート電極とを有し、前記シリコン基板と前記
ゲート電極との間に直流駆動電圧を供給することにより
前記錐状突起の先端部から電子を真空中に放出させる電
界放出素子の製造方法において、シリコン基板上に第１の絶縁層を形成する工程と、前記第１の絶縁層を所定の大きさの寸法に加工して絶縁
層パターンを形成する工程と、前記絶縁層パターンをマスクとして前記シリコン基板を
エッチングして錐状突起を形成する工程と、前記シリコン基板および錐状突起の表面に第２の絶縁層
を形成する工程と、前記シリコン基板の表面に形成された前記第２の絶縁層
上にこの第２の絶縁層よりも膜厚の厚い第３の絶縁層を
形成する工程と、前記第３の絶縁層上にゲート電極層を形成する工程と、前記ゲート電極層上に第４の絶縁層を形成する工程と、前記ゲート電極層の前記錐状突起側端面に電解メッキを
行って前記錐状突起の表面を覆う第２の絶縁層に達する
部位まで金属メッキ層を成長する工程と、前記錐状突起の表面を覆う第２の絶縁層および前記ゲー
ト電極層上の第４の絶縁層をエッチング除去するととも
に前記錐状突起上に形成された前記絶縁層パターン，第
３の絶縁層，ゲート電極層および第４の絶縁層の積層構
造を除去する工程と、を有することを特徴とする電界放
出素子の製造方法。