KR100393211B1 - 전력 보강선을 포함하는 배선의 배치 방법 및 전력보강선을 구비하는 반도체 장치 - Google Patents
전력 보강선을 포함하는 배선의 배치 방법 및 전력보강선을 구비하는 반도체 장치 Download PDFInfo
- Publication number
- KR100393211B1 KR100393211B1 KR10-2001-0005259A KR20010005259A KR100393211B1 KR 100393211 B1 KR100393211 B1 KR 100393211B1 KR 20010005259 A KR20010005259 A KR 20010005259A KR 100393211 B1 KR100393211 B1 KR 100393211B1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- wiring layers
- memory cell
- cell array
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000003014 reinforcing effect Effects 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 19
- 230000002787 reinforcement Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000013589 supplement Substances 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000872 buffer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
다수의 메모리 셀 어레이 블럭 각각에 할당된 감지 증폭기에 전원 전압, 접지 전압과 같은 동작 전압을 안정적으로 공급하기 위해, 다수의 메모리 셀 어레이 블럭이 형성된 반도체 기판 상부에 제 1 방향으로 신장하고 제 2 방향으로 이격된 다수의 제 1 배선층을 배치하고, 제 1 절연층을 사이에 두고 다수의 제 1 배선층 상부에서, 제 1 방향으로 신장하고 제 2 방향으로 이격되는 다수의 전력 보강선을 배치한다. 그리고, 제 2 절연층을 사이에 두고 다수의 전력 보강선 상부에서 다수의 제 1 배선층 또는 상기 다수의 전력 보강선과 교차하는 다수의 제 2 배선층을 배치하며, 여기서, 다수의 제 2 배선층의 일부는 메모리 셀 어레이 블럭 상부에서 제 2 절연층 내에 구비된 콘택 플러그를 통해 상기 전력 보강선과 전기적으로 연결된다.
Description
본 발명은 반도체 장치의 전력 공급선의 배치 기술에 관한 것으로, 특히 감지 증폭기에 공급되는 전원 전압, 접지 전압, 승압 전압 등을 반도체 장치 전체에 걸쳐 균일하고 안정적으로 공급하기 위한 전력 보강선의 배치 방법 및 그러한 전력 보강선을 구비한 반도체 장치에 관한 것이다.
반도체 장치가 고집적화됨에 따라 디자인룰과 칩 사이즈가 감소하게 되었으며 한편으로는 RC에 의한 신호 지연의 억제 및 전력의 안정적 공급이 요구되고 있다. 이러한 요구를 충족시키기 위해, 반도체 장치에 전력을 공급하는 전력 공급선을 구성하는 금속층(배선층)을 증가시키는 기술이 개발되어 오고 있다. 64M 디램 이상에서는 워드 라인, 비트 라인을 제외하고, 2층의 금속층을 배선층으로 사용하여, 전력 공급선으로 이용하고 있다. 그러나, 1G 디램의 반도체 장치에서는 2층의 금속층만으로는 반도체 장치 전반에 걸쳐 전력을 안정적으로 공급하기 곤란하게 되었다. 이러한 문제점들을 도 1을 참고로 살펴본다.
각각의 메모리 셀 어레이 블럭(10)에는 행 및 열의 매트릭스 형상으로 배열된 다수의 디램 메모리 셀(도시되지 않음)이 포함되어 있으며, 메모리 셀 어레이 블럭(10)의 주변에는 워드 라인(도시되지 않음) 신장 방향으로 서브 워드라인 구동기(18)가 배치되어 있고 비트 라인(도시되지 않음) 신장 방향으로는 감지 증폭기(16)가 배치되어 있다. 감지 증폭기(16)는 그의 주변에 배치된 컬럼 디코더(12)에 연결되어 있으며, 서브 워드라인 구동기(18)도 그의 주변에 배치된 로우 디코더(14)에 연결되어 있다. 로우 디코더(14)에 연결된 동일 열의 서브 워드 라인 구동기(18)들은 로우 디코더(14)로부터 출력되는 노멀 워드라인 인에이블 신호(도시되지 않음)를 제 1 배선층(20)을 통해 공급받는다. 컬럼 디코더(12)에 연결된 동일 컬럼의 모든 감지 증폭기(16)들은 컬럼 디코더(12)로부터 발생된 컬럼 선택 신호(도시되지 않음)를 제 2배선층의 일부(22)을 통해 공급받는다. 그리고 감지 증폭기(16)는 제 2 배선층의 다른 일부(24)를 통해서 전원 전압, 접지 전압, 승압 전압 등의 동작 전압을 공급받는다.
소정의 노멀 워드 라인 인에이블 신호가 선택되면, 선택된 신호를 전달하는 제 1 배선층(20)에 인접하는 다른 제 1 배선층(20)은 커플링 잡음 또는 기생 캐패시턴스에 영향을 받게 된다. 또한, 선택된 노멀 워드 라인 인에이블 신호는 동일 열에서, 로우 디코더(14)에 가깝게 배치된 첫번째 서브워드 라인 구동기(18)로부터 가장 멀리 배치된 서브 워드 라인 구동기(18)에 까지 전달되는데 도중에, 신호 지연이 발생하는 것은 불가피하다. 신호 지연을 다소 완화하기 위해, 노멀 워드 라인 인에이블 신호(NEWi)를 전달하는 제 1 배선층(20)의 폭을 증가시키면, 제 1 배선층(20) 간의 간격이 더욱 좁아지게 되어, 커플링 잡음 또는 기생 캐패시턴스가 증가하게 되는 문제가 있다.
이에, 메모리 셀 어레이 블럭(10) 사이에 배치되는 감지 증폭기 상에 제 2 배선층의 다른 일부(24)를 형성하는 기술이 제안되었다. 즉, 전력 공급선과 컬럼 선택 신호를 공급하는 배선층을 다른 영역에 배치하였다. 그런데, 좁은 영역을 차지하는 감지 증폭기 상부에서 전력 공급선이 형성되므로, 전력 공급선이 좁은 간격으로 배치되어, 전력 공급선이 의한 노이즈 문제가 발생되고, 전력 공급선을 감지 증폭기와 연결하기 위한 콘택 플러그 형성 공정의 마진 확보가 어려운 문제가 있다.
또한, 전술한 양 기술에 의해서도, 집적도의 증가에 따른 감지 증폭기(16)의 수가 증가함에 의해 전원 전압 등과 같은 동작에 필요한 전력이 각 감지 증폭기에 전달되는 과정에서 소모되어 불안정한 수준을 가지게 되므로, 감지 증폭기내에 존재하는 각종 동작 전압들을 안정적으로 유지하기 어렵게 되었다.
따라서 본 발명이 이루고자 하는 기술적 과제는 감지 증폭기에 공급되는 전력을 반도체 장치 전체에 걸쳐 안정적으로 공급하기 위한 전력 공급선의 배치 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 감지 증폭기로의 안정적인 전력공급을 가능케 하는 전력공급선을 구비한 반도체 장치를 제공하는 것이다.
도 1은 종래의 기술에 따른 이중 배선을 포함하는 반도체 장치의 레이아웃을 간략하게 나타낸 도면이다.
도 2는 본 발명에 따른 전력 보강선을 포함하는 반도체 장치의 레이아웃을 간략하게 나타낸 도면이다.
도 3a는 도 2의 I-I의 단면도를 나타낸 도면이다.
도 3b는 도 2의 II-II의 단면도를 나타낸 도면이다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위해서는, 다수의 메모리 셀 어레이 블럭이 형성된 반도체 기판 상부에 제 1 방향으로 신장하고 제 2 방향으로 이격된 다수의 제 1 배선층을 배치한다. 제 1 배선층은 메모리 셀 어레이 블럭 각각에 배치된 워드 라인 2쌍에 해당하는 피치를 가진다. 제 1 절연층을 사이에 두고 다수의 제 1 배선층 상부에서, 제 1 방향으로 신장하고 제 2 방향으로 이격되는 다수의 전력 보강선을 배치한다. 제 2 절연층을 사이에 두고 다수의 전력 보강선 상부에서 다수의 제 1 배선층 또는 다수의 전력 보강선과 교차하는 다수의 제 2 배선층을 배치한다. 그런데, 다수의 제 2 배선층의 일부는 메모리 셀 어레이 블럭 상부에서 제 2 절연층 내에 구비된 콘택 플러그를 통해 상기 전력 보강선과 전기적으로 연결된다.
전력 보강선의 배치를 구체적으로 살펴보면, 다수의 전력 보강선 각각은 적어도 2개의 제 1 배선층에 할당되고, 그의 피치는 적어도 4개의 상기 제 1 배선층에 해당하도록 설계된다. 한편, 반도체 장치 전반에 걸쳐 기생 캐패시턴스에 의한정보 감지 능력의 저하를 방지하기 위해, 다수의 전력 보강선 각각은 상기 제 1 배선층에 대해 트위스트될 수 있다. 전력 보강선이 트위스트되는 위치는 메모리 셀 어레이 블럭의 주변 영역에 배치된 서브 워드 라인 구동기 상부임이 바람직하며, 반도체 장치 전체에 걸쳐 4회 이상 트위스트되면 족하다. 또한, 각각의 전력 보강선은 다수의 제 2 배선층의 일부를 통해 다수의 메모리 셀 어레이 블럭 중 해당하는 메모리 셀 어레이 블럭에 할당된 감지 증폭기에 연결되어 전력 보강이 이루어지고, 다수의 제 1 배선층 각각을 통해 노멀 워드 라인 인에이블 신호가 상기 각각의 메모리 셀 어레이 블럭에 할당된 서브 워드라인 구동기에 전달되고, 상기 제 2 배선층의 다른 일부를 통해 컬럼 선택 신호가 상기 감지 증폭기에 전달된다.
본 발명이 이루고자하는 다른 기술적 과제를 달성하기 위한 반도체 장치는 다수의 메모리 셀 어레이 블럭, 다수의 메모리 셀 어레이 블럭이 형성된 반도체 기판 상부에 형성되되, 제 1 방향으로 신장하고 제 2 방향으로 이격 배치되는 다수의 제 1 배선층, 다수의 제 1 배선층을 덮는 제 1 절연층, 제 1 절연층을 사이에 두고 다수의 제 1 배선층 상부에 형성되되, 제 1 방향으로 신장하고 상기 제 2 방향으로 이격 배치되는 다수의 전력 보강선을 구비한다. 또한 반도체 장치는 다수의 전력 보강선을 덮으며, 콘택 플러그를 구비하는 제 2 절연층과 제 2 절연층을 사이에 두고 전력 보강선 상부에 형성되되 다수의 제 1 배선층 또는 다수의 전력 보강선과 교차하는 다수의 제 2 배선층을 포함한다. 여기서, 다수의 제 2 배선층의 일부는 메모리 셀 어레이 블럭 상부에서 콘택 플러그를 통해 상기 전력 보강선과 전기적으로 연결된다. 구체적으로 살펴보면, 다수의 전력 보강선 각각은 적어도 2개의 제 1 배선층에 하나씩 할당 배치되며, 다수의 전력 보강선 각각의 피치는 적어도 4개의 제 1 배선층에 해당한다.
또한 본 발명에 따른 반도체 장치는 다수의 메모리 셀 어레이 블럭 각각의 주변 영역에 배치된 다수의 서브 워드 라인 구동기를 더 포함하여, 전력 보강선이 다수의 서브 워드 라인 구동기 상부에서 트위스트되면, 트위스트되는 회수는 반도체 장치 전체에 걸쳐 적어도 4회 이상 트위스트되면 족하다.
또한 본 발명에 따른 반도체 장치는 다수의 메모리 셀 어레이 블럭 각각의 주변에 배치되어, 다수의 전력 보강층과 제 2 배선층의 일부를 통해 전력을 보강받는 다수의 감지 증폭기를 더 포함한다.
이하 첨부된 도2와 도 3A 및 도 3B를 참고로 본 발명을 상세히 설명한다.
메모리 셀 어레이 블럭(50a, 50b, 50c, ....50e 및 50f)에는 행 및 열의 매트릭스 형상으로 배열된 다수의 디램 메모리 셀(도시되지 않음)이 포함되어 있으며, 행 방향에서 메모리 셀에 연결된 다수의 워드 라인(도시되지 않음)과 열 방향에서 메모리 셀에 연결된 다수의 비트 라인(도시되지 않음)이 포함되어 있다. 메모리 셀은 하나의 엑세스 트랜지스터(도시되지 않음)와 하나의 캐패시터(도시되지 않음)로 이루어지는 것이 일반적이나, 2트랜지스터 셀, 3트랜지스터 셀 또는 4트랜지스터 셀로 이루어질 수도 있다. 메모리 셀 어레이 블럭(50a, 50b,...., 50e 및 50f)의 주변에는 워드 라인 신장 방향으로 서브 워드라인 구동기(58a, 58b, ......, 58e 및 58f)가 배치되어 있고 비트 라인 신장 방향으로는 감지 증폭기(56a, 56b, ...., 56e 및 56f)가 배치되어 있다. 로우 디코더(54a, 54b)는어드레스 버퍼(도시되지 않음)의 내부 어드레스 신호를 디코딩하여 메모리 셀 어레이 블럭(50a, 50b, ...., 50e 및 50f)의 해당 열을 선택하는 노멀 워드 라인 인에이블 신호((NWEi, i=0, 1,2, 3, 4, ...., 10, 11)를 발생한다. 이 노멀 워드 라인 인에이블 신호((NWEi, i=0, 1,2, 3, 4, ...., 10, 11)는 반도체 기판(100) 상에 구비된 캐패시터(105) 상부의 절연층(106) 상에 형성된 제 1 배선층(20)을 통해 각각의 메모리 셀 어레이 블럭(50a, 50b, ...., 50e 및 50f)에 할당된 서브 워드 라인 구동기(58a, 58b, ...., 58e 및 58f) 전체에 공급된다. 한편, 컬럼 디코더(52a, 52b 및 52c)는 어드레스 버퍼의 내부 신호를 디코딩하여 메모리 셀 어레이 블럭의 해당 컬럼을 선택하기 위한 컬럼 선택 신호(CSLj j=0, 1, 2, ...., 10, 11)를 출력한다. 컬럼 선택 신호(CSLj j=0, 1, 2, ...., 10, 11)는 스트래핑 형태로 배치된 제 2 배선층의 일부(72)를 통해 각 메모리 셀 어레이 블럭(50a, 50b, ..., 50e, 50f)에 할당된 감지 증폭기(56a, 56b 및 56c) 전체에 공급된다. 그리고 제 2 배선층의 다른 일부(74)를 통해서는 감지 증폭기(56a, 56b, 56c)에 전원 전압, 접지 전압, 승압 전압 등의 동작 전압을 공급한다. 여기서, 제 1 배선층(70)은 워드 라인 4개당 1개씩 배치되었으며, 컬럼 선택 신호를 전달하는 제 2 배선층의 일부(72)은 비트 라인 8개 당 1개씩 배치되어 있다. 제 1 배선층(70) 및 제 2 배선층(72, 74)은 알루미늄과 같은 금속으로 이루어져 있다.
제 1 배선층(70)의 신장 방향을 따라 신장하는 전력 보강선(80a, 80b, 80c)이 절연층(도 3a의 108 및 110)을 사이에 두고 제 1 배선층(70)과 제 2 배선층(72, 74) 사이에 배치되어 있다. 전력 보강선(80a, 80b, 80c)은 제 1 배선층(70)의 신장방향으로 신장되어 있으므로, 비트 라인과는 교차한다. 따라서, 비트 라인과 전력 보강선(80a, 80b, 80c) 사이에 발생하는 기생 캐새시턴스에 의한 감지 증폭기(56a, 56b, ...., 56e, 56f)의 감지 능력 저하를 억제하도록 설계되어 있다. 전력 공급층인 제 2 배선층의 다른 일부(74)는 컬럼 선택 신호(CSL)를 전달하는 제 2 배선층의 일부(72)와 함께 동일 평면, 즉 절연층(106) 상면에 형성되었으나, 전력 보강선(80a, 80b, 80c) 만이 절연층(도 3a의 108) 상에 형성되어 있다. 따라서, 전력 보강선(80a, 80b, 80c)의 폭을 전력 공급층(74)의 것보다 크게 할 수 있으므로, 전력 보강선(80a, 80b, 80c)을 통한 전력 보강 과정에서 발생될 수 있는 전력 소모량을 줄일 수 있는 이점이 있다. 한편, 전력 공급층(74)은 컬럼 선택 신호를 전달하는 제 2 배선층의 일부(72) 사이에 배치되므로, 통상, 제 2 배선층 중 콘택 플러그(109)와 연결되는 부분보다 콘택 플러그(109)와 연결되지 않는 부분의 수가 더 많다.
전력 보강선(80a, 80b, 80c)은 전력 공급용인 제 2 배선층의 다른 일부(74)와 메모리 셀 어레이 블럭(50a, 50b, ...., 50e, 50f) 상부에서 절연층(도 3a 110)내에 형성되는 콘택 플러그(도 3 a의 109)를 통해 연결되어 있다. 효율적인 전력 보강을 위해, 콘택 플러그가 형성되는 위치는 선택적으로 결절될 수 있다. 예를 들면, 메모리 셀 어레이 블럭(50a)의 맨 위의 전력 보강층(80a)과 연결되는 콘택 플러그(109)의 위치가 메모리 셀 어레이 블럭(50a)의 아래에 배치되는 감지 증폭기(56b)보다 위쪽에 위치하는 감지 증폭기(56a)에 가까우므로, 맨 위의 전력 보강층(80a) 및 콘택 플러그(109)를 통해 공급된 전력은 전력 공급층(74)를 통해위쪽의 감지 증폭기(56a)로 전달된다. 그리고, 아래에 배치된 전력 보강선과 연결된 콘택 플러그(111)는 이들과 연결된 전력 공급층(74)을 통해 메모리 셀 어레이 블럭(50a)의 아래쪽에 위치하는 감지 증폭기(56b)에 전력 공급하는 역할을 한다. 한편, 중간 부분에 형성된 컨택 플러그(110)와 이에 연결된 전력 공급층(74) 및 전력 보강층(80b)을 통해서는 아래부분에 배치된 감지 증폭기(56b)와 위 부분에 배치된 감지 증폭기(56a) 중이 하나에 필요한 전력을 안정적으로 공급할 수 있다.
그리고, 전력 보강선(80a, 80b, 80c)은 노멀 워드 라인 인에이블 신호(NEWi, i=0,1, 2, ..., 10, 11)를 전달하는 제 1배선층(70) 2개 마다 하나씩 배치되어 있고, 전력 보강선(80a, 80b, 80c)의 피치는 제 1 배선층(70) 4개에 해당한다. 여기서, 전력 보강선의 피치 및 전력 보강선이 커버하는 제 1 배선층의 수는 예로 설명된 것에 한정되지 않는다. 따라서, 메모리 셀 어레이 블럭(50a)에서는 전력 보강선선(80a, 80b, 80c)은 첫번째 및 두번쩨 노멀 워드라인 인에이블 신호를 전달하는 제 1 배선층 상부 및 다섯번째와 여섯번째 노멀 워드라인 인에이블 신호를 전달하는 제 1 배선층 상부 등에는 형성되는 반면, 세번째 및 네번쩨 노멀 인에이블 신호를 전달하는 제 1 배선층 및 일곱번째 및 여덟번째 노멀 인에이블 신호를 전달하는 제 1 배선층 상부 등에는 전력 보강층선(80a, 80b, 80c)이 형성되지 않는다.
따라서, 제 1 배선층(70)과 전력 보강층(80a) 간의 기생 캐패시턴스가 위치에 따라 다른 양을 갖게 되어, 노멀 워드 라인 인에이블 신호의 지연도 전력 보강층(80a)의 존재 여부에 따라 차이가 생기게 된다. 이러한 신호 지연의 문제를 해결하기 위해, 메모리 셀 어레이 블럭 사이에 배치된 서브 워드 라인 구동기(58a, b,...., 58e, 58f)의 상부에서 전력 보강층(80a, 80b, 80c)은 트위스트되어 있다. 즉 첫번째 열에 배치된 메모리 셀 어레이 블럭(50a, 50b)에서 첫번째와 두번째 노멀 워드 라인 인에블 신호가 전달되는 제 1 배선층 상부에 전력 보강선선(80a, 80b, 80c)이 배치되면 두번째 열에 배치된 메모리 셀 어레이 블럭(50c, 50d)에서는 첫번째와 두번째 노멀 워드 라인 인에블 신호가 전달되는 제 1 배선층 상부에 전력 보강층이 배치되지 않게 되며 이런 구조는 반도체 장치 전체에 걸쳐 반복된다. 그러나, 트위스팅 회수가 반드시 하나의 메모리 셀 어레이 블럭 하나당 1회로 한정되는 것이 아니고 도 2에 도시된 것과 같은 단위가 반도체 장치 전체에 걸쳐 4회 이상이면 족하다.
한편, 미 설명된 부호 101은 소자 분리 영역, 102는 게이트 전극, 103은 절연층 및 104는 식각 저지층을 나타낸다.
본 발명에 의하면, 감지 증폭기에 공급되는 전력이 콘택 플러그(109)를 통해 연결된 전력 보강선을 통해 보강이 되므로, 감지 증폭기에 전력을 안정적으로 공급할 수 있다. 또한, 콘택 플러그(109)가 감지 증폭기보다 넓은 면적을 차지하는 메모리 셀 어레이 상부에 형성되며, 전력 보강선이 컬럼 선택 신호와 전력을 공급하는 제 2 배선층과 다른 평면에 형성되므로, 보다 넓은 폭을 가지는 전력 보강선을 형성할 수 있다. 따라서, 전력 공급층과 전력 보강선을 연결하는 콘택 플러그의 형성 공정 마진을 확보할 수 있고 전력 보강선을 통한 전력 소모량을 억제할 수 있다.
Claims (15)
- 다수의 메모리 셀 어레이 블럭을 포함하는 반도체 장치의 전력 공급선 배치 방법에 있어서,상기 다수의 메모리 셀 어레이 블럭이 형성된 반도체 기판 상부에 제 1 방향으로 신장하고 제 2 방향으로 이격된 다수의 제 1 배선층을 배치하는 단계,제 1 절연층을 사이에 두고 상기 다수의 제 1 배선층 상부에서, 상기 제 1 방향으로 신장하고 상기 제 2 방향으로 이격되는 다수의 전력 보강선을 배치하는 단계,제 2 절연층을 사이에 두고 상기 다수의 전력 보강선 상부에서 상기 다수의 제 1 배선층 또는 상기 다수의 전력 보강선과 교차하는 다수의 제 2 배선층을 배치하는 단계를 포함하고,상기 다수의 제 2 배선층의 일부를 상기 메모리 셀 어레이 블럭 상부에서 상기 제 2 절연층 내에 구비된 콘택 플러그를 통해 상기 전력 보강선과 전기적으로 연결되는 반도체 장치의 전력 공급선 배치 방법.
- 제 1 항에 있어서, 상기 다수의 전력 보강선 각각은 적어도 2개의 제 1 배선층에 할당되는 전력 공급선 배치 방법.
- 제 2 항에 있어서, 상기 다수의 전력 보강선의 피치는 적어도 4개의 상기 제1 배선층에 해당하는 전력 공급선 배치 방법.
- 제 1 항에 있어서, 상기 다수의 전력 보강선 각각은 상기 제 1 배선층에 대해 트위스트되며, 반도체 장치 전체에 걸쳐 는 적어도 4회 이상 트위스트되는 전력 공급선 배치 방법.
- 제 4 항에 있어서, 상기 각각의 전력 보강선이 트위스트되는 위치는 상기 메모리 셀 어레이 블럭의 주변 영역에 배치된 서브 워드 라인 구동기 상부인 전력 공급선 배치 방법.
- 제 1 항에 있어서, 상기 각각의 전력 보강선은 상기 다수의 제 2 배선층의 일부를 통해 상기 다수의 메모리 셀 어레이 블럭 중 해당하는 메모리 셀 어레이 블럭에 할당된 감지 증폭기에 연결되는 전력 공급선 배치 방법.
- 제 6 항에 있어서, 상기 다수의 제 1 배선층 각각을 통해 노멀 워드 라인 인에이블 신호가 상기 각각의 메모리 셀 어레이 블럭에 할당된 서브 워드라인 구동기에 전달되고, 상기 제 2 배선층의 다른 일부를 통해 컬럼 선택 신호가 상기 감지 증폭기에 전달되는 전력 공급선 배치 방법.
- 제 1 항에 있어서, 상기 다수의 전력 보강선과 연결된 상기 다수의 제 2 배선층의 일부의 수는 상기 다수의 전력 보강선과 연결되지 않은 상기 다수의 제 2 배선층의 다른 일부의 수보다 적은 전력 공급선 배치 방법.
- 제 1 항에 있어서, 상기 다수의 제 1 배선층은 상기 메모리 셀 어레이 블럭 각각에 배치된 워드 라인 2쌍에 해당하는 피치를 가지는 전력 공급선 배치 방법.
- 다수의 메모리 셀 어레이 블럭,상기 다수의 메모리 셀 어레이 블럭이 형성된 반도체 기판 상부에 형성되되, 제 1 방향으로 신장하고 제 2 방향으로 이격 배치되는 다수의 제 1 배선층,상기 다수의 제 1 배선층을 덮는 제 1 절연층,상기 제 1 절연층을 사이에 두고 상기 다수의 제 1 배선층 상부에 형성되되, 상기 제 1 방향으로 신장하고 상기 제 2 방향으로 이격 배치되는 다수의 전력 보강선,상기 다수의 전력 보강선을 덮으며, 콘택 플러그를 구비하는 제 2 절연층, 및상기 제 2 절연층을 사이에 두고 상기 전력 보강선 상부에 형성되되 상기 다수의 제 1 배선층 또는 상기 다수의 전력 보강선과 교차하는 다수의 제 2 배선층을 포함하며,상기 다수의 제 2 배선층의 일부는 상기 메모리 셀 어레이 블럭 상부에서 상기 콘택 플러그를 통해 상기 전력 보강선과 전기적으로 연결되는 반도체 장치.
- 제 10 항에 있어서, 상기 다수의 전력 보강선 각각은 상기 적어도 2개의 제 1 배선층에 하나씩 할당 배치되는 반도체 장치.
- 제 11 항에 있어서, 상기 다수의 전력 보강선의 피치는 적어도 4개의 상기 제 1 배선층에 해당하는 반도체 장치.
- 제 10 항에 있어서, 상기 다수의 메모리 셀 어레이 블럭 각각의 주변 영역에 배치된 다수의 서브 워드 라인 구동기를 더 포함하는 반도체 장치.
- 제 13 항에 있어서, 상기 전력 보강선은 상기 다수의 서브 워드 라인 구동기 상부에서 상기 제 1 배선층에 대해 트위스트되며, 반도체 장치 전체에 걸쳐 적어도 4회 이상 트위스트되는 반도체 장치.
- 제 10항에 있어서, 상기 다수의 메모리 셀 어레이 블럭 각각의 주변에 배치되어, 상기 다수의 전력 보강선과 상기 제 2 배선층의 일부를 통해 전력을 보강받는 다수의 감지 증폭기를 더 포함하는 반도체 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0005259A KR100393211B1 (ko) | 2001-02-03 | 2001-02-03 | 전력 보강선을 포함하는 배선의 배치 방법 및 전력보강선을 구비하는 반도체 장치 |
| US09/995,496 US6596626B2 (en) | 2001-02-03 | 2001-11-26 | Method for arranging wiring line including power reinforcing line and semiconductor device having power reinforcing line |
| US10/452,096 US6822335B2 (en) | 2001-02-03 | 2003-05-30 | Method for arranging wiring line including power reinforcing line and semiconductor device having power reinforcing line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0005259A KR100393211B1 (ko) | 2001-02-03 | 2001-02-03 | 전력 보강선을 포함하는 배선의 배치 방법 및 전력보강선을 구비하는 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020064827A KR20020064827A (ko) | 2002-08-10 |
| KR100393211B1 true KR100393211B1 (ko) | 2003-07-31 |
Family
ID=19705304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0005259A KR100393211B1 (ko) | 2001-02-03 | 2001-02-03 | 전력 보강선을 포함하는 배선의 배치 방법 및 전력보강선을 구비하는 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6596626B2 (ko) |
| KR (1) | KR100393211B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090090602A (ko) * | 2008-02-21 | 2009-08-26 | 삼성전자주식회사 | 워드 라인 저항을 감소시킬 수 있는 상 변화 메모리 장치 |
| US20090285035A1 (en) * | 2008-05-16 | 2009-11-19 | Tyler Lee Brandon | Pipelined wordline memory architecture |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102430A (ja) * | 1991-04-23 | 1993-04-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5864181A (en) * | 1993-09-15 | 1999-01-26 | Micron Technology, Inc. | Bi-level digit line architecture for high density DRAMs |
| US6043562A (en) * | 1996-01-26 | 2000-03-28 | Micron Technology, Inc. | Digit line architecture for dynamic memory |
| KR100211768B1 (ko) | 1996-12-06 | 1999-08-02 | 윤종용 | 삼중 금속층을 가지는 반도체 메모리 장치 |
| US6034879A (en) | 1998-02-19 | 2000-03-07 | University Of Pittsburgh | Twisted line techniques for multi-gigabit dynamic random access memories |
| JP4339938B2 (ja) * | 1998-06-10 | 2009-10-07 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP3898377B2 (ja) | 1999-05-11 | 2007-03-28 | 富士通株式会社 | 半導体集積回路 |
-
2001
- 2001-02-03 KR KR10-2001-0005259A patent/KR100393211B1/ko active IP Right Grant
- 2001-11-26 US US09/995,496 patent/US6596626B2/en not_active Expired - Lifetime
-
2003
- 2003-05-30 US US10/452,096 patent/US6822335B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6596626B2 (en) | 2003-07-22 |
| KR20020064827A (ko) | 2002-08-10 |
| US6822335B2 (en) | 2004-11-23 |
| US20030211722A1 (en) | 2003-11-13 |
| US20020105822A1 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396088B2 (en) | System with meshed power and signal buses on cell array | |
| US7323727B2 (en) | System with meshed power and signal buses on cell array | |
| US5933387A (en) | Divided word line architecture for embedded memories using multiple metal layers | |
| US8477556B2 (en) | Memory architecture having multiple partial wordline drivers and contacted and feed-through bitlines | |
| US5293559A (en) | Semiconductor memory device having netlike power supply lines | |
| US5587959A (en) | Semiconductor memory device | |
| US6765814B2 (en) | Semiconductor memory device | |
| KR0172376B1 (ko) | 서브워드라인 드라이버 구조를 가지는 반도체 메모리장치 | |
| US5687108A (en) | Power bussing layout for memory circuits | |
| US7242602B2 (en) | Semiconductor memory devices having conductive line in twisted areas of twisted bit line pairs | |
| US6953960B2 (en) | Semiconductor memory device | |
| KR100393211B1 (ko) | 전력 보강선을 포함하는 배선의 배치 방법 및 전력보강선을 구비하는 반도체 장치 | |
| US8009473B2 (en) | Semiconductor memory device including memory cell array having memory cells using floating body transistors | |
| KR100256053B1 (ko) | 트리플 웰 구조를 갖는 반도체 메모리 장치의 레이 아웃 | |
| JP2000022108A (ja) | 半導体記憶装置 | |
| JPH11330414A (ja) | 半導体メモリ装置 | |
| KR100520239B1 (ko) | 반도체 장치의 신호버스라인 배치구조 및 방법 | |
| JP2006060182A (ja) | メモリ・デバイスのワードラインのための方法及び装置 | |
| US5949699A (en) | Semiconductor integrated circuit device | |
| US20050248042A1 (en) | Semiconductor memory device | |
| US6498763B2 (en) | Semiconductor memory device having a memory block with a decreased capacitance | |
| US6512257B2 (en) | System with meshed power and signal buses on cell array | |
| KR100207493B1 (ko) | 메모리 셀 어레이 제어 회로의 배치 관계를 개선한 반도체 메모리 장치 | |
| KR20080091658A (ko) | 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 16 |