KR100385159B1 - 부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법 - Google Patents

부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법 Download PDF

Info

Publication number
KR100385159B1
KR100385159B1 KR10-1998-0036683A KR19980036683A KR100385159B1 KR 100385159 B1 KR100385159 B1 KR 100385159B1 KR 19980036683 A KR19980036683 A KR 19980036683A KR 100385159 B1 KR100385159 B1 KR 100385159B1
Authority
KR
South Korea
Prior art keywords
transmission
ipc
processor
node
data
Prior art date
Application number
KR10-1998-0036683A
Other languages
English (en)
Other versions
KR20000018868A (ko
Inventor
김천수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1998-0036683A priority Critical patent/KR100385159B1/ko
Publication of KR20000018868A publication Critical patent/KR20000018868A/ko
Application granted granted Critical
Publication of KR100385159B1 publication Critical patent/KR100385159B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/12—Avoiding congestion; Recovering from congestion
    • H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 부하 분산 IPC시스템에 관한 것으로 특히, 두 프로세서가 IPC데이타를 동시에 송신할 경우에 두 프로세서간의 상호 송신 점유에 따라 송신 알람 신호를 제어함으로서, 해당 IPC 데이타 충돌을 방지하도록 한 부하 분산 IPC시스템에서 송신 점유 제어 장치 및 방법에 관한 것이다.
종래의 부하 분산 IPC시스템에서 두 프로세서가 각 노드와 동시에 IPC데이타를 송신하기 위해서는 네개의 노드를 이용, 한 노드에 한 포트의 케이블만을 할당하는 크로스 이중화를 구현해야 하므로, 과다한 노드 사용으로 인해 해당 부하 분산 IPC시스템의 회로 구성이 복잡할 뿐 아니라, 제작 비용이 많이 소요되는 문제점이 있었다.
본 발명은 부하 분산 IPC시스템에서 두 프로세서가 동시에 IPC데이타를 송신할 경우에 각 프로세서가 송신 IPC데이타의 충돌을 방지하기 위해 상대측 프로세서의 송신 점유 상태를 확인한 후 IPC데이타를 각 노드로 송신하게 함으로써, 노드 수를 줄일 수 있게 되어 해당 시스템의 회로 구성이 간소화됨과 동시에 제작 비용이 절감된다.

Description

부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법
본 발명은 부하 분산 IPC시스템에 관한 것으로 특히, 두 프로세서가 IPC데이타를 동시에 송신할 경우에 두 프로세서간의 상호 송신 점유에 따라 송신 알람 신호를 제어함으로서, 해당 IPC 데이타 충돌을 방지하도록 한 부하 분산 IPC시스템에서 송신 점유 제어 장치 및 방법에 관한 것이다.
일반적으로 IPC(Inter Processor Commnication)시스템에서는 프로세서의 처리효율을 향상시키기 위해 두 프로세서가 부하를 분담하여 처리하도록 하는 부하 분산 IPC시스템을 구현하는데, 해당 부하 분산 IPC시스템은 두 프로세서가 모두 정상일 경우에는 각 프로세서가 부하를 분담하여 노드와 IPC 통신을 행하고, 하나의 프로세서만이 정상일 경우에는 정상인 프로세서가 모든 IPC 통신을 관장하는 구조이다.
종래의 부하 분산 IPC 시스템의 구성은 도1에 도시한 바와 같이, 네개의 노드(11~14)와, 두개의 프로세서(21,22)를 구비하여 이루어진다.
여기서, 상기 각 노드(11~14)는 상기 프로세서(21,22)와 IPC데이타를 송수신하는 송수신부(11-2~14-2,11-3~14-3)와, 상기 송수신부(11-2~14-2,11-3~14-3)를 제어하여 상기 프로세서(21,22)와 IPC데이타 송수신을 제어하는 노드 제어부(11-1~14-1)를 구비하여 이루어진다.
그리고, 상기 각 프로세서(21,22)는 IPC데이타의 송수신 처리를 제어하는 부하 분담 제어부(21-1,22-1)와, 상기 노드(11~14)와 IPC데이타를 송수신하는 송수신부(21-3, 21-4, 22-3, 22-4)와, 상기 송수신부(21-3, 21-4, 22-3, 22-4)로부터 IPC데이타를 인가받아 상기 부하 분담 제어부(21-1,22-1)로 인가하고, 상기 부하 분담 제어부(21-1,22-1)로부터 IPC데이타를 인가받아 상기 송수신부(21-3, 21-4, 22-3, 22-4)로 인가하는 통신 처리부(21-2,22-2)를 구비하여 이루어진다.
전술한 바와 같이 구성된 종래의 부하 분산 IPC시스템에서의 IPC데이타 송수신 동작은 다음과 같다.
먼저, 해당 부하 분산 IPC시스템의 제1프로세서(21)는 제2 및 제3노드(12,13)와 IPC데이타를 송수신하고, 제2프로세서(22)는 제1 및 제4노드(11,14)와 IPC데이타를 송수신하도록 상호 연결되어 있는데, 해당 각 프로세서(21,22)가 IPC데이타를 각 노드(11~14)로 송신하는 동작은 동일하므로 제1프로세서(21)가 제2 및 제3노드(12,13)로 IPC데이타를 송신하는 동작만을 살펴 보기로 한다.
이때, 제3노드(13)는 활성상태이고, 제2노드(12)는 스탠바이 상태라고 가정하면, 먼저, 제1프로세서(21)의 부하 분담 제어부(21-1)는 송신할 IPC데이터를 통신 처리부(21-2)와 연결된 데이타 버스(DATA)를 통해 해당 통신 처리부(21-2)의 송신 버퍼에 인가한다.
그리고, 해당 통신 처리부(21-2)에서는 상기 부하 분담 제어부(21-1)로부터 인가된 IPC데이타를 해당 부하 분담 제어부(21-1)의 제어에 따라 송수신부(21-3, 21-4)로 인가하게 된다.
이에 따라, 제1프로세서(21)의 제1송수신부(21-3)는 상기 통신 처리부(21-2)로부터 인가되는 IPC데이타를 해당 제1송수신부(21-3)에 연결된 케이블을 통해 제3노드(13)의 제1송수신부(13-2)로 인가하게 되고, 제2송수신부(21-4)는 상기 통신 처리부(21-2)로부터 인가되는 IPC데이타를 해당 제2송수신부(21-4)에 연결된 케이블을 통해 제2노드(12)의 제1송수신부(12-2)로 인가하게 된다.
이때, 해당 제3노드(13)는 활성 상태이므로 상기 제1프로세서(21)로부터 인가되는 IPC데이타를 수신하지만, 해당 제2노드(12)는 스탠바이 상태이므로 상기 제1프로세서(21)로부터 인가되는 IPC데이타를 수신하지 않는다.
마찬가지로, 해당 각 프로세서(21,22)가 각 노드(11~14)로부터 IPC데이타를 수신하는 동작도 동일하므로 제1프로세서(21)가 제2 및 제3노드(12,13)로부터 IPC데이타를 수신하는 동작만을 살펴 보기로 한다.
먼저, 제2노드(12)는 스탠바이 상태이므로 IPC데이타는 송출하지 않고 수신 알람 신호만을 제1프로세서(21)의 제2송수신부(21-4)로 인가하게 되고, 제3노드(13)는 활성 상태이므로 IPC데이타를 제1프로세서(21)의 제1송수신부(21-3)로 인가하게 된다.
이에, 제1프로세서(21)의 통신 처리부(21-2)는 각 노드(12,13)로부터 인가되는 수신 알람 신호의 유무에 따라 IPC데이타를 수신하게 되는데, 해당 제2송수신부(21-4)는 상기 제2노드(12)로부터 인가되는 수신 알람 신호를 인가하게 된다.
그리고, 해당 제1송수신부(21-3)는 상기 제3노드(13)로부터 인가되는 IPC데이타를 각각 통신 처리부(21-2)로 인가하게 된다.
이에 따라, 해당 통신 처리부(21-2)에서는 해당 수신 알람 신호가 검출되지 않은 경로의 데이타를 선택하여 수신하게 되므로, 해당 제1송수신부(21-3)로부터 인가된 IPC데이타를 선택하여 내부 버퍼에 저장하게 된다.
이때, 해당 부하 분담 제어부(21-1,22-1)는 통신 처리부(21-2)에 IPC데이타가 저장되어 있는지를 확인하여 해당 통신처리부(21-2)의 내부 버퍼에 저장된 IPC데이타를 수신하게 된다.
한편, 종래의 부하 분산 IPC시스템에서는 해당 프로세서(21,22)간에 별도의 송신 알람 신호를 제어하고 중재하는 기능이 없어 해당 프로세서(21,22)를 동시에 한 노드에 연결하여 데이타를 송신하게 될 경우에는 데이타 충돌이 발생되는 문제점이 있으므로, 각 프로세서(21,22)와 각 노드의 한 포트씩만을 연결하기 위해 네개의 노드(11~14)로 크로스 이중화를 구현하게 된다.
전술한 바와 같이, 종래의 부하 분산 IPC시스템에서 두 프로세서가 각 노드와 동시에 IPC데이타를 송신하기 위해서는 네개의 노드를 이용, 한 노드에 한 포트의 케이블만을 할당하는 크로스 이중화를 구현해야 하므로, 과다한 노드 사용으로 인해 해당 부하 분산 IPC시스템의 회로 구성이 복잡할 뿐 아니라, 제작 비용이 많이 소요되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 본 발명은 부하 분산 IPC시스템에서 두 프로세서가 동시에 IPC데이타를 송신할 경우에 각 프로세서가 송신 IPC데이타의 충돌을 방지하기 위해 상대측 프로세서의 송신 점유 상태를 확인한 후 IPC데이타를 각 노드로 송신하게 함으로써, 해당 프로세서와 연결되는 노드 수를 줄일 수 있게 하여 해당 시스템의 회로 구성을 간소화함과 동시에 제작 비용을 절감에 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 부하 분산 IPC시스템에 있어서,
IPC데이타와 송신 요구 신호를 인가하는 부하 분담 제어부와; 상기 부하 분담 제어부로부터 인가된 송신 요구 신호에 따라 송신 점유 신호를 생성하는 송신 알람 제어 및 중재부와; 상기 송신 알람 제어 및 중재부로부터 인가되는 송신 점유 신호에 따라 송신 알람 신호를 생성하여 해당 송신 알람 제어 및 중재부로 인가하고, IPC데이타를 송수신부로 인가하는 통신 처리부와; 상기 부하 분담 제어부로부터 인가된 IPC데이타와 송신 알람 신호를 각 노드로 전송하는 송수신부를 구비하는 것을 특징으로 한다.
한편, IPC데이타와 활성화된 송신 요구 신호를 인가하는 과정과; 상기 활성화된 송신 요구 신호가 인가됨에 따라 상대측 프로세서의 송신 점유 상태를 확인하는 과정과; 상기 상대측 프로세서가 송신 미점유 상태를 확인할 경우에 송신 알람 신호를 미발생하여 해당 상대측 프로세서로 인가하는 과정과; 상기 활성화된 송신 알람 신호와 IPC데이타를 각 노드로 전송하는 과정과; 상기 상대측 프로세서가 송신 점유 상태로 확인될 경우에, 송신 알람 신호를 생성하여 해당 상대측 프로세서로 인가한 후, 상기 상대측 프로세서의 송신 점유 상태를 확인하는 동작을 반복 수행하는 제5과정을 포함하는 것을 특징으로 한다.
도 1은 종래 부하 분산 IPC시스템의 구성 블록도.
도 2는 본 발명의 실시예에 따른 부하 분산 IPC시스템의 구성 블록도.
도 3은 본 발명의 실시예에 따른 부하 분산 IPC시스템에서 송신 점유 제어 방법의 플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명 *
31, 32: 노드 31-1,32-1: 노드 제어부
31-2, 32-2, 31-3, 32-3, 41-3, 42-3, 41-4, 42-4: 송수신부
41, 42: 프로세서 41-1, 42-1: 부하 분담 제어부
41-2, 42-2: 통신 처리부 41-5, 42-5: 송신 알람 제어 및 중재부
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
본 발명의 실시 예에 따른 부하 분산 IPC시스템은 도 2에 도시한 바와 같이, 두개의 노드(31,32)와 두개의 프로세서(41,42)를 구비하여 이루어지고, 해당 각 노드(31,32)는 송수신부(31-2,31-3,32-2,32-3)와, 노드 제어부(31-1,32-1)를 구비하여 이루지는데, 해당 각 노드(31,32)의 구성은 종래와 동일하므로 그 설명을 생략한다.
그리고, 상기 각 프로세서(41,42)의 구성이 동일하므로 제1프로세서(41)의 구성을 설명한다.
상기 제1프로세서(41)는 부하 분담 제어부(41-1)와, 통신 처리부(41-2)와, 송수신부(41-3,41-4)와, 송신 알람 제어 및 중재부(41-5)를 구비하여 이루어진다.
상기 부하 분담 제어부(41-1)는 IPC데이타를 상기 통신 처리부(41-2)로 인가하고, 송신 요구 신호(/TXREQ)를 생성하여 상기 송신 알람 제어 및 중재부(41-5)로 인가한다.
상기 송신 알람 제어 및 중재부(41-5)는 상기 부하 분담 제어부(41-1)로부터 인가된 송신 요구 신호(/TXREQ)에 따라 송신 점유 신호(/SACK)를 생성하고, 상기 통신 처리부(41-2)의 제어에 따라 송신 알람 신호를 상기 송수신부(41-3,41-4)로 인가한다.
상기 통신 처리부(41-2)는 상기 부하 분담 제어부(41-1)의 제어와 송신 알람 제어 및 중재부(41-5)로부터 인가되는 송신 점유 신호(/SACK)의 상태에 따라 송신 알람 신호를 생성하여 해당 송신 알람 제어 및 중재부(41-5)로 인가하고, 상기 부하 분담 제어부(41-1)로부터 인가된 IPC데이타를 송수신부(41-3,41-4)와 송수신한다.
상기 송수신부(41-3,41-4)는 상기 통신 처리부(41-5)로부터 인가된 IPC데이타와 상기 송신 알람 제어 및 중재부(41-5)로부터 인가된 송신 알람 신호를 각 노드(31,32)로 전송한다.
전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면 도2에 따라 상세하게 설명하면 다음과 같다.
부하 분산 IPC시스템의 각 프로세서(41,42)는 각 노드(31,32)와 IPC데이타를 송수신하도록 상호 연결되어 있는데, 해당 각 프로세서(41,42)가 IPC데이타를 각 노드(31,32)로 송신하는 동작은 동일하므로 제1프로세서(41)가 송신 점유하여 각 노드(31,32)로 IPC데이타를 송신하는 동작만을 살펴 보기로 한다.
이때, 제1노드(31)는 활성상태이고, 제2노드(32)는 스탠바이 상태라고 가정하면, 먼저, 제1프로세서(41)의 부하 분담 제어부(41-1)는 송신하고자 하는 IPC데이타를 데이타 버스(DATA)를 통해 통신 처리부(41-2)의 송신 버퍼로 인가함과 동시에 활성화된 송신 요구 신호(/TXREQ)를 생성하여 송신 알람 제어 및 중재부(41-5)로 인가한다(스텝 S1).
이에, 해당 송신 알람 제어 및 중재부(41-5)에서는 해당 부하 분담 제어부(41-1)로부터 활성화된 송신 요구 신호(/TXREQ)가 인가됨에 따라 제2프로세서(42)의 송신 점유 상태(/SACK)를 확인하게 된다.
이때, 해당 제2프로세서(42)의 송신 알람 제어 및 중재부(42-5)로부터 인가되는 송신 점유 신호(/SACK)를 검출하여 해당 제2프로세서(42)의 송신 점유 상태를 확인한다(스텝 S2).
만약, 제2프로세서(42)로부터 인가되는 송신 점유 신호(/SACK)가 비활성 상태로 검출되어 해당 제2프로세서(42)의 송신 미점유 상태로 확인되는 경우, 해당 제1프로세서(41)의 송신 알람 제어 및 중재부(41-5)는 활성화된 송신 점유 신호(/SACK)를 생성하고 해당 송신 점유 신호(/SACK)를 통신 처리부(41-2)로 인가한다.
이에, 해당 통신 처리부(41-2)는 송신 알람 제어 및 중재부(41-5)로부터 활성화된 송신 점유 신호(/SACK)가 인가됨에 따라 제2프로세서(42)가 송신 미점유 상태라고 확인하게 된다.
그리고, 해당 통신 처리부(41-2)에서는 송신 알람 신호를 미발생상태로 하여 해당 송신 알람 제어 및 중재부(41-5)로 인가하고, 해당 부하 분담 제어부(41-1)로부터 인가되어 내부 버퍼에 저장된 IPC데이타를 송수신부(41-3,41-4)로 인가한다.
이때, 해당 송신 알람 제어 및 중재부(41-5)는 통신 처리부(41-2)의 제어에 따라 미발생된 송신 알람 신호을 송수신부(41-3, 41-4)로 인가함과 동시에 제2프로세서(42)의 송신 알람 제어 및 중재부(42-5)로 인가하여 자신의 송신 점유 상태를 통보한다(스텝 S3).
이에 따라, 해당 제1프로세서(41)의 송수신부(41-3,41-4)는 통신 처리부(41-5)로부터 인가된 IPC데이타와 송신 알람 제어 및 중재부(41-5)로부터 인가된 미발생된 송신 알람 신호를 해당 케이블을 통해 각 노드(31,32)로 전송하게 된다(스텝 S4).
이때, 해당 제1노드(31)는 활성상태이므로 해당 제1프로세서(41)로부터 인가되는 IPC데이타를 수신하고, 해당 제2노드(32)는 스탠바이 상태이므로 해당 제1프로세서(41)로부터 인가되는 IPC데이타를 수신하지 않는다.
그런데, 만약 제2프로세서(42)로부터 인가되는 송신 점유 신호(/SACK)가 활성 상태로 검출되어 해당 제2프로세서(42)의 송신 점유 상태로 확인되는 경우, 해당 제1프로세서(41)의 송신 알람 제어 및 중재부(41-5)는 제2프로세서(42)로부터 인가된 활성화된 송신 점유 신호(/SACK)를 통신 처리부(41-2)로 인가한다.
이에, 해당 통신 처리부(41-2)는 송신 알람 제어 및 중재부(41-5)로부터 활성화된 송신 점유 신호(/SACK)가 인가됨에 따라 제2프로세서(42)가 송신 점유 상태라는 것을 알게 되므로, 해당 송신 알람 제어 및 중재부(41-5)를 제어하여 송신 알람 신호를 생성한다.
이에 따라, 해당 송신 알람 제어 및 중재부(41-5)는 해당 통신 처리부(41-2)로부터 송신 알람 신호를 생성하여 해당 송수신부(41-3~41-4)로 인가함과 동시에 제2프로세서(42)의 송신 알람 제어 및 중재부(42-5)로 인가해서 자신의 송신 미점유 상태를 통보한다(스텝 S5).
한편, 각 프로세서(41,42)가 각 노드(31,32)로부터 IPC데이타를 수신하는 동작을 종래와 동일하므로 그 설명을 생략한다.
이와 같이, 본발명의 부하 분산 IPC 시스템에서는 각 프로세서가 송신 알람 제어 및 중재부를 구비하여 부하 분담 제어부로부터 송신 요구 신호가 인가될 경우에 상대측 프로세서의 송신 점유 상태를 확인하여 송신 알람을 제어하고 중재함으로써, 데이타 충돌없이 한 쌍의 이중화된 두 노드만으로도 완전한 크로스 케이블 이중화를 구현하여 다량의 IPC데이타를 동시에 처리하고 노드수를 줄여 시스템의 구조가 간단해지며 많은 비용이 절감되어 경제적이다.
전술한 바와 같이, 본 발명은 부하 분산 IPC시스템에서 두 프로세서가 동시에 IPC데이타를 송신할 경우에 각 프로세서가 송신 IPC데이타의 충돌을 방지하기 위해 상대측 프로세서의 송신 점유 상태를 확인한 후 IPC데이타를 각 노드로 송신하게 함으로써, 노드 수를 줄일 수 있게 되어 해당 시스템의 회로 구성이 간소화됨과 동시에 제작 비용이 절감된다.

Claims (3)

  1. 부하 분산 IPC시스템에 있어서,
    IPC데이타와 송신 요구 신호(/TXREQ)를 인가하는 부하 분담 제어부(41-1)와; 상기 부하 분담 제어부(41-1)로부터 인가된 송신 요구 신호(/TXREQ)에 따라 송신 점유 신호(/SACK)를 생성하는 송신 알람 제어 및 중재부(41-5)와; 상기 송신 알람 제어 및 중재부(41-5)로부터 인가되는 송신 점유 신호(/SACK)에 따라 송신 알람 신호를 생성하여 해당 송신 알람 제어 및 중재부(41-5)로 인가하고, IPC데이타를 송수신부(41-3,41-4)로 인가하는 통신 처리부(41-2)와; 상기 부하 분담 제어부(41-1)로부터 인가된 IPC데이타와 송신 알람 신호를 각 노드(31,32)로 전송하는 송수신부(41-3,41-4)를 구비하는 것을 특징으로 하는 부하 분산 IPC를 구비하는 것을 특징으로 하는 부하 분산 IPC시스템에서 송신 점유 제어 장치.
  2. 제1항에 있어서,
    상기 송신 알람 제어 및 중재부(41-5,42-5)는 상기 부하 분담 제어부(41-1)로부터 활성화된 송신 요구 신호(/TXREQ)가 인가되는 경우 상대측 프로세서로부터 인가되는 송신 점유 신호(/SACK)를 검출하여 상대측 프로세서의 송신 점유 상태를 확인하는 것을 특징으로 하는 IPC시스템에서 송신 점유 제어 장치.
  3. IPC데이타와 활성화된 송신 요구 신호를 인가하는 과정과; 상기 활성화된 송신 요구 신호가 인가됨에 따라 상대측 프로세서의 송신 점유 상태를 확인하는 과정과; 상기 상대측 프로세서가 송신 미점유 상태를 확인할 경우에 송신 알람 신호를 미발생하여 해당 상대측 프로세서로 인가하는 과정과; 상기 활성화된 송신 알람 신호와 IPC데이타를 각 노드로 전송하는 과정과; 상기 상대측 프로세서가 송신 점유 상태로 확인될 경우에, 송신 알람 신호를 생성하여 해당 상대측 프로세서로 인가한 후, 상기 상대측 프로세서의 송신 점유 상태를 확인하는 동작을 반복 수행하는 과정을 포함하는 것을 특징으로 하는 부하 분산 IPC시스템에서 송신 점유 제어 방법.
KR10-1998-0036683A 1998-09-03 1998-09-03 부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법 KR100385159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0036683A KR100385159B1 (ko) 1998-09-03 1998-09-03 부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0036683A KR100385159B1 (ko) 1998-09-03 1998-09-03 부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000018868A KR20000018868A (ko) 2000-04-06
KR100385159B1 true KR100385159B1 (ko) 2003-08-19

Family

ID=19549730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0036683A KR100385159B1 (ko) 1998-09-03 1998-09-03 부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100385159B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10156836B2 (en) 2017-05-11 2018-12-18 Lsis Co., Ltd. Programmable logic controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10156836B2 (en) 2017-05-11 2018-12-18 Lsis Co., Ltd. Programmable logic controller

Also Published As

Publication number Publication date
KR20000018868A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US5430442A (en) Cross point switch with distributed control
JPH0816422A (ja) バス通信方法及びバス通信システム
US4805168A (en) Local area communication network
KR100385159B1 (ko) 부하 분산 아이피씨시스템에서 송신 점유 제어 장치 및 방법
CA2404250C (en) Deterministic field bus and process for management of such a bus
US5577207A (en) System and method for connecting SCSI units spaced at distance which is greater than the standard maximum length value of the SCSI protocol
KR100854869B1 (ko) 이중화 게이트웨이 시스템
US7149786B1 (en) Network for data transmission
KR100266257B1 (ko) 전전자 교환기에서의 통합 공통선 신호 장치
KR100214146B1 (ko) 이중화 데이터 통신 제어 장치
KR0144037B1 (ko) 전전자 교환기 내 하위레벨 프로세서 보드와 통신 제어노드의 통합방법
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
KR100292060B1 (ko) 사설교환기에서기능모듈의메세지전송시스템
KR100395452B1 (ko) 교환 시스템에서 주변 프로세서와 디바이스의 중재장치
KR0184194B1 (ko) 비티엘로직을 이용한 내부 프로세스 전송장치
JP3178206B2 (ja) 多重通信装置
JPH0810867B2 (ja) ローカル・エリア・ネットワーク・インタフェース機構
KR19990052453A (ko) 사설 교환시스템에서 가입자 제어 모듈과 가입자 모듈간의에치디엘씨 프로토콜을 이용한 통신 장치 및방법
JPH02181538A (ja) 多地点間通信制御方式
JPH0247945A (ja) ネットワーク制御方式
JPH01200744A (ja) パケット交換装置
JPH0435241A (ja) 伝送路インタフェース装置
JPH04134945A (ja) 通信制御装置
JPH03254248A (ja) 多重伝送方式
JPS60229547A (ja) バス型通信システムにおけるフロ−制御方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee